JPH02116092A - 電気的に消去及び書込可能な不揮発性メモリー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は不揮発性メモリーに間し、特に電気的に消去及
び書込み可能な不揮発性メモリー〇書込方式に関する。

［従来の技術］ 第３図は従来の電気的に消去及び書込可能な不揮発性メ
モリー（以下、単にＥＥＰＲＯＭ＜＜Ｅｌｅｃｔｒｉｃ
ａｌｌｙ　　Ｅｌａｓａｂｌｅ　　ａｎｄ　　Ｐｒｏｇ
ｒａｍｍａｂｌｅ　　Ｒｅａｄ　　Ｏｎｌ　ｙ　　Ｍｅ
ｍｏ　ｒ　ｙ＞＞と略す。）の−例を示す回路図である
。通常、ＥＥＦＲＯＭは数千番地のアドレスを持ち、メ
モリー容量は、数万〜数十万ビットにも及ぶが、本例は
説明を簡単にするために、１アドレス４ビツトのＥＥＦ
ＲＯＭとし、各メモリセルはフローティングゲート型の
ＥＥＰＲＯＭである。

このＥＥＰＲＯＭは記憶データの読み出し機能。

消去機能、書込機能という単独動作の他にユーザーが書
込を簡単な動作で行えるように、高機能の書込機能が付
加されている。この高機能の書込機能は、書込を行う前
に必ず行わなければならない消去動作、および書込み後
に通常行う確認読み出しが自動的に行われるものである
（消去→書込→確認読み出しの３動作が行われ、一般に
消去を自動消去機能、確認読み出しをベリファイ機能と
呼ぶ）。

この高機能の書込機能を説明することで本例のＥＥＦＲ
ＯＭの全動作を説明できるので、以下第３図及び第４図
（高機能書込みのタイムチャート）に従って説明する。

第３図に示すように本例のＥＥＦＲＯＭはデータ線電圧
設定部５０１．メモリーセル部５０２゜センスアンプ部
５０３．出力データラッチ回路５０４、ゲート線電圧設
定部５０５から構成される。

図から明らかなように４ビツト構成となっており（人力
データＤｏ−Ｄ３．出力ＯＯ〜０３）、４ビツトは同様
の動作をするので（もちろん、データによる違いはある
）、基本的に第１〜第３ビツトの説明は省略し、第Ｏビ
ットに注目して説明する。ユーザーが書込データＤＯ−
Ｄ３を供給して、Ｃ８信号を高レベルとすると、選択用
トランジスタ５１２はオン状態となり、メモリーセル部
内の選択用トランジスタ５１１もオン状態となる。ＥＥ
ＰＲＯＭは自動消去動作を開始しＥ信号が高レベルとな
って、ゲート線電圧設定部５０５はＶＰＰ電位（通常１
２Ｖ〜３０Ｖ）を出力し、データ線電圧設定部５０１は
ＧＮＤ電位を出力する。これらの電位はそれぞれフロー
ティングゲート型記憶用トランジスタ５１０に印加され
、この印加電圧により、記憶用トランジスタ５１０のゲ
ート・ソース間に強電界が形成される。この強電界によ
りシリコン表面と酸化膜とのエネルギー障壁以上に誘起
された電子が、トンネル酸化膜（ゲート酸化膜に電子注
入のための特に膜厚を薄くした所）を通して、フローテ
ィングゲートに注入される。

この電子注入は一般に２〜５ｍｓ程度必要とされ、Ｅ信
号が低レベルになると、フローティングゲートにトラッ
プされて保持状態（消去された状態）となり、消去が完
了し、第０〜第４ビツトのメモリーがすべて消去されて
書込準備完了となる。Ｅ信号が低レベルとなった後、Ｄ
Ｓ信号は一定時間高レベルとなってゲート線、データ線
のディスチャージが行われる（実質的にはゲート線のみ
である）。

次に、ＥＥＰＲＯＭは書込動作を開始し、Ｗ信号が高レ
ベルとなり、ゲート線電圧設定部５０５はＧＮＤ電位を
出力し、データ線電圧設定部６０１は供給されている書
込データＤＯ〜Ｄ３の”１”または”０”に対応してＶ
ＰＰ電位またはＧＮＤ電位を出力する。これらの電位は
それぞれ記憶用トランジスタ５１０に印加される。仮に
ＤＯ＝”１”であるとすれば記憶用トランジスタ５１０
のゲート・ソース間に強電界が形成され（但し消去時と
は方向が逆向きである。）、フローティングゲートに消
去時にトラップされた電子のうちで、フローティングゲ
ートと酸化膜とのエネルギー障壁以上に誘起された電子
が、トンネル酸化膜を通してＧＮＤ電極へ排除される（
これは逆にフローティングゲートへの正孔注入とも考え
ることができる）。この正孔注入も一般に２〜５ｍｓ程
度必要とされ、Ｗ信号が低レベルになると、フローティ
ングゲートにトラップされ（電子が空の状態）、保持状
態（書込まれた状態）となる。また仮にＤＯ＝”Ｏ”で
あるとすれば記憶用トランジスタ５１０のゲート・ソー
ス間は無電界となり、消去時にトラップされた電子は何
も影響を受けない。こうして書込みが完了し、第０〜第
３ビツトのメモリーにＤＯ−０３のデータが記憶された
ことになる。Ｗ信号が低レベルとなった後、ＤＳ信号は
一定時間高レベルとなってゲート線、データ線のディス
チャージが行われる。

最後にＥＥＰＲＯＭはベリファイ動作を開始し、Ｒ信号
が高レベルとなってゲート線電圧設定部５０５はく抵抗
ｒｌ＋Ｐｃｈ）ランジスタ５１６のオン抵抗）とく抵抗
ｒ２＋Ｎｃｈ）ランジスタ５１７０オン抵抗）の比によ
って決まる特定電位■Ｓを出力する（通常、ＯＶ〜５Ｖ
）。

仮に記憶用トランジスタ５１０が書き込まれた状態（正
孔が注入された状態）であると記憶用トランジスタ５１
０のしきい値電圧（以下、ＶＴ）はトラップされている
正孔により、低くなっている（通常−２ｖ〜−４Ｖ程度
である）。従って、記憶用トランジスタ５１０はオン状
態となり、データ線はＧＮＤ電極と接続される。逆に記
憶用トランジスタ５１０が消去された状態（電子が注入
された状態）であると、記憶用トランジスタのＶＴはト
ラップされている電子により、高くなっている（通常＋
６ｖ〜＋８ｖ程度である）。従って、記憶用トランジス
タ５１０はオフ状態となり、データ線はＧＮＤ電極と接
続されない。上記したデータ線の接地状態あるいは非接
地状態はセンスアンプ部５０３がデータ線に印加するＶ
ＤＤ電圧により、抵抗ｒ３に電流が流れる、あるいは流
れないという２状態に対応し、この状態の違いが電圧降
下の有無として検出され、それぞれ記憶データ”１′”
０”として出力される。この出力データはＲ信号低レベ
ルのタイミングでラッチ回路５０４にラッチされ、読み
出しデータＯＯ〜０３となる。こうしてベリファイ動作
は完了するがユーザーは〜この読み出しデータＯＯ〜０
３の出力を確認して書込みの正常完了を知ることができ
、Ｃ８信号を低レベルとする。

以上説明したように高機能の書込機能の動作は終了する
が、次に具体的なデータを使って書込動作を説明する。

書込データＤＯ〜Ｄ３が”１”０”、１”、′０”であ
る場合、初めにＥＥＰＲＯＭの自動消去機能により、メ
モリーセル部５０２の記憶用トランジスタ（５１０を代
表とする４トランジスタ）はすべて消去された状態とな
る（仮に、この状態で読み出し動作を行ったとすると出
力ＯＯ〜０３に全て”０”が出力される）。

次にＥＥＰＲＯＭの書込動作により、第Ｏビットと第２
ビツトの記憶用トランジスタは書き込まれた状態に変化
し、第１ビツトと第３ビツトの記憶用トランジスタは消
去された状態が保持される。

こうして書込動作が完了し、次の確認読み出しにより出
力００〜０３に期待値”１”　２”０＄１　　′１１”
０”が出力される。

［発明が解決しようとする問題点］ 上述したように従来のＥＥＦＲＯＭは電気的に消去及び
書込みが可能であり、かつ不揮発性であるという利点を
もつ反面、書換え回数の増加による記憶データの信頼性
低下という欠点がある。この主原因としてトンネル酸化
膜のブレークダウンや電子の酸化膜中のトラップアップ
が上げられるが、いずれも書換え回数が増加すると発生
率が高くなる（前述の電子注入及び正孔注入のための高
電界の印加回数（特にトンネル電流発生時）が増加する
と発生率が高くなる）。

表１は上記の書換え動作を書換え前、書換え後の記憶用
トランジスタの状態に注目してまとめたものである。表
１において、消去された状態とは、記憶用トランジスタ
に電子がトラップされた状態をいい、書込まれた状態と
は、記憶用トランジスタから電子が排除された状態であ
る。表１から明らかなように”消去された状態”に書き
換えるためには現在の状態にかかわらず１回の消去動作
Ｅを必要としている（前述の自動消去による電子注入が
必ず行われている）。

表１ この消去動作は現在の状態が”書込まれた状態”の場合
にのみ意味をもち、現在の状態が”消去された状態″の
場合には無意味であり、意味のない動作のために記憶用
トランジスタを不必要に高電界にさらすことになってい
る。′書込まれた状態”に書き換える場合においては、
現在の状態にかかわらず必ず消去動作＋書込動作（Ｗ）
の２動作を必要としている（前述の自動消去による電子
注入＋書込みによる正孔注入の２動作が必ず行われてい
る）。この消去動作は全くの無意味であり、不必要であ
る。また書込動作は現在の状態が”消去された状態”の
場合にのみ意味をもち、現在の状態が″書込まれた状態
”′の場合には無意味であり、意味のない動作のために
記憶用トランジスタを不必要に高電界にさらすことにな
っている。上記したように従来のＥＥＦＲＯＭは書換え
動作に共なう不必要な動作が非常に多く、現在の状態、
換言すればすでに記憶しているデータには全く無関係に
書換え動作を行うため、記憶用トランジスタに対する無
意味な高電界の印加を行うことになり、書換え回数が増
加し、記憶データの信頼性が低下する欠点がある。前述
の具体的なデータの例から考えると、書込データＤＯ〜
Ｄ３”１”０”１”０”のこの例において、現在の状態
が”１”０”、”１”、”０”であったとすると（すで
に記憶しているデータがこれから記憶させようとするデ
ータと等しい場合であり、本来書き換える必要がない）
、第１．第３ビツトに消去動作が実行され、第０．第２
ビツトには消去動作＋書込動作の２動作が実行される。

従って、第１．第３ビツトには１回の、第Ｏ９第２ビッ
トには２回のそれぞれ無意味な高電界の印加動作が実行
されることになる。また、書込データＤｏ〜Ｄ３”１”
、”０”１”□　ｊｌの前例において現在の状態が”１
”　１′″　１′０″、Ｏ”であったとすると（すでに
記憶しているデータがこれから記憶させようとするデー
タと第１．第２ビツトにおいて逆であり、第１．第２ビ
ツトに書換えが必要である）同様に第１．第３ビツトに
消去動作が、第０．第２ビツトに消去動作子書込動作が
それぞれ実行され、第１ビツトには無意味な動作はない
ものの第０．第２．第３ビツトにはそれぞれ２回、２回
、１回の無意味な高電界の印加動作が実行される。

具体例からも明らかなように、従来のＥＥＰＲＯＭの書
換え動作には無意味な書換え動作（高電界の印加）が常
にともなっており、書換え動作が増加し、記憶データの
信頼性を不必要に低下させる欠点がある。

［問題点を解決するための手段］ 本発明の要旨は指定したアドレスに指定したデータを記
憶させるために該アドレスの全ビットをあらかじめ消去
する手段と、各アドレスに該データの論理値に応じたビ
ットを書込まれた状態とする手段と、指定したアドレス
に記憶されているデータを読出す手段とを有する電気的
に消去及び書込み可能不揮発性メモリにおいて、指定し
たアドレスに指定したデータを記憶するために、指定し
たアドレスにすでに記憶されてるデータの論理値と指定
したデータとの論理値の組合せから必ず消去が必要なビ
ットと必ず書込みが必要なビットとを選定する手段と、
選定された必ず消去が必要なビットだけを消去された状
態とする手段と、選定された必ず書込みが必要なビット
だけを書込まれた状態とする手段とを有することであり
、上述した従来のＥＥＰＲＯＭに対し、本発明のＥＥＦ
ＲＯＭは書換え動作に共なう無意味な消去動作及び書込
動作を全て排除し、最小限必要な消去動作及び書込動作
によって書換え動作を完了できる。

［実施例］ 次に本発明について図面を参照して説明する。

第１図は本発明のＥＥＦＲＯＭの一例を示す回路図であ
り、１アドレス、４ビツトのＥＥＦＲＯＭで従来例と同
様フローティングゲート型のＥＥＦＲＯＭセルを有する
（アドレス、ビット数は説明を簡単にするために最小限
としたが、複数アドレスでさらに大きなビット数で考え
ることも当然可能である）。本実施例のＥＥＰＲＯＭは
データ線電圧設定部１０１．メモリーセル部１０２．セ
ンスアンプ部１０３．出力データラッチ回路１０４、ゲ
ート線電圧設定部１０５から構成される。

本実施例のＥＥＰＲＯＭも読み出し機能、消去機能、書
込機能という単独動作の他に高機能の書込機能をもって
いる。この高機能書込みの動作を説明することで、本実
施例のＥＥＦＲＯＭの全機能を説明できるので、以下、
第１図、第２図（高機能書込みのタイムチャート）、及
び表２（データ線電圧設定部１０１の動作−覧）を参照
して説明する。但し、説明は従来例と同様の理由から第
Ｏビットに注目して行い、第１〜第３ビツトの説明は基
本的に省略する。表中、Ｅ、　Ｗ、　　Ｒ，Ｄ、　　Ｏ
。

Ｘはそれぞれ消去、書込、読み出し、書込データ。

読み出しデータ、１または０を示す。

（以下、余白） 表２ ユーザーが書込データＤＯ〜Ｄ３を供給して、Ｃ５信号
を高レベルとすると、選択用トランジスタ１１３及び１
１２はオン状態となる。ＥＥＰＲＯＭは現在の記憶デー
タの内容（記憶用トランジスタの状態とも言える。）を
調べるため読み出し動作を実行する。この読み出し動作
は従来例で説明したベリファイ動作のための読み出し動
作と全く同じであり、説明は省略する。Ｒ信号高レベル
のタイミングで読み出しデータが出力データラッチ回路
１０４に出力され出力００〜０３に現在の記憶データが
出力される。

次にＥＥＰＲＯＭは自動消去動作を開始し、Ｅ信号が高
レベルとなってゲート線電圧設定部１０５はＶＰＰ電位
を出力し、データ線電圧設定部１０１は前動作で読出し
たデータ００〜０３及び供給されているデータＤｏ〜Ｄ
３の論理値に応じてＶＰＰ電位またはＧＮＤ電位を出力
する。表２のＮＯ２〜ＮＯ５はこのＯＯ〜０３．ＤＯ〜
Ｄ３の全組合せに対するデータ線電圧設定部１０１の設
定電位を示している。ＮＯ２，ＮＯ３，ＮＯ５の場合に
はデータ線の設定電位はＶＰＰ電位となり、記憶用トラ
ンジスタのゲート・ソース間は無電界となり（ゲート、
ソースが共にＶＰＰ電位のため）実質、記憶用トランジ
スタ１１１に何の影響・もあたえない（ＮＯ２，ＮＯ３
の場合はＤＯ＝”１”であり、本来、書込まれた状態と
すべきであるので、消去された状態とならなくてもよい
。ＮＯ５の場合にはＤＯ＝”０″であるが、００＝”０
′′であり、すてに消去された状態となっており、状態
を変化させる必要はない）。

ＮＯ４の場合にはデータ線の設定電位はＧＮＤ電位とな
り、記憶用トランジスタ１１１のゲート・ソース間は強
電界が形成されて、フローティングゲートに電子が注入
される。この電子注入は２〜５ｍｓ程度必要であり、Ｅ
信号が低レベルとなると、フローティングゲートにトラ
ップされて保持状態となる（Ｎ０４の場合、ＤＯ＝”０
”でＯ（）　＝＝　ｔｔ　１　ｊｊであり現在の状態を
消去された状態に変更する必要がある）。こうして消去
動作は完了し、ＤＳ信号によりゲート線、データ線はデ
ィスチャージされる。

次にＥＥＰＲＯＭは書込動作を開始し、Ｗ信号が高レベ
ルとなってゲート線電圧設定部１０５はＧＮＤ電位を出
力し、データ線電圧設定部１０１は読み出しデータ００
〜ｏ３、供給されているデ−タＤＯ〜Ｄ３の論理値に応
じてＶＰＰ電位またはＧＮＤ電位を出力する。表２のＮ
Ｏ６〜ＮＯ９はこの００〜０３．ＤＯ〜Ｄ３の全組合せ
に対するデータ線電圧設定部１０１の設定電位を示して
いる。ＮＯ６，ＮＯ８，ＮＯ９の場合にはデータ線の設
定電位はＧＮＤ電位となり、記憶用トランジスタのゲー
ト・ソース間は無電界となり（ゲート、ソースが共にＧ
ＮＤ電位のため）、実質、記憶用トランジスタ１１１に
何の影響も与えない（ＮＯ８，ＮＯ９の場合はＤＯ＝”
０”であり、本来消去された状態とすべきであるので、
書込まれた状態とならなくてもよい。ＮＯ６の場合には
ＤＯ＝”１”であるがＯＯ＝”１″であり、すでに書込
まれた状態となっており、状態を変化させる必要はない
）。

ＮＯ７の場合にはデータ線の設定電位はＶＰＰ電位とな
り、記憶用トランジスタ１１１のゲート。

ソース間は強電界が形成されて、フローティングゲート
に正孔が注入される。この正孔注入は２ｍＳ〜５ｍｓ程
度必要であり、Ｗ信号が低レベルとなるとフローティン
グゲートにトラップされて保持状態となる（Ｎ０７の場
合はＤＯ＝”′１”で００＝″′Ｏ”であり、現在の状
態を書き込まれた状態に変更する必要がある）。

こうして書込動作は完了し、ＤＳ信号によりゲート線、
データ線はディスチャージされる。

最後にＥＥＰＲＯＭはベリファイ動作を開始するが、こ
の動作は従来例と全く同様であり、説明は省略する。ベ
リファイ動作による読み出しデータはＲ信号高レベルの
タイミングで出力データラッチ回路１０４に出力されて
、出力ＯＯ〜０３は新データに更新され、ユーザーはこ
の新データが供給したデータと等しいことを確認して書
込みの正常完了を知り、Ｃ８信号を低レベルとする。

以上、説明したように高機能書込機能の動作は終了する
が、次に具体的なデータを使って書込動作を説明する。

書込データＤｏ−Ｄ３が”１”、”０”、”１”、０”
であり、書込みを行う前の記憶内容が”１“”Ｏ”１”
０”である場合、初 めにＥＥＦＲＯＭの現在の状態を知るための読み出しに
より、出力ｏＯ〜０３は”１”０”パ１”、０”となる
。ここでユーザーは出力００〜０３に期待値が得られた
のでＣ８信号を低レベルとして書込みは完了となる（す
てに記憶されているデータがこれから記憶させようとす
るデータと全く同じであるため、高機能書込みの最初の
読み出しですでに期待値が出力されることになり、ユー
ザーにとってはこの時点で書込みが完了したこととなる
。く第２図Ａの時点〉）。また書込みを行う前の記憶内
容が”１”　１”０””０”　である場合、初めにＥＥ
ＰＲＯＭの現在の状態を知るための読み出しにより、出
力ＯＯ〜０３は”１”１”０”、”０″となる。

次にＥＥＰＲＯＭは自動消去動作を開始し、メモリーセ
ル部１０２の記憶用トランジスタく１１１を代表とする
４トランジスタ）の内、消去された状態への書換えが必
要なもののみが消去される（現在の状態が書き込まれた
状態であり、目的の状態が消去された状態である記憶用
トランジスタのみ消去が行われる）。つまり、第１ビツ
トの記憶用トランジスタのみが消去され、第Ｏ９第２．
第３ビツトは前状態が保持される（仮に、この時点で読
み出し動作を行ったとすると出力ＯＯ〜０３に”１”、
”０”、”０”、”０”が出力される）。次にＥＥＰＲ
ＯＭの書込動作により、書込まれた状態への書換えが必
要なビットのみに書込みが行われる（現在の状態が消去
された状態であり、目的の状態が書込まれた状態である
記憶用トランジスタのみ書込みが行われる）。つまり、
第２ビツトの記憶用トランジスタのみが書き込まれて、
第Ｏ２第１．第３ビツトは前状態が保持される。

こうして書込動作が完了し、次の確認読み出しにより出
力ＯＯ〜０３に期待値ｔｓｌｔｔ　　′”０”′、”１
”０”が出力され、ユーザーはＣ８信号を低レベルとす
る。

［発明の効果］ 以上説明したように本発明は現在の記憶データの内容と
、これから記憶させようとするデータの内容とから消去
動作が必ず必要なビット及び書込動作が必ず必要なビッ
トを選定し、最小限必要な消去動作、及び書込動作を実
施しており、−書換え動作における書換え回数を大幅に
減少できる効果がある。

表３ 表３は書換え動作を書換え前、書換え後の記憶用トラン
ジスタの状態に注目してまとめたものである。従来例で
示した表１と比較しても明らかなように消去動作（Ｅ）
及び書込動作（Ｗ）が激減していることがわかる。なお
、表３中黒丸は実質的動作のないことを示す。第５図、
第７図に示した４つの状態、″消去された状態→消去さ
れた状態゛″′′消去た状態→書込まれた状態″、′″
書込まれた状態→消去された状態＋１．＋１書込まれた
状態→書込まれた状態″が等しい確率で起こるとして１
書換え動作における書換え回数の期待値を計算すると従
来例ＥＥＰＲＯＭ　（１／４Ｘ１）＋　（１／４Ｘ２）
＋　（１／４Ｘ１）＋　（１／４ｘ２）＝１．５回に対
し、本発明ＥＥＰＲＯＭ　（１／４ＸＯ）＋　（１／４
Ｘ１）＋　（１／４Ｘ１）＋（１／４ＸＯ）＝０．５回
となり、期待値が１／３に減少している。前述の実施例
で述べた具体的なデータの例から考えると、前者の例の
場合（記憶させようとするデータＤＯ−Ｄ３”１″、”
０”、′１”、′０”とすてに記憶しているデータ００
〜０３”１”、′０”１”、”０”が等しい場合）、第
０〜第３ビツトの記憶用トランジスタは実質的な動作は
何もされていない。従来例ＥＥＦＲＯＭはこの例におい
て第１．第３ビツトの記憶用トランジスタに消去動作、
第０〜第３ビツトの記憶用トランジスタに消去動作＋書
込動作が実施される（この動作はすべて無意味であり、
本発明ＥＥＦＲＯＭに対し４ビット合計で６回の書換え
動作増加となっている）。後者の例の場合（記憶させよ
うとするデータＤＯ−Ｄ３”１””０”、”１９９　５
？　０１？に対し、すでに記憶しているデータが”１”
１”０”　０”の 場合）第１ビツトの記憶用トランジスタに消去動作、第
２ビツトの記憶用トランジスタに書込動作が実施され、
第０〜第３ビツトは何もされない。

従来例ＥＥＰＲＯＭはこの例においても全く前例と同様
に動作し、本発明ＥＥＦＲＯＭに対し４ビット合計で６
−２＝４回の書換え動作増加となっている。上述したよ
うに本実施例は現在の状態から目的の状態に書換えるた
めに最小限の書換え動作で済み、換言すると記憶用トラ
ンジスタに最小限の回数の強電界を印加するだけで済み
、書換え回数が増加すると高発生率となるトンネル酸化
膜のブレークダウンや電子の酸化膜中へのトラップアッ
プを抑え、記憶データの信頼性を上げ−る効果がある。

これは現在のＥＥＦＲＯＭで一般に行われている書換え
回数の保証（例えば書き換え回数１万回、記憶データの
保持年数１０年、不良率１％以下等がある。）を向上さ
せ、より信頼性の高いＥＥＰＲＯＭを提供できる効果が
ある。しかも本発明を実現するための従来型への付加回
路もわずかであり、動作としては読み出し動作が１回増
加するが、読み出し動作に要する時間は消去・書込動作
に要する時間に比較して非常に小さく（消去動作または
書込動作時間２〜５ｍｓに対し、読み出し動作時間０．
　５〜１μｓ）全体の書換え動作時間としては、はぼ同
じである利点もある。

さらには前述した特殊な場合、記憶させようとするデー
タとすでに記憶しているデータが等しい場合（１ワード
のビット長が大きくなるとこの特殊な場合の確率は小さ
くなるが、逆に１ワードのビット長が小さくなると、こ
の確率は大きくなる。

（１ワードのビット長をｎとすると、この確率は１／２
ｎである））には、全体の書換え動作時間は大幅に減り
、高速なＥＥＰＲＯＭを提供できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のＥＥＦＲＯＭを示す回路図
、第２図は本発明の一実施例に係るＥＥＦＲＯＭの高機
能書込みにおけるタイムチャート、第３図は従来のＥＥ
ＦＲＯＭを示す回路図、第４図は従来のＥＥＰＲＯＭの
高機能書込みにおけるタイムチャートである。 １０１、　５０１ １０２、　５０２ １０３、　５０３ １０４、　５０４ １０５、　５０５ ・データ線電圧設定部、 ・メモリーセル部、 ・センスアンプ部、 ・出力データラッチ回路、 ・ゲート線電圧設定部、 １０６、　１１４．　１１５゜ １１７、　５０６．　５１３゜ ５１４．５１６・ψ・Φ・会・φＰチャンネル型トラン
ジスタ、 １０７゜ １１０゜ １１９゜ ５０８゜ ５１７゜ ５２０゜ １０８゜ １１６゜ １２０゜ ５０９゜ ５１８゜ ５２１　φ １０９゜ １１８゜ ５０７゜ ５１５゜ ５１９゜ ・Ｎチャンネル型 トランジスタ。

Claims (1)

1. 【特許請求の範囲】 指定したアドレスに指定したデータを記憶させるために
   該アドレスの全ビットをあらかじめ消去する手段と、各
   アドレスに該データの論理値に応じたビットを書込まれ
   た状態とする手段と、指定したアドレスに記憶されてい
   るデータを読出す手段とを有する電気的に消去及び書込
   み可能な不揮発性メモリにおいて、 指定したアドレスに指定したデータを記憶するために、
   指定したアドレスにすでに記憶されてるデータの論理値
   と指定したデータとの論理値の組合せから必ず消去が必
   要なビットと必ず書込が必要なビットとを選定する手段
   と、選定された必ず消去が必要なビットだけを消去され
   た状態とする手段と、選定された必ず書込みが必要なビ
   ットだけを書込まれた状態とする手段とを有することを
   特徴とする電気的に消去及び書込み可能な不揮発性メモ
   リー。