JPS58205970A - 二次元デ−タ記憶装置 - Google Patents
二次元デ−タ記憶装置Info
- Publication number
- JPS58205970A JPS58205970A JP57088461A JP8846182A JPS58205970A JP S58205970 A JPS58205970 A JP S58205970A JP 57088461 A JP57088461 A JP 57088461A JP 8846182 A JP8846182 A JP 8846182A JP S58205970 A JPS58205970 A JP S58205970A
- Authority
- JP
- Japan
- Prior art keywords
- column
- data
- row
- line
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は平面図形あるいは二次元マトリックスなどの二
次元データを記憶する記憶装置に関し、その記憶素子へ
のアクセス手段において、行単位での続出し／書き込み
、列単位での続出し／書込み金用能とすることを１的と
するものでるる。
次元データを記憶する記憶装置に関し、その記憶素子へ
のアクセス手段において、行単位での続出し／書き込み
、列単位での続出し／書込み金用能とすることを１的と
するものでるる。
同時に複数ビットのデータ続出し／ｖ４込み（以Ｆ車に
アクセスという）可能な記憶装置の従来例を第１図、弟
２図をもとに説明するウただしアクセスの単位であるｌ
ワードをＮビットとし、簡単のためアドレス線がｍビッ
トでるり、記憶素子の構成は２”ＸＮピットとする。
アクセスという）可能な記憶装置の従来例を第１図、弟
２図をもとに説明するウただしアクセスの単位であるｌ
ワードをＮビットとし、簡単のためアドレス線がｍビッ
トでるり、記憶素子の構成は２”ＸＮピットとする。
ｍピットからなるアドレス線（４）は行デコーダ（２）
に入力され、行デコーダ（２１は２″本からなるＩＩＬ
！４１累子（１）への行選択イ、′］タイのうち１本Ｓ
８．のみを活性状］ｄ％にする。イー１選ｈ＜ ４＠号
線Ｓ、が活性化されると、トランスファーゲート（ＴＧ
、）（ＴＧ２）が！ｉｌｌ状鞄になる。
に入力され、行デコーダ（２１は２″本からなるＩＩＬ
！４１累子（１）への行選択イ、′］タイのうち１本Ｓ
８．のみを活性状］ｄ％にする。イー１選ｈ＜ ４＠号
線Ｓ、が活性化されると、トランスファーゲート（ＴＧ
、）（ＴＧ２）が！ｉｌｌ状鞄になる。
記憶集子（１）からのル２出し時には（ＴＧ、）あるい
は（′ｌＸ；２）を介してデータ信号線（Ｄｌあるいは
（Ｌ））にデータが出力され、記憶素子への書込み時に
は（′ＩＧ、 ）および（′１石、）を介してデータ（
ａ号線（旬（Ｄｌの内容が書込まれ。
は（′ｌＸ；２）を介してデータ信号線（Ｄｌあるいは
（Ｌ））にデータが出力され、記憶素子への書込み時に
は（′ＩＧ、 ）および（′１石、）を介してデータ（
ａ号線（旬（Ｄｌの内容が書込まれ。
る。データ入出力パッファ（３）は読出し時にはデータ
イバ号線（Ｄｌ （１，）ｌのいずれかの内容をセンス
アンプにより増幅してデータ線（ＤＴ）に出力し、書込
み時には入力されてくるデータ＠（ＤＴ）の内容を１−
夕１８号線（Ｄ）ｔｉ））に供給、駆動する。
イバ号線（Ｄｌ （１，）ｌのいずれかの内容をセンス
アンプにより増幅してデータ線（ＤＴ）に出力し、書込
み時には入力されてくるデータ＠（ＤＴ）の内容を１−
夕１８号線（Ｄ）ｔｉ））に供給、駆動する。
上記の説明ではアドレス線図の２７１本を°ｒぺて打デ
コーダ（２）でデコードしたが、８１本のうちｍ１本？
行デコーダ（２）でテ′コードし、２（ｎ′−町）×Ｎ
個の記憶素子を選択し、データ入出力パンツ１側に、＜
ｍ−ｍ、 ）本のアビレフ４６号を人力するデータセレ
クタを設ｋｌて、Ｎピットにアクセスする方法も知られ
ている。
コーダ（２）でデコードしたが、８１本のうちｍ１本？
行デコーダ（２）でテ′コードし、２（ｎ′−町）×Ｎ
個の記憶素子を選択し、データ入出力パンツ１側に、＜
ｍ−ｍ、 ）本のアビレフ４６号を人力するデータセレ
クタを設ｋｌて、Ｎピットにアクセスする方法も知られ
ている。
以上のような構成の記憶装置を用いて平面図形のような
二次元二値データを記憶させる場合、行単位でしか記憶
素子にアクセスできないため、たとえば水平方向にＮピ
ットのデータを得るには１回のアクセスでａＪ能である
が、半部方向にＮピットのデータを得るにはＮ回のアク
セスを必要とし、しかも、１回でアクセスされるピット
パターンのどの位置に望むピットデータがあるかを針算
し抽出しなけれはならない。このような状況は行単位を
こｒクセス可能な記憶装置を用いて、垂直スキャンしな
がら記憶内容のパターンデータを出力する形式のプリン
タ（インクジェットプリンタ、ニードルプリンタなど）
を駆動する場合や、列単位に°ｒクセスｕＪ屹なｌｒ＋
３億装置を用いて、水平スキャンしながら記憶内容のパ
ターンデータを出力する必要があるラスタスキャン形Ｃ
Ｒ’ｒディスプレイをｍ動する場合に生ずる。すなわち
、この種の構造をもつＩＩＬ！億装置に対して圭曲スキ
ャン形プリンタとラスクスキャン形ＣＲＴディスプレイ
の双方からアクセスを司能にするためには水平、半部の
父換のために多くのイ・１加凹県を必要とする。
二次元二値データを記憶させる場合、行単位でしか記憶
素子にアクセスできないため、たとえば水平方向にＮピ
ットのデータを得るには１回のアクセスでａＪ能である
が、半部方向にＮピットのデータを得るにはＮ回のアク
セスを必要とし、しかも、１回でアクセスされるピット
パターンのどの位置に望むピットデータがあるかを針算
し抽出しなけれはならない。このような状況は行単位を
こｒクセス可能な記憶装置を用いて、垂直スキャンしな
がら記憶内容のパターンデータを出力する形式のプリン
タ（インクジェットプリンタ、ニードルプリンタなど）
を駆動する場合や、列単位に°ｒクセスｕＪ屹なｌｒ＋
３億装置を用いて、水平スキャンしながら記憶内容のパ
ターンデータを出力する必要があるラスタスキャン形Ｃ
Ｒ’ｒディスプレイをｍ動する場合に生ずる。すなわち
、この種の構造をもつＩＩＬ！億装置に対して圭曲スキ
ャン形プリンタとラスクスキャン形ＣＲＴディスプレイ
の双方からアクセスを司能にするためには水平、半部の
父換のために多くのイ・１加凹県を必要とする。
本発明は重子のような欠点を除去するもので、行単位の
読出し／書込み、列単位の読出し７ｍ込みの組合わせを
可能にする記憶装置を捉供することを目的とするもので
るる。
読出し／書込み、列単位の読出し７ｍ込みの組合わせを
可能にする記憶装置を捉供することを目的とするもので
るる。
、 すなわち、本発明は二次元に配置きれたＡＩＸＮ
個の記（１；１素子から構成される装置 アクセスａＪ 能化イト１号およびアドレス｛Ｓ９を入
力し、記憶素子内の行アドレスに対応する行方向ｔＣ並
んだＭ個の記憶素子に対して行選択信号を出力する行ア
トレスデコーダと、列アクセス”Ｊ’ ｋ 化ｈｌ サ
および上記アドレス｛４号を人力し、上記記ｔｉＸ子内
の列アドレスに対応する列方向に並んだＮ個の起体１素
子に対し一Ｃ列選択信＋Ｊ′を出力する列アドレスデコ
ーダと、上記行選択信号に対しては行データ厭と接続さ
れ、上記列剋択イ目号に対しては列データ線と接続され
る記憶素子とを有する構成にすることによりＩｌ’を期
の目的を達成したものである。
個の記（１；１素子から構成される装置 アクセスａＪ 能化イト１号およびアドレス｛Ｓ９を入
力し、記憶素子内の行アドレスに対応する行方向ｔＣ並
んだＭ個の記憶素子に対して行選択信号を出力する行ア
トレスデコーダと、列アクセス”Ｊ’ ｋ 化ｈｌ サ
および上記アドレス｛４号を人力し、上記記ｔｉＸ子内
の列アドレスに対応する列方向に並んだＮ個の起体１素
子に対し一Ｃ列選択信＋Ｊ′を出力する列アドレスデコ
ーダと、上記行選択信号に対しては行データ厭と接続さ
れ、上記列剋択イ目号に対しては列データ線と接続され
る記憶素子とを有する構成にすることによりＩｌ’を期
の目的を達成したものである。
以ト本発明の一実施例を図囲に基ついて説明する。ただ
し簡単のため記憶集子は２＃Ｘ ２ｍピットの正方行列
を形成し、ｍピットのアドレス情報から２″′ビツトの
記憶素子にアクセスする構成とする。
し簡単のため記憶集子は２＃Ｘ ２ｍピットの正方行列
を形成し、ｍピットのアドレス情報から２″′ビツトの
記憶素子にアクセスする構成とする。
第３図、第４図において、行アクセス／列アクセスｌ／
Ｊ替え信号（ Ｒ／Ｃ ）が行アクセス状台の時、行デ
コーダμ′４、行データ人出力パツファ（至）が動作状
忌となシ、記憶装置の従来例で説明したと全く同一の動
作をし、記憶素子Ｏυに対する行デコーダｔＩ′Ｊによ
る行単位のアクセスが６Ｉｋとなる。一方行アクセス／
列アクセス９Ｊｖえ信号（ Ｒ／Ｃ ）が列アクセス状
鵬の時、行デコーダ＠、行データ入出力パツファ（ｌ違
は非動作状態となシ、列デコーダα尋、列データ入出力
パッフ１０υが動作状態となる。すなわらアドレス１８
号囚は列デコーダｕ４１でデコードされ、タリデコーダ
（１４１は２＃１本からなる列選択｛ｇｆ線のうち１本
Ｓのみを活性状組にする。列選択信＋ｊ線Ｓ，が粘性化
されると、トランスフ１−ゲー｝ （’ｌ’Ｇ， ）（
′１’Ｇ４）が尋油状庫になる。紀倫．素子（ｉｌｌか
らの読出し時にはトランスファーゲート（’Ｉｕ５）あ
るいは（ＴＧ４）を介してデータイＥ４七線（Ｄ、）あ
るいは（Ｄρにデータが出力Ｊ され、記憶素子（ＩＩＪへの−込み時にはトランスファ
ーゲート（７１’Ｇ、）および（′九、）を介してデー
タイｄ号紛（Ｄ、）（Ｄ、）の内容が書込まれる。列デ
ータ人出カバ１ ッファ０５は続出し時にはデータ（Ｓ９線（１）、）（
１１，）のノー いずれかの内容をセンスアンプにより増幅してデータ線
（ＤＴ ）に出力し、台込み時には入力されてくるデー
タ線（１）Ｔ ）の内容をデータイＦ３タイ（１）ρ（
Ｄｊ）に供給、可動する。
Ｊ替え信号（ Ｒ／Ｃ ）が行アクセス状台の時、行デ
コーダμ′４、行データ人出力パツファ（至）が動作状
忌となシ、記憶装置の従来例で説明したと全く同一の動
作をし、記憶素子Ｏυに対する行デコーダｔＩ′Ｊによ
る行単位のアクセスが６Ｉｋとなる。一方行アクセス／
列アクセス９Ｊｖえ信号（ Ｒ／Ｃ ）が列アクセス状
鵬の時、行デコーダ＠、行データ入出力パツファ（ｌ違
は非動作状態となシ、列デコーダα尋、列データ入出力
パッフ１０υが動作状態となる。すなわらアドレス１８
号囚は列デコーダｕ４１でデコードされ、タリデコーダ
（１４１は２＃１本からなる列選択｛ｇｆ線のうち１本
Ｓのみを活性状組にする。列選択信＋ｊ線Ｓ，が粘性化
されると、トランスフ１−ゲー｝ （’ｌ’Ｇ， ）（
′１’Ｇ４）が尋油状庫になる。紀倫．素子（ｉｌｌか
らの読出し時にはトランスファーゲート（’Ｉｕ５）あ
るいは（ＴＧ４）を介してデータイＥ４七線（Ｄ、）あ
るいは（Ｄρにデータが出力Ｊ され、記憶素子（ＩＩＪへの−込み時にはトランスファ
ーゲート（７１’Ｇ、）および（′九、）を介してデー
タイｄ号紛（Ｄ、）（Ｄ、）の内容が書込まれる。列デ
ータ人出カバ１ ッファ０５は続出し時にはデータ（Ｓ９線（１）、）（
１１，）のノー いずれかの内容をセンスアンプにより増幅してデータ線
（ＤＴ ）に出力し、台込み時には入力されてくるデー
タ線（１）Ｔ ）の内容をデータイＦ３タイ（１）ρ（
Ｄｊ）に供給、可動する。
さらに行データ人出力パッファ０と列データ、入出力バ
ッファ曲を同一の外部データバスに接続することにより
入出力データ線を行／列共通に使用できる。
ッファ曲を同一の外部データバスに接続することにより
入出力データ線を行／列共通に使用できる。
以上説明してきたように本発明二次元データａ己愉装置
を用いることＶＣより、行単位に書込み列単位に続出し
たり、−日、書込１れたデータを行単位に続出したり列
単位に読出すことが特別のイ・１加回路なしに実現でき
る。このことによりたとえば第５図に示すようなラスタ
スキャンディスフ゛レイと垂直スキャン形プリンタを同
一パターン記憶装置に接続する仁とが容易に可能となる
。また計算機による図形処ＪＪｌｌに対しても自由なデ
ータアクセスを口Ｊ／Ｅ ｌ／こすること罠より大きな
処理効率の同上が図れる。
を用いることＶＣより、行単位に書込み列単位に続出し
たり、−日、書込１れたデータを行単位に続出したり列
単位に読出すことが特別のイ・１加回路なしに実現でき
る。このことによりたとえば第５図に示すようなラスタ
スキャンディスフ゛レイと垂直スキャン形プリンタを同
一パターン記憶装置に接続する仁とが容易に可能となる
。また計算機による図形処ＪＪｌｌに対しても自由なデ
ータアクセスを口Ｊ／Ｅ ｌ／こすること罠より大きな
処理効率の同上が図れる。
第１図は記憶装置の従来例を説明する構成図、ＭＳ２図
は第１図における記憶装置内のＩＦ３憶素子を示す図、
第３図は本発明の二次元データ記憶装置の一実施例を説
明する構成図、第４図は第３図Ｖこおける記憶装置内の
記憶素子を示す図、第５図は゛本発明の配憶装置の一応
用例を示す図でめる。 圓・・・記憶素子、饅・・・行デコーダ、ｕ４・・・行
データ人出力パッファ、ｌ、Ｉ４１・・・列デコーダ、
０５・・・列データ人出力バッファ、（Ｒ／Ｃ）・・・
行アクセス／列アクセンζνＪ（ピＶえイｅイ鳴シ［ 代理人 森 本 義 弘 第１図 第２図 第３図 ２％ 第４図
は第１図における記憶装置内のＩＦ３憶素子を示す図、
第３図は本発明の二次元データ記憶装置の一実施例を説
明する構成図、第４図は第３図Ｖこおける記憶装置内の
記憶素子を示す図、第５図は゛本発明の配憶装置の一応
用例を示す図でめる。 圓・・・記憶素子、饅・・・行デコーダ、ｕ４・・・行
データ人出力パッファ、ｌ、Ｉ４１・・・列デコーダ、
０５・・・列データ人出力バッファ、（Ｒ／Ｃ）・・・
行アクセス／列アクセンζνＪ（ピＶえイｅイ鳴シ［ 代理人 森 本 義 弘 第１図 第２図 第３図 ２％ 第４図
Claims (1)
- 【特許請求の範囲】 １、 二次元に配置されたＲＩＸＮ個の記憶素子から構
成される装置 能化｛８号およびアドレス信号を入力し、記憶素子内の
行アドレスに対応する行方向に並んだへ１個の記憶素子
に対して行選択信号を出力する行アドレスデコーダと、
列アクセス可能化ｍ号およ・び上記アドレス信号を入力
し、上記記憶素子内の列アドレスに対応する列方向に並
んだＮ個の記憶素子に対して列選択｛ｉ＝Ｉ号を出力す
る列アドレスデコーダと、上記行透択｛ｒｊ号に対して
は行データ線と接続され、上記列選択信号に対しては列
データ線と接わ８される記憶素子とを有することを特許
とする二次元データ記憶装置。 ２、行単位の嚇込み時は記憶素子に対して何テータ線を
駆動し、読出し時は記憶素子から読出された行データ＠
号を増幅する行データ入出力パッファと、列単位の会込
み時は記憶素子に刻して列データ線を駆動し、続出し時
は記憶素子から続出された列データ信号を゜増幅する列
データ入出力パッファを有し、上記行データ入出力パッ
ファと列データ入出力パッファを共通の外部データバス
に接続したことを特徴とする特許請求の範囲第１項記載
の二次元データ記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088461A JPS58205970A (ja) | 1982-05-24 | 1982-05-24 | 二次元デ−タ記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088461A JPS58205970A (ja) | 1982-05-24 | 1982-05-24 | 二次元デ−タ記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58205970A true JPS58205970A (ja) | 1983-12-01 |
Family
ID=13943411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57088461A Pending JPS58205970A (ja) | 1982-05-24 | 1982-05-24 | 二次元デ−タ記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205970A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61246996A (ja) * | 1985-04-24 | 1986-11-04 | Agency Of Ind Science & Technol | 直交メモリ |
| JPS61296386A (ja) * | 1985-06-25 | 1986-12-27 | 株式会社 アスキ− | メモリインタフエ−ス |
| JPS61296385A (ja) * | 1985-06-25 | 1986-12-27 | 株式会社 アスキ− | 記憶装置 |
| JPS6219726A (ja) * | 1985-07-18 | 1987-01-28 | Ascii Corp | 色コ−ド検出回路 |
| JPH0346191A (ja) * | 1989-07-13 | 1991-02-27 | Nec Corp | データ記憶回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771574A (en) * | 1980-10-21 | 1982-05-04 | Nec Corp | Siemconductor memory circuit |
-
1982
- 1982-05-24 JP JP57088461A patent/JPS58205970A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771574A (en) * | 1980-10-21 | 1982-05-04 | Nec Corp | Siemconductor memory circuit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61246996A (ja) * | 1985-04-24 | 1986-11-04 | Agency Of Ind Science & Technol | 直交メモリ |
| JPH0414439B2 (ja) * | 1985-04-24 | 1992-03-12 | Kogyo Gijutsu Incho | |
| JPS61296386A (ja) * | 1985-06-25 | 1986-12-27 | 株式会社 アスキ− | メモリインタフエ−ス |
| JPS61296385A (ja) * | 1985-06-25 | 1986-12-27 | 株式会社 アスキ− | 記憶装置 |
| JPS6219726A (ja) * | 1985-07-18 | 1987-01-28 | Ascii Corp | 色コ−ド検出回路 |
| JPH0346191A (ja) * | 1989-07-13 | 1991-02-27 | Nec Corp | データ記憶回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917770A (en) | Semiconductor memory device for temporarily storing digital image data | |
| KR910009437B1 (ko) | 여러개의 비트 데이타를 연속적으로 리드 또는 라이트할 수 있는 동작 모드를 갖는 반도체 기억장치 | |
| US7219200B2 (en) | Method of accessing matrix data with address translation circuit that enables quick serial access in row or column directions | |
| JP3048498B2 (ja) | 半導体記憶装置 | |
| KR930014577A (ko) | 반도체 기억장치 | |
| JPH0512755B2 (ja) | ||
| US4672614A (en) | Semiconductor memory device with parallel addressing and data-correcting functions | |
| JPH10505935A (ja) | 改善されたメモリアーキテクチャ、及びこれを利用するデバイス、システム及び方法 | |
| JPH0773920B2 (ja) | ｎ×ｎビットドットマトリックス９０゜回転回路 | |
| US6035381A (en) | Memory device including main memory storage and distinct key storage accessed using only a row address | |
| JPS58205970A (ja) | 二次元デ−タ記憶装置 | |
| US6138214A (en) | Synchronous dynamic random access memory architecture for sequential burst mode | |
| JP3757787B2 (ja) | ディジタルオシロスコープ | |
| US3356993A (en) | Memory system | |
| JP3102754B2 (ja) | 情報利用回路 | |
| JPS6045290A (ja) | 画像メモリ制御装置 | |
| JPS58205187A (ja) | メモリ装置 | |
| JP2567177B2 (ja) | 半導体記憶装置 | |
| JP2695265B2 (ja) | マルチポートメモリ | |
| JPS5990887A (ja) | ビツトマツプメモリ装置 | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JPS60115088A (ja) | 半導体メモリ | |
| SU1564692A1 (ru) | Оперативное запоминающее устройство дл растрового дисплейного терминала | |
| JP3154507B2 (ja) | 半導体記憶装置 | |
| JP2710926B2 (ja) | 半導体メモリ |