SU1564692A1 - Оперативное запоминающее устройство дл растрового дисплейного терминала - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к дисплейным оперативным запоминающим устройствам, и может быть использовано при построении накопителей ОЗУ с большой частотой выборки и записи информации, работающих в режиме формировани  изображени  на экране растрового (телевизионного) монитора в составе высокопроизводительных графических терминалов. Целью изобретени   вл етс  повышение быстродействи  устройства и расширение области его применени  за счет обеспечени  доступа к произвольному числу одноразр дных блоков пам ти в одном цикле обращени  и многократной выборки произвольных групп одноразр дных блоков пам ти внутри этого цикла. Запоминающее устройство содержит мультиплексор, матричный накопитель из блоков пам ти, блок задани  режимов выборки, блок формировани  сигналов записи, группу мультиплексоров. Устройство позвол ет производить запись в произвольное число блоков пам ти матрицы из этих блоков как параллельно, так и последовательно, за один такт обращени  к данной матрице, что сокращает длительность минимального цикла записи и среднее врем  записи и повышает производительность при заливке/очистке экрана, построении горизонтальных и вертикальных линий, мозаике, строчной росписи символов, а также поддерживает быстрые алгоритмы формировани  графических изображений. Кроме того, обеспечение доступа к одному блоку пам ти при чтении упрощает взаимодействие ЗУ с ЭВМ. 5 ил.

Description

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении накопителей оперативных запоминающих устройств (ОЗУ) с большой частотой выборки и записи информации, например дисплейных ОЗУ, работающих в режиме формировани  изображени  на экране растрового (телевизионного) монитора и обеспечивающих повышенное быстродействие при записи информации, синтезированной ЭВМ или графическим процессором .

Цель изобретени  - повышение быстродействи  устройства и расширение области его применени  за счет обеспечени  доступа к произвольному числу одноразр дных блоков пам ти в одном цикле обращени  и многократной выборки произвольных групп одноразОд

to

lsЈ

р дных блоков пам ти внутри этого цикла.

На фиг. 1 изображена функциональна  схема устройства} на фиг,2 - функциональна  схема блока задани  режимов выборки| на фиг 3 - функциональна  схема блока формировани  сигналов записи, первый вариант; на фиг. 4 - то же, второй вариант; на фиг.5 - то же, третий вариант.

Устройство содержит (фиг«1) муль- иплексор 1, матричный накопитель азр дных блоков 2 пам ти, блок 3 здани  режимов выборки, блок 4 формировани  сигналов записи, группу мультиплексоров 5, а также первую Группу адресных входов 6 устройства, йторую группу адресных входов 7 устройства , группу информационных выхо- ов 8 устройства, вход 9, битовый юрмат устройства, информационный 1ыход 10 устройства, информационный Јход 11 устройства, первую 12 и вторую 13 группы управл ющих входов уст- Ьойствао

Блок 3 (фиг.2) содержит дешифра- top 14, мультиплексор 15, элементы И 16, вход 17 выборки, входы 18 Ад- Јec строки, вход 19 разрешени  записи-чтени  и вход 20 Выбор всех блоков пам ти1.1

Блок 4 по первому варианту (фиг.З содержит группу элементов И 21, вход 22 разрешени  записи и входы 23 мас Ји.

Блок 4 по второму варианту (фиг,4 Додержит группу одноразр дных регистров 24, группу управл ющих входов 25 регистров 24 и информационный вход 2 регистров 24,

Блок 4 по третьему варианту (фиг, содержит группу элементов И 27, первый 28 и второй 29 коммутаторы, первый 30 и второй 31 дешифраторы, адресные входы 32 и 33 первого и второго дешифраторов соответственно,входы 34 и 35 второй группы первого и второго коммутаторов соответственно, управл ющие входы 36 и 37 первого и второго коммутаторов соответственно.

Устройство работает следующим образом .

В режиме считывани  информации на отображение обращение производитс  ко всем .блокам 2 j-й строки накопител , при этом по второй группе адресных входов 7 устройства производи

0

s

0

5

дд

0

35

45

50

с  выбор j-й (.троки мультиплексорами 5 дл  выдачи информации на отображение на группу информационных выходов 8 устройства (,M, где М - число строк накопител ).

Выборка j-й строки матрицы осуществл етс  блоком 3 (фиг.2), при этом на входы 18 дешифратора 14 подаетс  код адреса j-й строки указанной матрицы . По входу 19 мультиплексор 15 пропускает разрешающий сигнал по первой группе входов на j-й элемент И 16,

При считывании информации дл  отображени  первой строки растра выбираетс  перва  строка матрицы блоков 2, и по адресному входу 6 устройства производитс  последовательное обращение к этой строке матрицы. При отображении второй строки растра считывание производитс  с второй строки матрицы блоков 2 и т.д. до М-й строки растра. При считывании на отображение (М+1)-й строки растра снова производитс  доступ к первой строке указанной матрицы блоков 2, но в следующей зоне адресного пространства матрицы блоков 2, определ емой соответствующими старшими разр дами адресных входов 6 устройства, и т.д. до завершени  формировани  изображени  на экране монитора.

Считывание информации в ЭВМ или в графический процессор осуществл етс  по выходу 10 устройства в однобитовом режиме с определенного блока 2, при этом аналогично режиму считывани  на отображение подаетс  соответствующий код адреса на адресные входы 6 устройства, адресный вход 18 строки блоков 2 и адресный вход 7 устройства, а также дополнительно на первую группу управл ющих входов 9 устройства подаетс  код адреса выборки соответствующего блока 2 выбранной строки матрицы и сигнал управ- лени  состо нием выхода мультиплексора 1, при этом считывание информации производитс  непосредственно на шину данных ЭВМ (на фиг.1 не показана),

В режиме записи обращение производитс  ко всем блокам 2, при этом по входу 2 устройства (фиг,2} мультиплексор 15 устанавливаетс  в режим коммутации второй группы входов, дающих по входу 20 разрешение на выборку всех М строк матрицы блоков 2. На врем  цикла обращение вход 17 устанавливаетс  в активное положение„ Таким

образом, на врем  цикла обращени  подготовлены услови  дл  записи в любой из блоков 2.

Выборка в адресном пространстве группы блоков 2 производитс  подачей соответствующего кода адреса на вход 6 устройства.

Сигналы записи на соответствующие блоки поступают с блока 4а Содер- жание записываемой в блок 2 информации определ етс  состо нием (0 или 1) информационного входа 1 1 устройства

Дисплейна  информаци , предназнамаски последовательно подаютс  соответствующие разрешающие сигналы, строб на входе 22 удерживаетс  в активном уровне. Таким образом осуществл етс  последовательна  запись по мере поступлени  побитовой информации графического содержани  изображени  выбранного участка экрана.

При использовании предлагаемого запоминающего устройства дл  одновременного (в режиме разделени  времени ) считывани  дл  отображени  и записи новых графических данных запись

20

ченна  дл  записи в устройство, гото- j$ производитс  в обратных ходах строк витс  ЭВМ или графическим процессором (на фиг.1 не показаны), при этом в зависимости от содержани  подготовленной информации и метода ее формировани  возможны следующие варианты: одновременна  запись во все блоки 2 (заливка или очистка экрана); блочна  запись столбцов или строк матрицы блоков 2 (что соответствует вертикальной или горизонтальной лини м на экране монитора); запись в один из блоков 2 последующим движением с шагом ±1 по строкам и/или столбцам до границы матрицы (что соответствует построению линий по алгоритмам растровой графики, например по алгоритму Брезенхэма построени  пр мых и окружностей ) . Кроме того, возможна произвольна  запись во все блоки 2 (блочна  или построчна  роспись знака-символа или мозаика).

Таким образом, режим записи 0/1 по входу 11 устройства определ етс  ЭВМ или графическим процессором, а подготовленна  информаци  данных и сигнал разрешени  записи подаютс  на третью группу управл ющих входов 13 устройства, тем самым данные оказываютс  не на информационных входах

и кадре, при этом возникают простои ЭВМ или графического процессора, дос тигающие 75% времени. Техническое решение блока 4, показанное на фиг.4 позвол ет частично скомпенсировать эти потери за счет обеспечени  возможности накапливани  и промежуточно го хранени  на одноразр дных регистрах 24 результатов вычислений ЭВМ ил 25 графического процессора. Информацион ное содержание записываемых в регист - ры данных (0 или 1) определ етс  состо нием входа 26, запись в регист ры 24 может производитьс  как в пр мых , так и в обратных ходах строк/кад ра по сигналам, поступающим на входы 25. Запись информации в блоки 2 осуществл етс  в разрешенные периоды времени подачей на вход 22 сигнала разрешени  записи.

В современной компьютерной графике наибольшее распространение получили алгоритмы графических преобразований (т.е. формирование поточечной росписи графических изображений линии ). Результатом вычислений, производимых ЭВМ или графическим процессором по этим алгоритмам,  вл етс  адрес следующей точки (±1 по ос м ХД

30

35

40

запоминающего устройства, как это pea-45 экрана). Кроме того, используютс  лизовано в известных технических ре- методы блочной записи строк/столбшени х .

В наиболее общем варианте реализации блока 4 управлени  записью (фиг.З подготовленна  информаци , определ ю- ща  графическое содержание выбранной зоны изображени , подаетс  на входы 23 маски блока 4 и стробирующим сигналом, поступающим на вход 22 разрешени  записи, производитс  одновременна  запись,

В случае поточечного формировани  изображени  линии по указанным алгоритмам на соответствующие входы 23

производитс  в обратных ходах строк

и кадре, при этом возникают простои ЭВМ или графического процессора, достигающие 75% времени. Техническое решение блока 4, показанное на фиг.4, позвол ет частично скомпенсировать эти потери за счет обеспечени  возможности накапливани  и промежуточного хранени  на одноразр дных регистрах 24 результатов вычислений ЭВМ или графического процессора. Информационное содержание записываемых в регист- ры данных (0 или 1) определ етс  состо нием входа 26, запись в регистры 24 может производитьс  как в пр . мых, так и в обратных ходах строк/кадра по сигналам, поступающим на входы 25. Запись информации в блоки 2 осуществл етс  в разрешенные периоды времени подачей на вход 22 сигнала разрешени  записи.

В современной компьютерной графике наибольшее распространение получили алгоритмы графических преобразований (т.е. формирование поточечной росписи графических изображений линии ). Результатом вычислений, производимых ЭВМ или графическим процессором по этим алгоритмам,  вл етс  адрес следующей точки (±1 по ос м ХД

0

5

цов, например, при росписи вертикальных и горизонтальных линий, символов мозаики и т.п. Техническое решение блока 4, показанное на фиг.5, ориентировано на поддержку этих алгоритмов ,

При записи одиночной точки ее координата выбираетс  с помощью первого и второго дешифраторов 30 и 31, при этом на входы 32 и 33 подаютс  младшие разр ды кода адреса по строкам и столбцам соответственно. Коммутаторы 28 и 29 по входам 36 и 37 управлени  устанавливаютс  в соответствующий режим, сигналами на выходах оммутаторов 28 и 29 осуществл етс  | выборка соответствующего элемента И 27, при этом подаваемый на вход 22 блока 4 сигнал строба записи поступает на вход записи соответствующего блока 2.

Блочна  запись точек строб/столб- цов производитс  подачей соответствующего кода на вход 32/33 первого/ |второго дешифратора 30/31 блока 4 с одновременной подачей кода блочной записи на вход 36/35 коммутатора 29/28. При этом осуществл етс  выборка требуемой строки/столбца матрицы элементов И 27. Запись производитс  подачей соответствующего сигнала записи на вход 22 разрешени  записи. Режим работы коммутаторов 28 и 29 задаетс  по управл ющим входам 36 и 37 блока 4.

В случае использовани  блока 4, выполненного по схеме фиг.5, с ЭВМ |или с графическим процессором, не обладающими возможностью формировани  блочных массивов графических данных (т.е. строчной росписью символов, мозаики , целесообразно входы 34 и 35 вторых каналов коммутаторов 28 и 29 подключить к логическому уровню, обеспечивающему прохождение на выход Коммутаторов 28 и 29 разрешающего сигнала. При этом сохран ютс  функции поточечной записи, блочной записи ли- |ний строк и столбцов и блочной залив- ки/очистки экрана. |

I Таким образом, предпагаемое уст- ройство, обеспечива  одновременный доступ к матрице блоков пам ти, позвол ет сократить врем  записи в ОЗУ битового содержани  графического изображени  за счет того, что запись то- чек в пределах выбранной матрицы осуществл етс  без потери времени на выбор соответствующего блока пам ти по каналам адреса и выборки кристалла .

Возможность одновременной записи в произвольное число блоков пам ти из выбранной матрицы блоков пам ти обеспечивает повышение производительности при таких режимах графических

преобразований, как заливка/очистка,

построение горизонтальных и вертикаль- I

5 0

5 0 -

Q 5

0

5

ных линий, мозаика, строчна  роспись

символов.

Claims (1)

1. Формула изобретени 

   Оперативное запоминающее устройство дл  растрового дисплейного терминала , содержащее мультиплексор и матричный накопитель, состо щий из одноразр дных блоков пам ти, адресные входы которых соединены поразр дно и  вл ютс  первой группой адресных входов устройства, отличающеес  тем, что, с целью повышени  быстродействи  устройства и расширени  области его применени  за счет обеспечени  доступа к произвольному числу одноразр дных блоков пам ти в одном цикле обращени  и многократной выборки произвольных групп одноразр дных блоков пам ти внутри этого цикла , в него введены блок задани  режимов выборки, блок формировани  сигналов записи и группа мультиплексоров, управл ющие входы которых соединены поразр дно и  вл ютс  второй группой адресных входов устройства, информационные входы каждого мультиплексора группы соединены с выходами одноразр дных блоков пам ти соответствующего столбца матричного накопител , выходы мультиплексоров группы соединены с соответствующими информационными входами мультиплексора и  вл ютс  группой информационных выходов устройства , входы Выборка кристалла одноразр дных блоков пам ти каждой строки матричного накопител , объединены и подключены к соответствующему выходу блока задани  режимов выборки,информационные входы одноразр дных блоков пам ти объединены и  вл ютс  информационным входом устройства , входы записи-чтени  одноразр дных блоков пам ти подключены к соответствующим выходам блока формировани  сигналов записи, входы маски и разрешени  записи которого  вл ютс  одноименными входами устройства, входы Адрес строки, вход выборки, вход разрешени  записи-чтени , вход Выбор всех блоков пам ти блока задани  режимов выборки  вл ютс  одноименными входами устройства, выход мультиплексора  вл етс  информационным выходом устройства, управл ющий вход мультиплексора  вл етс  входом Битовый формат устройства.

   %

   и

   (h. Я

   / ъпф

   г

   01

   9

   0

   Ъ

   pi

   №

   134

   ZWf

   Составитель В. Рудаков . Редактор М, Петрова Техред М.Дидык Корректор С. Шевкун

   Заказ 1164

   Тираж 484

   ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

   к г/эул е 2щ...м

   ФигЗ

   ,

   r1

   «г группе

   Zvf/.-A/

   гг4

   Подписное