JP2883374B2

JP2883374B2 - ミラーイメージ回路

Info

Publication number: JP2883374B2
Application number: JP29831989A
Authority: JP
Inventors: 良仁東堤
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1989-11-16
Filing date: 1989-11-16
Publication date: 1999-04-19
Anticipated expiration: 2014-04-19
Also published as: JPH03159380A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は左右反転画像の再生が可能なミラーイメージ
回路に関する。

（ロ）従来の技術固体撮像素子は撮像部、垂直列シフトレジスタ、水平
列シフトレジスタ等からなり、各フィールド期間に撮像
部に蓄積されるフィールド情報を垂直列シフトレジスタ
を通して水平列シフトレジスタに１行ずつ与えると共
に、この水平列シフトレジスタの定められた一端の出力
部よりシリアル出力するよう構成されている。そして、
通常の固体撮像素子の情報の垂直並びに水平転送方向は
モニタより撮影者側から見た画像が写し出される如くに
設計されており、このため固体撮像素子の垂直並びに水
平の転送方向は構造上固定である。

このような構造の固体撮像素子をカメラに使用するTV
電話等で、電送する画像のチェック、例えば図面等の一
部を通話相手に示すためにその位置のチェックを行おう
とすると、モニタ画面の再生像は被写体の移動方向と左
右逆方向に不自然に移動することになり、迅速かつ容易
に位置合わせができない問題を有している。

そこで、イメージメモリを備えるTV電話等ではメモリ
アクセスによりこの問題を解決している。以下、従来の
ミラーイメージ回路およびメモリアクセス方法を第３図
および第４図を参照して説明する。

第３図はモニタ画面の画素に対応する規模を有するメ
モリアレイ（11）、ロウアドレスデコーダ（12）および
カラムアドレスデコーダ（13）よりなるミラーイメージ
回路の要部ブロック図を示す。メモリアレイ（11）内に
付した番号０、１、・・・2n−２、2n−１はメモリセル
のカラムアドレスCADである。

ロウアドレスデコーダ（12）によりメモリアレイ（1
1）の特定のワード線が選択されると、第４図のタイミ
ングチャートのADRに示すように、カラムアドレスデコ
ーダ（13）はリードライトパルスR/W^*に同期してアドレ
スCAD＝“0"、“2n−1"、“1"、“2n−2"、・・・・を
順次出力する。従って、リードライトパルスR/W^*が活性
化されるその半サイクルおきのタイミングで出力される
カラムアドレスCAD＝“0"、“1"、・・・・、“2n−2"
により、図示しない撮像部からの画像データD_INがシー
ケンシャルにメモリアレイ（11）に書き込まれ、リード
ライトパルスR/W^*が非活性となるその半サイクルおきの
タイミングで出力されるカラムアドレスCAD＝“2n−
1"、“2n−2"、・・・・、“0"により、メモリアレイ
（11）の記憶データD_OUTがシーケンシャルに読み出され
てモニタ画面に出力される。

そして、ロウアドレスデコーダ（12）によりメモリア
レイ（11）の他のワード線が選択されて、上記と同様な
動作が繰り返され、１フィールドの画像データの読み出
し、書き込みが行われる。

上記の如くメモリアクセスされるミラーイメージ回路
はデータの書き込みと読み出し順序が左右逆となるた
め、モニタ画面に再生される像はミラーイメージとな
る。

（ハ）発明が解決しようとする課題上記した従来のミラーイメージ回路では、カラムアド
レスCAD＝“2n−1"迄のデータは１フィールド前のデー
タであるが、カラムアドレスCAD＝“n"以降に読み出さ
れるデータは直前に書き込まれた現フィールドのデータ
であるため、被写体の移動速度が早い場合にはモニタ画
面中央部に縦縞が発生する課題があった。

本発明は従来のミラーイメージ回路に存する斯る課題
の解決を目的とする。

（ニ）課題を解決するための手段上記した課題は、メモリアレイと、ロウアドレス生成
回路と、リードライトパルスに同期して前記ロウアドレ
ス生成回路出力に１加算するインクリメント回路と、こ
のインクリメント回路出力をデコードして前記メモリア
レイのワード線を選択するロウアドレスデコーダと、リ
ードライトパルスに同期して非反転アドレス、反転アド
レスを選択出力し前記メモリアレイのビット線を選択す
るカラムアドレス回路から構成される本発明のミラーイ
メージ回路により解決される。

（ホ）作用ロウアドレスデコーダに入力されるアドレスがリード
ライトパルスに同期して１加算されることにより、１フ
ィールド前若しくは1H分前に書き込みが完了したワード
線のデータの読み出しが行われる結果、安定した画像再
生が可能となる。

（ヘ）実施例本発明のミラーイメージ回路は、第１図に示すよう
に、メモリアレイ（１）、ロウアドレス生成回路
（２）、インクリメント回路（３）、ロウアドレスデコ
ーダ（４）、カラムアドレス生成回路（５）およびカラ
ムアドレスデコーダ（６）から構成される。

ロウアドレス生成回路（２）としてＤフリップフロッ
プDFF₀〜DFF₃を使用する帰還シフトレジスタ回路例が示
されているが、本実施例は外部アドレス指定されても差
し支えない。また、ロウアドレス系は説明の便宜のため
４ビットに簡素化されている。このロウアドレス生成回
路（２）の動作は第５図に真理値表で示した。

インクリメント回路（３）はアンドゲートAND〜AND₃
および排他論理和XOR₀〜XOR₃から構成され、それぞれの
ビットはリードライトパルスR/W^*が“0"であるときに、
即ち実施例のミラーイメージ回路が書き込みモードにあ
るときにロウアドレス生成回路（２）の出力データをそ
のまま出力し、読み出しモードにあるときには下位ビッ
トの論理積に基づいて反転出力する。従って、ロウアド
レス生成回路（２）は４ビットロウアドレスを入力し、
リードライトパルスR/W^*に同期して４ビットロウアドレ
スをそのままあるいは１加算してロウアドレスデコーダ
（４）に出力する。このインクリメント回路（３）の真
理値表を第６図に示した。

カラムアドレス生成回路（５）は、ロウアドレス生成
回路（６）と同様にして、帰還シフトレジスタにより構
成することができ、前記リードライトパルスR/W^*に同期
して、非反転カラムアドレス若しくは反転カラムアドレ
スをカラムアドレスデコーダ（６）に出力する。カラム
アドレスデコーダ（６）はメモリアレイ（１）のビット
線の１を選択し、図示しないデータバスとメモリアレイ
（１）のメモリセルとを接続する。

ロウアドレス生成回路（２）は第５図に示すように
“0000"から“1111"のバイナリのロウアドレスを出力す
るが、一例として、ロウアドレス生成回路（２）が“10
10"＝06hを出力するタイミングの本実施例の動作を説明
する。

ロウアドレス生成回路（２）が“1010"を出力するタ
イミングにおいて、リードライトパルスR/W^*が“0"であ
るときにはアンドゲートAN₁〜AN₃が全て“0"を出力す
る。このため、ロウアドレス生成回路（２）を構成する
DFF₀〜DFF₃のQ₀〜Q₃出力“1010"はそのまま排他論理和
回路XOR₀〜XOR₃から出力される。これに対して、同タイ
ミングにおいて、リードライトパルスR/W^*が“1"になる
と、その下位ビットがQ₀＝“1"であるアンドゲートAN₁
は“1"を出力する。他のアンドゲートAN₂、AN₃はその下
位ビットの全てが“1"とならないので“0"を出力する。
これにより、排他論理和回路XOR₀およびXOR₁は反転出力
し、XOR₂およびXOR₃は非反転出力する。これにより、イ
ンクリメント回路（３）の出力D₀〜D₃は“0110"、即ち
ロウアドレス生成回路（２）を構成するDFF₀〜DFF₃のQ₀
〜Q₃出力“1010"に１加算したロウアドレスを出力す
る。

第２図を参照して本発明のミラーイメージ回路の動作
を説明する。

ロウアドレス生成回路（２）により特定のロウアドレ
スが出力されると、本実施例では先にリードライトパル
スR/W^*が“0"となってデータの書き込みが行われる。こ
のときカラムアドレスデコーダ（６）は同様にリードラ
イトパルスR/W^*に同期動作して非反転カラムアドレスを
出力する。従って、カラムアドレスデコーダ（６）は、
CAD＝“0"を先頭としてメモリアレイ（１）のカラムア
ドレスを順方向に指定し、順次データの書き込みを実行
させる。

続いて、リードライトパルスR/W^*が“1"となると、前
記したようにインクリメント回路（３）がロウアドレス
に１加算すると共に、カラムアドレスデコーダ（６）
が、CAD^*＝“2n−1"（＝O^*）を先頭として、書き込み時
とは逆の順序でメモリアレイ（１）のカラムアドレスを
指定する。従って、1H分前のロウアドレスのデータが書
き込みと逆方向に読み出される。

以下、新しいロウアドレスが出力される度に、上記動
作が繰り返されて、画像データの書き込みおよびミラー
イメージデータの出力が行われる。

（ト）発明の効果上記述べたように本発明によれば、ロウアドレスデコ
ーダに入力されるアドレスがリードライトパルスに同期
して１加算されることにより、１フィールド前若しくは
1H分前に書き込みが完了したワード線のデータの読み出
しが行われるため、再生画像欠陥のないミラーイメージ
が得られる。

【図面の簡単な説明】

第１図は本発明の実施例の要部ブロック図、第２図は実
施例のメモリアクセスを説明するタイミングチャート、
第３図は従来例の要部ブロック図、第４図は従来例のメ
モリアクセスを説明するタイミングチャート、第５図は
ロウアドレス生成回路の真理値表を表わす図、第６図は
インクリメント回路の真理値表を表わす図である。１…メモリアレイ、２…ロウアドレス生成回路、３…イ
ンクリメント回路、４…ロウアドレスデコーダ、５…カ
ラムアドレス生成回路、６…カラムアドレスデコーダ。

Claims

(57)【特許請求の範囲】

【請求項１】行列配置された複数のセルの各行に沿って
ワード線が配置されると共に、各列に沿ってビット線が
配置されたメモリアレイと、このメモリアレイの特定の
行を指定するロウアドレスを生成するロウアドレス生成
回路と、前記メモリアレイに対するデータの書き込みま
たは読み出しを許可するリードライトパルスに応答し、
リードライトパルスが何れか一方の状態を許可したとき
に前記ロウアドレスに「１」を加算してインクリメント
するインクリメント回路と、このインクリメント回路の
出力をデコードして前記メモリアレイのワード線の１つ
を選択するロウアドレスデコーダと、前記リードライト
パルスに応答して、前記メモリアレイのビット線を順方
向に順次指定する非反転カラムアドレスまたは逆方向に
順次指定する反転カラムアドレスの何れかを選択出力す
るカラムアドレス生成回路と、このカラムアドレス生成
回路の出力をデコードして前記メモリアレイのビット線
の１つを選択するカラムアドレスデコーダと、を備えた
ことを特徴とするミラーイメージ回路。