JPS58200558A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58200558A JPS58200558A JP57083094A JP8309482A JPS58200558A JP S58200558 A JPS58200558 A JP S58200558A JP 57083094 A JP57083094 A JP 57083094A JP 8309482 A JP8309482 A JP 8309482A JP S58200558 A JPS58200558 A JP S58200558A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- film
- semiconductor device
- package
- rays
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はレジンモールド型パッケージを有する半導体装
置に関するものである。
置に関するものである。
従来、たとえばE P ROM (Electrica
llyProgrammable Read−Only
Memory )型半導体装置を製造する場合におい
て、コストの低減を図るためにパッケージとしてレジン
モールド型ノくツケージを用いることがある。その場合
、耐湿性を良くするために半導体ペレットの表面にナイ
トライド(Si4N3)膜をコーティングすることが行
われている。
llyProgrammable Read−Only
Memory )型半導体装置を製造する場合におい
て、コストの低減を図るためにパッケージとしてレジン
モールド型ノくツケージを用いることがある。その場合
、耐湿性を良くするために半導体ペレットの表面にナイ
トライド(Si4N3)膜をコーティングすることが行
われている。
ところが、ナイトライド膜は紫外線の透過率が悪いので
、折角透明レジンでモールドしても、紫外線による消去
が困難となってしまうという欠点がある一 本発明の目的は、前記従来技術の欠点を解消し、耐温性
および紫外線またはX線等の透過率の良い半導体装置を
提供することにある。
、折角透明レジンでモールドしても、紫外線による消去
が困難となってしまうという欠点がある一 本発明の目的は、前記従来技術の欠点を解消し、耐温性
および紫外線またはX線等の透過率の良い半導体装置を
提供することにある。
この目的を達成するため、本発明は、レジンモールド型
パッケージを有する半導体装置において、ペレットの表
面に紫外線またはX線等の記憶消去媒体の透過率お゛よ
び耐湿性の良い材料な被着したものである。
″以下、本発明を図面に示す実施例にした
がって詳細に説明する。
パッケージを有する半導体装置において、ペレットの表
面に紫外線またはX線等の記憶消去媒体の透過率お゛よ
び耐湿性の良い材料な被着したものである。
″以下、本発明を図面に示す実施例にした
がって詳細に説明する。
第1図は本発明による半導体装置の一実施例を示す断l
1lIIである。
1lIIである。
本実施例において、リードフレーム1のタブ2には半導
体ペレット3が取り付けられ、該半導体ペレット3のポ
ンディングパッド4とリードフレーム1のインナーリー
ド部とはワイヤ5のボンディングにより互いに電気的に
接続され、外部り−ド6に導通している。
体ペレット3が取り付けられ、該半導体ペレット3のポ
ンディングパッド4とリードフレーム1のインナーリー
ド部とはワイヤ5のボンディングにより互いに電気的に
接続され、外部り−ド6に導通している。
前記半導体ペレット3の上には、紫外線またはX線等の
記憶消去媒体の透過率が良く、かつ耐湿性の良い材料の
膜7がコーティングされている。
記憶消去媒体の透過率が良く、かつ耐湿性の良い材料の
膜7がコーティングされている。
また、その上にはたとえば透明レジンよりなるパッケー
ジ8がレジンモールドされ、半導体ペレット3等を気密
封止している。
ジ8がレジンモールドされ、半導体ペレット3等を気密
封止している。
前記膜7は紫外線等による記憶の情夫を容易にするため
に紫外線やX線等の記憶消去媒体の透過率が良く、かつ
耐湿性の良い材料で作られているので、記憶の消去を容
易かつ確実に行うことができるのみならず、パッケニジ
8のレジンとリードフレーム1との接着部および該レジ
ン自体を透過して水分が浸入貝て来ようとし【も、その
水分は膜7で浸入を防止される。膜7の材料として(・
マ。
に紫外線やX線等の記憶消去媒体の透過率が良く、かつ
耐湿性の良い材料で作られているので、記憶の消去を容
易かつ確実に行うことができるのみならず、パッケニジ
8のレジンとリードフレーム1との接着部および該レジ
ン自体を透過して水分が浸入貝て来ようとし【も、その
水分は膜7で浸入を防止される。膜7の材料として(・
マ。
SiO゛、 Sin、のようなシリコン酸化物な単醜で
用いてもよく、またSiOとSin、の配合物として用
いてもよい。これらや:舛料は紫外線等の透過率および
耐湿性の両方共に良好なものである。
用いてもよく、またSiOとSin、の配合物として用
いてもよい。これらや:舛料は紫外線等の透過率および
耐湿性の両方共に良好なものである。
したがって1本実施例では、紫外線等による記憶の消去
を容易に行うことができ、また耐湿性も確保できるとと
Kより、レジンモールド型パッケージの低コスト性をよ
り良く活かすことができる。
を容易に行うことができ、また耐湿性も確保できるとと
Kより、レジンモールド型パッケージの低コスト性をよ
り良く活かすことができる。
なお、パッケージ8のレジンは必ずしも透明でなくても
よく、たとえば黒レジンを用いて1回限りの書込みを行
5EFROMにおいてX線等の記憶消去媒体で記憶の消
去を行うような場合も本発明を適用することができる。
よく、たとえば黒レジンを用いて1回限りの書込みを行
5EFROMにおいてX線等の記憶消去媒体で記憶の消
去を行うような場合も本発明を適用することができる。
m2図は本発明による半導体装置の他の1つの実施例な
示す断面図である。この実施例で;よ、膜7は半導体ベ
レット3をタブ2上にボンディングする以前に%該半導
体ペレット3の表面上にコーティングされており、ポン
ディングパッド4の部分だけ穴9としC残され、この穴
9を通してワイヤ5をポンディングパッド4上にボンデ
ィングする例である。本爽施例の場合にも、紫外線等の
透過性および耐湿性を良好にすることができる。
示す断面図である。この実施例で;よ、膜7は半導体ベ
レット3をタブ2上にボンディングする以前に%該半導
体ペレット3の表面上にコーティングされており、ポン
ディングパッド4の部分だけ穴9としC残され、この穴
9を通してワイヤ5をポンディングパッド4上にボンデ
ィングする例である。本爽施例の場合にも、紫外線等の
透過性および耐湿性を良好にすることができる。
なお、膜7の材料、・は]前記したものに限定されるも
のではなく、記憶消去媒体の種類、性質等に応じて適当
なものを選択できる。
のではなく、記憶消去媒体の種類、性質等に応じて適当
なものを選択できる。
以上説明したように、本発明によれば、記憶消去媒体の
透過率および耐温性の良好な半導体装置を低コストで得
ることができる。
透過率および耐温性の良好な半導体装置を低コストで得
ることができる。
第1図は本発明による半導体装置の一実施例を示す断面
図、 第2図は本発明の他の1つの実施例を示す断面図である
。 1・・・リードフレーム、2・・・タブ、3・・・当C
体ベレット、4・・・ポンディングパッド、5・・・ワ
イヤ。 6・・・外部リード、7・・・記憶消去媒体の透過率お
よび耐湿性の良い材料の膜、8・・・パッケージ、9・
・・穴。 第 1 図 第2図
図、 第2図は本発明の他の1つの実施例を示す断面図である
。 1・・・リードフレーム、2・・・タブ、3・・・当C
体ベレット、4・・・ポンディングパッド、5・・・ワ
イヤ。 6・・・外部リード、7・・・記憶消去媒体の透過率お
よび耐湿性の良い材料の膜、8・・・パッケージ、9・
・・穴。 第 1 図 第2図
Claims (1)
- レジンモールド型パッケージを有する半導体装置におい
て、ベレットの表面゛に紫外線またはX線等の記憶消去
媒体の透過率および耐湿性の良い材料な被着したことを
特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57083094A JPS58200558A (ja) | 1982-05-19 | 1982-05-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57083094A JPS58200558A (ja) | 1982-05-19 | 1982-05-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58200558A true JPS58200558A (ja) | 1983-11-22 |
Family
ID=13792585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57083094A Pending JPS58200558A (ja) | 1982-05-19 | 1982-05-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58200558A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707725A (en) * | 1985-09-30 | 1987-11-17 | Mitsubishi Denki Kabushiki Kaisha | Fluorescent coating for uv sensitive semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5578554A (en) * | 1978-12-11 | 1980-06-13 | Hitachi Ltd | Semiconductor |
-
1982
- 1982-05-19 JP JP57083094A patent/JPS58200558A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5578554A (en) * | 1978-12-11 | 1980-06-13 | Hitachi Ltd | Semiconductor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707725A (en) * | 1985-09-30 | 1987-11-17 | Mitsubishi Denki Kabushiki Kaisha | Fluorescent coating for uv sensitive semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2794912B2 (ja) | 気密封止パッケージおよび接合部材 | |
JPS598358Y2 (ja) | 半導体素子パツケ−ジ | |
JPS58200558A (ja) | 半導体装置 | |
KR900007758B1 (ko) | 반도체 장치 | |
JPH049381B2 (ja) | ||
JPS5998540A (ja) | 半導体装置 | |
JPS58106851A (ja) | 半導体装置 | |
JPS6221250A (ja) | 樹脂封止半導体装置とその製造方法 | |
JPS63257251A (ja) | 半導体装置 | |
JPH0321090B2 (ja) | ||
JPH05175375A (ja) | 樹脂封止型半導体装置 | |
JPS6053060A (ja) | 半導体装置およびその製造方法 | |
JPS6025902B2 (ja) | 樹脂封止型半導体装置 | |
JPH02105445A (ja) | 樹脂封止型半導体装置 | |
JPH0562466B2 (ja) | ||
JPS62136051A (ja) | 半導体装置 | |
JPS61292945A (ja) | 半導体装置の製造方法 | |
JPS5833856A (ja) | 半導体装置 | |
JPS5827334A (ja) | 半導体装置 | |
JPS62136053A (ja) | 半導体装置 | |
JPH01183126A (ja) | 半導体装置 | |
JPH0684886A (ja) | 半導体装置 | |
JPS6034256B2 (ja) | 樹脂封止型半導体装置の製法 | |
JPH0864726A (ja) | 樹脂封止型半導体装置 | |
JPS6020143A (ja) | Isfetセンサ− |