JPS58175078A - サイン関数発生器 - Google Patents

サイン関数発生器

Info

Publication number
JPS58175078A
JPS58175078A JP58013862A JP1386283A JPS58175078A JP S58175078 A JPS58175078 A JP S58175078A JP 58013862 A JP58013862 A JP 58013862A JP 1386283 A JP1386283 A JP 1386283A JP S58175078 A JPS58175078 A JP S58175078A
Authority
JP
Japan
Prior art keywords
generator
transistors
current
input
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58013862A
Other languages
English (en)
Other versions
JPH0261064B2 (ja
Inventor
バリ−・ギルバ−ト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JPS58175078A publication Critical patent/JPS58175078A/ja
Publication of JPH0261064B2 publication Critical patent/JPH0261064B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/26Arbitrary function generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/22Arrangements for performing computing operations, e.g. operational amplifiers for evaluating trigonometric functions; for conversion of co-ordinates; for computations involving vector quantities

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Amplifiers (AREA)
  • Control Of Eletrric Generators (AREA)
  • Permanent Magnet Type Synchronous Machine (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はサイン(コサイン)関数発生器に関する。特
に、この発明は入力角度をあられすアナログ入力信号に
対して正確なサイン関数の関係をもつ出力信号を発生し
、且つ非常に大きな角度の範囲即ち±360°に亘って
作動可能々サイン関数発生器に関するものである。
従来技術の説明 これまでも角度をあられす入力信号に対してサイン関数
の関係をもつアナログ出力信号を発生するために多くの
技術が使われて来た。これら従来の技術には、断片的直
線近似9倍増器を使った多項式およびその他の連続関数
技術、特殊の直線変換回路、双極トランジスタの差動増
巾器の簡単な変形、および周期的に逆相に接続された前
記差動増巾器を多数含む回路等がある。
上記め最後のものを除いて、これらの方法のすべては2
つの制限から逃れられない。第1に。
これらの方法は一般に±90°の角度範囲でのみ作動可
能である(±180°まで可能のものもある。)第2に
、これらは普通正確さが低い。最後に述べた方法はエレ
クトロニクー・レターズ(Electronic Le
tters)、 VnL 13 、1977年8月18
日pp、506の「サイン関数の精細な合成のための回
路」の中に本発明者によって述べられているように、こ
れら2つの制限を排除しているが、や\複雑な回路と々
っでいる。この発明は極めて簡単であり且つ実際の商用
機器において高い性能を保証するものである。
発明の概要 あとで詳細に記述するが、この発明の好ましい実施例と
して、コレクタを1対の出力端子に交互に反対位相に接
続し、エミッタを1つの電流源に共通に接続した複数個
のトランジスタをもつサイン関数発生器が提供される。
トランジスタのベースは、ベース・バイアス回路網の夫
々のノード(節)点に接続さ′れる。この回路網には、
ノード点の連続をあられす「線」(図式的に言って)に
沿って、ある点にピーク電圧を形成する予定の分布パタ
ーンに従って、夫々のノード点に電圧を発生させる電流
が供給される。
この回路網に加えられる入力信号はこのノードの線に沿
って電圧ピークの位置を制御し、これによって、出力電
流が人力信号によって表示される角度のサインに比例す
るものとなる様な方法で、トランジスタを流れる電流を
制御する。
従って、広い角度の範囲に亘って正確な動作が可能なサ
イン関数発生器を提供することがこの発明の目的である
。設計が簡単で組立て容易々機器を提供することがこの
発明の特別の目的である。この発明の他の目的、要点、
および利点は9図面について記述する以下の詳細から明
らかとなろう。
第1図の下方の部分に、6個のトランジスタ回路Q1〜
Q6が示されているが、これは以下に詳述するサイン関
数発生器の核心をなすものである。コレクタは交互に反
対位相に一対の出力端子02,04)に接続されておシ
、1つのエミッタ供給電流工Eが6つのトランジスタに
分割されている。交互のコレクタの接続は個々のトラン
ジスタの電流を再結合して差動的な対の電流■、と■2
とにする。この■1と工、の和は常にIEである。
工、と工、との差が出力電流工。となる。この差動t 
a I。の大きさはトランジスタQ1〜Q6のベースの
電圧箔〜v6のパターンで決定される。この関係を分析
するに際しては9回路の外側端では。
電圧が累加的に負となることを考慮すべきであ゛る。比
較的小さなバイアス、たとえば数百ミリボルトでも外側
のトランジスタにおける導電を完全に遮断出来るであろ
う。
最初にV、 = V4で、他のすべてのベースは例えば
−100mVにバイアスされているという場合を考える
と、実質的にIEのすべてはQ、とQ4との間に均等に
分割され、残りの電流は外側のトランジスタ対間に対称
的に分割されるであろう。こうして差動出力電流■。は
ゼロとなる。v4が少し上げられv v5が同じ量だけ
下げられたとすると工2が増加し、工、は減少するので
、結果として出力電流■。を生じる。もし他のベース電
圧が同じ様に動かされると(即ち中央から右のトランジ
スタ群に増加が移ると)v5が充分に正になり+ Q5
を導電させ、これによって工、を増力口させ、■、を減
少させ、工。をその最大値から減少させる。そしてv5
が■4に近づくにつれて、電流■。
はゼロに戻ってゆく。更に■。は零を過ぎてもう1度最
犬になる(但し反対符号である)。その後■。は減少し
、V6=V5の時に実質的にゼロとなり、すべての他の
ベースは負にバイアスされる。
この発明の主特性に従えば、トランジスタのベースの電
圧のパターンの変化は、差動出力電流■。が入力角度の
サインと実質的に同じに対応するという形で角度入力信
号によって制御出来ることが分っている。ここに述べる
実施例において、ベース・バイアス回路網は対称的に位
置づけられたピークをもつトランジスタのベースに対し
、初期電圧分布を確立する。即ちピークがトランジスタ
・ベースの“線“上(図式的に言って)の中央即ちQ、
とQ4のベースの丁度中間に来る。この電圧分布は放物
線状であることが有利である。入力信号はピークがその
信号の大きさに従ってベーメ″線“に沿つヤ直線的に移
動する様なやり方で、電圧分布を変化させるように回路
網に加えられる。この結果出力電流I。
にサイン関数が発生する。
ベース電圧■、〜■6に対して放物線電圧分布を発生さ
せる方法はいくつかある。第2図に示すように連続抵抗
(イ))、即ち、全抵抗値Rをもつ抵抗体材料の長い棒
“がその長さ方向に均一に分布している電流をうけ、こ
の電流は全電流値Tで対称的に抵抗体の中を両方の端の
方へ向って流れるようにすることによって放物線的分布
を得ることが出来る。このよう々境界条件によって、こ
の棒に沿う電圧は放物線の形となり。
IR/8 というピーク値をもつことを示すことが放物
線状電圧分布を作り出すだめの他の回路網の例は197
1年2月のIEKEジャーナル・オブ・ソリッドステー
ト・サーキッツVOTJ 、 5C−6,AlIC当発
明者によって発表された「文字発生のためのモノリシッ
ク・アナログRead−Onlyメモリー(読み出し専
用記憶装置)」という論文に述べられている。
本出願の第6図は第1図の6−トランジスタ回路につな
がれた別の回路網の一例(イ)を示している。この回路
網はトランジスタのベースの間に接続された抵抗値Rの
5つの抵抗体を含み。
大きさ工の4つの電流源が、抵抗体の間のノード点を駆
動する。
もしベースバイアル回路網の外側の端がアース電位であ
るとすると、6つのノードの電圧は夫々0,2IR,3
工R,3IR,2IRおよびゼロとなる。この分布は第
1図のグラフにおいてθ=0と規定された曲線と1から
6までの垂直線との交点に示されている。此等の垂直の
グラフ線はそれらの垂直線の直下のトランジスタのベー
ス端子の電圧v1からv6までに対応する。θ=Oに対
するこの対称的放物線分布に対しては工。
=与であり従って■。−〇であることが明らかであろう
角度の入力信号はこのベース・バイアス回路網(イ)の
両端(ハ)、(イ)あ間の電圧として差動的に加えられ
る。90°に対応する角度入力に対しては電圧分布パタ
ーンはθ=90°というグラフに示される曲線に従うで
あろう。放物線のピークは垂直線4の上に来ることが分
るであろう。こうしてQ4は大きな電流を流すが、他の
トランジスタには殆ど電流が流れなくなり、大きな差動
出力電流■。を生じることになる。θ=180°の入力
角度に対してば■4とWの電圧が等しく(グラフの垂直
線4と5を見よ)、Q4とQ5とは等しい電流を流し+
  TOはゼロに近づく。
ゼロとは違う角度の入力に対しては第1図のグラフから
全体の電圧分布パターンが非対称となり、ピークから一
方の側のトランジスタが他方の側よりも多くなることが
明らかであろう。
こうして、この非対称が差動出力電流に及ぼす影響を決
定するためにはすべてのトランジスタのベース電圧を考
える必要がある。
第3図の回路の実用例(以下に記述する)においては、
角度入力信号θ=180°はQ3とQ6のベースをへと
へのそれよりも電圧で75 mV低くする。300°K
におけるこの回路でI Q5とQ6はQ4とこの電流の
約るを流すであろう。
そのような状況では−の、008%以下がQ2に失われ
、残りがQ、/Q6とQ、l/Q5の対に等分割され、
かくして工0はすべての実用的々目的に対してゼロとな
るであろう。こうして、角度入力180°に対する非対
称は目立った効果を示さないことが明らかであろう。一
般にそのような非一対称がネット出力信号に顕著な効果
をもたないことが分るであろう。
θ=270°の角度入力に対しては、電圧のピークは丸
に対応する垂直線5の上に現われ、θ−90°の時と同
様に出力電流工。にも、う1つのピ−りが出る。しかし
乍ら+ Q5のコレクタは上の方の出力端子02に接続
されているので、出力電流はθ−90°の時起るピーク
のそれと反対の符号をもっている。θ= 3600では
Q5と。6とは等しい電流を流すので、出力電流工。に
はもう1度ゼロを生成する。更に入力角度が増すと。6
が徐々ξ駈の全部を得不ようになる。
第3図の一般化した回路、即ちN個のトランジスタ、N
−1個の抵抗器とN−2個の電流源をもち9両端で駆動
される回路は入力電圧に(N −1) I Rの間隔で
符号を変え、N−1回ゼロ軸と交叉する差動出力電流を
生ずるであろう。
出力電流工。は■。= CIg81n (Ql −Q2
 )という表現で与えられる。ここでCは回路設計で決
められる温度に依存する係数である。この電流は通常高
利得出力増巾器の饋還抵抗器RFによって■。
= (、堀R11sin (Q、 −Q2)という電圧
に変換される。
第4図はコンピュータで計算した差動出力のプロットで
あって、ここで、3つの曲線は異る温度−55°C12
5°C,125℃に対応するものである。強い温度依存
性はトランジスタ電流が熱電圧KT/qの関数であると
いう事実の直接の結果である。これは共通のエミッタ給
電電流]]18で動作するトランジスタの「長い尾の対
J(]、]Ong−tailed−pair)の在来の
差動増巾器に対する変換特性が次の式であられされるか
らである。
工out =工E tanh RIB/’2 VTここ
でEBは差動ベース電圧 VTは熱電圧KT/q 出力電流の温度依存性は、もし望む々らば9種々の方法
で、現在の技術で可能な技術を使って補償することが出
来る。代替的な優れた温度依存性脱却方法は2本発明者
によって、「三角関数発生器」について出願された共願
に開示されている。
第4図から最初のゼロが±180°で起り、これは±2
.5 IR(上記に関する実用例では±1875mVに
等しかった)のコントロール入力に対応する。尺度は電
流工とペース間抵抗Rの積で決定される。尺度係数IR
は種々の係数に対して最適化されることが望寸しいが、
基礎的基準電圧に帰するのが便利である。ここに記述す
る実用的な商業的設計においては最終の尺度はベースバ
イアス回路網の両端にある減衰器によって定められたも
ので、90°に対して1.8ボルトの基準電圧となるよ
うに20mv10の尺度係数を与えている。
90°の基準電圧を一方の端子(ハ)に加え、再度入力
信号(υを他方の入力端子翰に加えることによって出力
は5in(90°−θ)即ちCOSθに比例するものと
なるであろう。かくしてこの装置はコサイン関数発生器
でもあり、「サイン関数発生器」又は「コサイン関数発
生器」という表現はこの発明の範囲を考慮する上におい
てこの様に解釈されるべきものである。
尺度係数IRの最適化は成る交換条件を含んでいる。ト
ランジスタのペースにおけるバイアスがTR>> Kt
/qに対して強くなるに従い、トランジスタはもはや装
置から装置に円滑に電流を運べなくなり、むしろ急に切
換える傾向と々る。
こうして出力はもっと矩形波パルスの一連のようになり
1重大な非直線性を生じることになる。
しかし乍ら、プラスの点としては、出力電流がより大き
くなり、高能率をもたらし、出力における低雑音性と漂
動の減少を維持するのに困難が少くなる。またより高い
ペース電圧はQ、〜Q6間のVBEの不整合に基く誤差
を減少させるであろう。
IRの低い値になると、正確なサイン法則に対する順応
性が改善される。しかし乍ら振巾が急速に小さくなるの
で、ある点を超えると雑音の存在の中に小さな出力を用
いようとすることから来る誤差と、不整合のような他の
障害条件のために全体としての利点は減少する。IRの
商業的設計上の最適値では出力は極めてよくサイン関数
を近似する。厳密な数学的分析によれば、Nが無限大に
近づき、 IR<:KT/qならば、出力は正確にサイ
ン関数となる。
第5図は確立された温度範囲に亘る動作に対すると同様
に上記の議論に従って最適化された1つの好ましい実施
例の詳細な系統図を示すものである。最終の選択は約7
5mVのIRの積を用いている。(製造中の微調整を簡
単にする為実際には76.6 mVによシ近くというこ
と)、これは比較的高い値であるが、温度範囲で、適当
な能率を維持する為とl vBEの不整合と熱勾配に基
〈問題を少くする為に選ばれ九ものである。
この選択によって、基本回路の特性による誤差は常に温
度の増加と共に減少するが、能率も同様に減少するので
、雑音と相殺誤差は増え、出力に関する全誤差の集合に
影響することになろう。
第6図は6−トランジスタ回路によって作られた関数の
プロットを示す。同時に同じ周期の正確なサイン関数に
比較した計算誤差(点線。
±1%のピーク誤差をもつ)を振巾と位相につき示して
いる。これらの結果は理想的な擬似回路に対するもので
ある。用いられた擬似技法はこの曲線に90°のずれを
もたらした。振巾のピークは0385であり、最大の誤
差は±180゜の範囲内で021チである。
第7図は、第1図の6−トランジスタ回路に対する放物
線電圧の分布を作り出すためのもう1つのベース・バイ
ヤス回路網を示す。(そのような回路は前述のIEEE
ジャーナル・オブ・ソリソトステート・サーキツツの論
文にも記述しである)。この回路網は、内部ノードに対
する電流源の使用を避け2代りに並列抵抗器を使った特
別設計のラダー(/・シボ循回路)の形をしている。回
路網の両端は夫々補間関係にある電流源XIと(1−x
)Iとで駆動されている。
この電流源は一定の合計値工と″変調係数″Xをもって
いる。先づX=1を考えると全駆動電流は回路網のノー
ド1に加えられる。この条件の下ではノード1が最も負
になる。抵抗の各部分の値はノード1から6寸での電圧
が放物線的に増加しノード6が最も正となる様に選ばれ
ている。
回路網(1)は対称的なのでX−0に対しては鏡像の関
係にある結果が招来される。任意の値のXに対してはベ
ースのための結果の電圧分布は重畳によって簡単に計算
され、それは常は放物線の形になるであろう。前述の回
路網何についてと同様に電圧のピークはXが0から1ま
で変るにつれてノードを横に移動してゆくようになって
いる。
この形の回路網6重要な特徴は:ノードげ′線″に沿う
電圧のピークの位置がディメンションのない係数Xにの
み依存するということである。
しかし乍ら、電圧の大きさは電流工と基準化した抵抗値
Rとの積によって決められる。回路網(7)を使う全角
度範囲(o<X<1)のサイン形成回路網は±(N−1
)90°又は(図示のように)n−6の場合±450°
であることが示される。第8図は1600°の全角度範
囲をもつ11−トランジスタ回路を示す。
この回路網構成の1つの利点はIRの積が絶対温度(P
TAT)に比例するように出来ることでそれ故に重要な
係数I Rq/k Tが温度に無関係になるようにする
ことが゛出来る。この方法で、歪を理想の最小値におさ
めることが出来るし、関数の振巾は温度に無関係になる
であろう。
第9図は第7図と第8図の構成に対する電圧対変調係数
の変換を完遂する1つの方法を示す。
此の発明の適切々実施例を幾つかここに詳細に説明した
けれども、これは発明の詳細な説明する目的であること
、そして9発明を限定するものではないことを強調した
い。当業者なら発明の範囲内でこの発明を修正した多く
の設計例を作ることが出来る。
【図面の簡単な説明】
第1図は一組のトランジスタのベースに対する電圧分布
のパターンを示す複合回路網グラフ。 第2図は、長さ方向に沿って9両端に向って流れる分布
電流をうけもって放物線状電圧分布を発生させるように
なっている連続抵抗体から成るベース・バイアス回路網
の模式図。 第3図は、放物線電圧分布を発生するための実際的なベ
ース・バイアス回路網の好捷しい一実施例にして、ノー
ド点で等しい電流をうけ。 かつ該ノード点にトランジスタのベースが接続される一
組の直列に接続された抵抗器から成る回路網。 第4図は、コンピュータ計算による一55°C925℃
および125℃の温度に対する。第3図の回路の差動出
力のグラフ。 第5図は、との廃明によるサイレ関数発生器の詳細な系
統図。 第6図は、第3図の6−トランジスタ回路の−特定例に
よって発生された関数を同じ周期。 振巾及び位相の正確なサイン関数と比較して計算した誤
差(最大目盛±1%で点線で示す)と具に示すグラフ。 第7図は、第3図の6−トランジスタ回路に対する別の
ベース・バイヤス回路網を示す系統図。 第8図は、第7図と類似のベース・バイアス回路網を使
用する11−トランジスタのサイン関数形成回路を示す
系統図。 第9図は、第7図および第8図のベース・バイアス回路
網に対する駆動段階を示す系統図である。 Q1〜Q6  ・・・ トランジスタ 1214  ・・・ 出力端子 20    ・・・ 連続抵抗 22    ・・・ 回路網 24、26  ・・・ 入力端子 特許出願代理人   弁理士 関 根 秀 太ノtグ4
・ ^まλル ムb@鉱 手続補正書(龍) 昭和58年5月17日 特許庁長官 若 杉 和 夫  殿 1、事件の表示  昭和58年特許顧第13862号サ
イン関数発生器 代表者  ジエイムス アール エフ クンクミューラ
ー国 籍  アメリカ合衆国 昭和58年4月26日(発送日) 6、補正の対象 願書、明細書、優先権証明書および訳文における発明の
名称の―。 7、補正の内容 (1)適正顧−正副各1通 +++1

Claims (1)

  1. 【特許請求の範囲】 (1)第1および第2の出力端子と。 −組のトランジスタと。 該トランジスタ・の出力を前記第1および第2の出力端
    子に交互に逆位相になるように接続して出力電流を発生
    させる第1の回路手段と。 一連の別々のノード(節)をもつ抵抗体かう成るペース
    ・バイアス回路網と。 前記ノードの連続を表示する線上に沿って位置するピー
    クをもつ予定の多くの値の分布に従って該ノードに電圧
    を発生させるために前記回路網に接続される供給手段と
    。 前記トランジスターのベースにそれぞれ前記ノード電圧
    を接続しもって貫通電流を前記ノード電圧に従って制御
    する第2の回路手段と。 前記ペース・バイアス回路網が入力の角度をあられす入
    力信号を受けとるとともに該入力信号が前記ノード線上
    にある前記ピークの位置を制御しもって該出力電流の大
    きさを前記入力角度のサイン(コサイン)に直線的に比
    例するようにする入力手段 とを含有するサイン(コサイン)関数発生機。 (2)前記ベース・バイアス回路網が放物線分布パター
    ンを生成することを特徴とする特許請求の範囲第1項に
    記載の発生器。 (8)前記回路網が前記ノードとして働くように相互接
    続されている直列接続の抵抗器の組を含むことを特徴と
    する特許請求の範囲第2項    一記載の発生器。 (4)前記供給手段が、前記ノードにそれぞれ接続され
    る複数個の電流源を含むことを特徴とする特許請求の範
    囲第3項記載の発生器。 (5)前記入力手段が前記抵抗器の終端に、入力角度の
    大きさに比例する電圧を加える回mt含むことを特徴と
    する特許請求の範囲第4項記載の発生器。 (6)  前記トランジスタが同一のものであり、該ト
    ランジスタのコレクタは前記第1及び第2の出力端子に
    交互に逆・位相に接続されることを特徴とする特許請求
    の範囲第1項記載の発生器。 (7)  前記抵1抗器が等しい値をもつことを特徴と
    する特許請求の範囲第6項に記載の発生器。 (8)  前記電流源が等しい電流を発生することを特
    徴とする特許請求の範囲第7項に記載の発生器。 (9)  前記ベース・バイアス回路網が、直列および
    並列の抵抗器をもつラダー回路から成ることを特徴とす
    る特許請求の範囲第1項に記載の発生器。 叫 前記ラダー回路が、その両端において、前記入力信
    号によって制御される夫々の電流源によって駆動される
    ことを特徴とする特許請求の範囲第9項に記載の発生器
    。 を特徴とする特許請求の範囲第10項に記載の発生器。 ■ 前記電流源の1つが電流XIを生成し、残余の電流
    源がCI−X)■の電流を生成する(ここでXは前記入
    力信号に比例する変調係数)ことを特徴とする特許請求
    の範囲第11項に記載の発生器。 03  前記ラダー回路網が放物線状の連続性をもつノ
    ード−電圧を生成することを特徴とする特許請求の範囲
    第9項に記載の発生器。 α4一連のノード点を表示する線上に沿って位置する1
    つのピークをもつ予め決められたノ4ターンに従う一組
    の電圧を前記ノード点の上に発生するように抵抗回路網
    を賦活し。 該ノード電圧に従って一組のトランジスタのベースを夫
    々制御し。 該トランジスタの電流を一対の出力端子に交互に逆位相
    に流し。 入力角度の信号に従って、予め定められたノード電圧の
    前記パターンを変えもって前記一連のトランジスタのベ
    ースにそって該ピークを移動させることから成り、成る
    角度のサイン(コサイン)に比例する信号を発生する方
    法。 OQ  前記予め定められたパターンが放物線関数に対
    応することを特徴とする特許請求の範囲第14項に記載
    の゛方法。 (ト)前記角度入力信号が差動信号であり、その信号に
    よって1つのオフセット信号が予め定められた一定の角
    度に対応する一定の電圧として1つの入力側に加えられ
    ることを特徴とする特許請求の範囲第14項に記載の方
    法。 α力 前記一定のオフセット信号が90°の角度に対応
    することを特徴とする特許請求の範囲第16項に記載の
    方法。 08>  前記トランジスタのコレクタが前記出力端子
    に交互に逆位相に接続されることを特徴とする特許請求
    の範囲第14項に記載の方法。 θ侍 すべでの前記トランジスタのエミッタに共通の電
    流源から給電することを含む特許請求の範囲第18項に
    記載の方法。 (20)  前記入力角度信号が前記ピークを入力角度
    の大きさに比例して直線的に移動させることを特徴とす
    る特許請求の範囲第14項に記載の方法。
JP58013862A 1982-02-01 1983-02-01 サイン関数発生器 Granted JPS58175078A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US344543 1982-02-01
US06/344,543 US4475169A (en) 1982-02-01 1982-02-01 High-accuracy sine-function generator

Publications (2)

Publication Number Publication Date
JPS58175078A true JPS58175078A (ja) 1983-10-14
JPH0261064B2 JPH0261064B2 (ja) 1990-12-19

Family

ID=23350968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58013862A Granted JPS58175078A (ja) 1982-02-01 1983-02-01 サイン関数発生器

Country Status (7)

Country Link
US (1) US4475169A (ja)
JP (1) JPS58175078A (ja)
CA (1) CA1184663A (ja)
DE (1) DE3302990A1 (ja)
FR (1) FR2520900B1 (ja)
GB (1) GB2119139B (ja)
NL (1) NL8300303A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4596976A (en) * 1984-05-30 1986-06-24 Analog Devices, Incorporated Integrated circuit analog-to-digital converter
US5327030A (en) * 1987-11-13 1994-07-05 Analog Devices, Inc. Decoder and monolithic integrated circuit incorporating same
US4904921A (en) * 1987-11-13 1990-02-27 Analog Devices, Inc. Monolithic interface circuit for linear variable differential transformers
US5087894A (en) * 1987-11-13 1992-02-11 Analog Devices, Inc. Monolithic interface circuit for linear variable differential transformers
US4963824A (en) * 1988-11-04 1990-10-16 International Business Machines Corporation Diagnostics of a board containing a plurality of hybrid electronic components
US4977316A (en) * 1989-09-25 1990-12-11 Aerospace Controls Corporation Encoder disc having a track formed by two regions of different radii
US5077541A (en) * 1990-08-14 1991-12-31 Analog Devices, Inc. Variable-gain amplifier controlled by an analog signal and having a large dynamic range
US5631926A (en) * 1991-04-09 1997-05-20 Holness; Peter J. Apparatus for compressing data by providing a coded message indicative of the data and method of using same
US5573001A (en) * 1995-09-08 1996-11-12 Acuson Corporation Ultrasonic receive beamformer with phased sub-arrays
US5767664A (en) * 1996-10-29 1998-06-16 Unitrode Corporation Bandgap voltage reference based temperature compensation circuit
US5880618A (en) * 1997-10-02 1999-03-09 Burr-Brown Corporation CMOS differential voltage controlled logarithmic attenuator and method
US6002291A (en) * 1998-02-27 1999-12-14 Analog Devices, Inc. Cubic type temperature function generator with adjustable parameters
US6204719B1 (en) * 1999-02-04 2001-03-20 Analog Devices, Inc. RMS-to-DC converter with balanced multi-tanh triplet squaring cells
US6229375B1 (en) 1999-08-18 2001-05-08 Texas Instruments Incorporated Programmable low noise CMOS differentially voltage controlled logarithmic attenuator and method
US6646585B2 (en) 2002-04-05 2003-11-11 Ess Technology, Inc. Flash analog-to-digital converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868680A (en) * 1974-02-04 1975-02-25 Rockwell International Corp Analog-to-digital converter apparatus
US3984672A (en) * 1974-12-05 1976-10-05 Control Systems Research, Inc. Solid state translator
US4164729A (en) * 1977-11-21 1979-08-14 The Singer Company Synchro to digital tracking converter

Also Published As

Publication number Publication date
JPH0261064B2 (ja) 1990-12-19
FR2520900B1 (fr) 1988-08-12
GB8300591D0 (en) 1983-02-09
GB2119139A (en) 1983-11-09
CA1184663A (en) 1985-03-26
GB2119139B (en) 1985-10-30
US4475169A (en) 1984-10-02
DE3302990A1 (de) 1983-08-11
FR2520900A1 (fr) 1983-08-05
NL8300303A (nl) 1983-09-01

Similar Documents

Publication Publication Date Title
JPS58175078A (ja) サイン関数発生器
Gilbert A versatile monolithic voltage-to-frequency converter
JPH04506286A (ja) 対数増幅器
JPH0766407B2 (ja) 高確度四象限除算器兼用乗算器
US4168528A (en) Voltage to current conversion circuit
EP0534638B1 (en) Low jitter clock phase adjust system
US5254889A (en) MOSFET analog multiplier
GB2119547A (en) Method and apparatus for generating trigonometric functions
JPH0846465A (ja) 利得回路を制御する装置及び方法
JPS6259489B2 (ja)
US4395642A (en) Sine-shaping circuit
JP2002517929A (ja) 線形クワッド可変利得増幅器およびそれを実現するための方法
SU851377A1 (ru) Стабилизатор посто нного тока
JPS6059414A (ja) 直流信号変換回路
JPS5830321Y2 (ja) 検波回路
JP3129071B2 (ja) 電圧制御増幅器
JPS6223164Y2 (ja)
JPH09186596A (ja) 電圧増幅器
JPS6243207A (ja) 電圧制御発振器
JPS59110211A (ja) 利得制御回路
JPH0136069B2 (ja)
JPH0720969Y2 (ja) 差動増幅器の利得可変回路
JP3115133B2 (ja) D/aコンバータ
JPS63276309A (ja) 利得制御回路
JPH04117019A (ja) 発振回路