JPH0261064B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はサイン（コサイン）関数発生器に関
する。特に、この発明は入力角度をあらわすアナ
ログ入力信号に対して正確なサイン関数の関係を
もつ出力信号を発生し、且つ非常に大きな角度の
範囲即ち±360゜に亘つて作働可能なサイン関数発
生器に関するものである。

従来技術の説明 これまでも角度をあらわす入力信号に対してサ
イン関数の関係をもつアナログ出力信号を発生す
るために多くの技術が使われて来た。これら従来
の技術には、断片的直線近似、倍増器を使つた多
項式およびその他の連続関数技術、特殊の直線変
換回路、双極トランジスタの差働増巾器の簡単な
変形、および周期的に逆相に接続された前記差働
増巾器を多数含む回路等がある。

上記の最後のものを除いて、これらの方法のす
べては２つの制限から逃れられない。第１に、こ
れらの方法は一般に±90゜の角度範囲でのみ作動
可能である（±180゜まで可能のものもある。）第
２に、これらは普通正確さが低い。最後に述べた
方法はエレクトロニク・レターズ（Electronic
Letters），VoL13，1977年８月18日pp，506の
「サイン関数の精細な合成のための回路」の中に
本発明者によつて述べられているように、これら
２つの制限を排除しているが、やゝ複雑な回路と
なつている。この発明は極めて簡単であり且つ実
際の商用機器において高い性能を保証するもので
ある。

発明の概要 あとで詳細に記述するが、この発明の好ましい
実施例として、コレクタを１対の出力端子に交互
に反対位相に接続し、エミツタを１つの電流源に
共通に接続した複数個のトランジスタをもつサイ
ン関数発生器が提供される。トランジスタのベー
スは、ベース・バイアス回路網の夫々のノード
（節）点に接続される。この回路網には、ノード
点の連続をあらわす「線」（図式的に言つて）に
沿つて、ある点にピーク電圧を形成する予定の分
布パターンに従つて、夫々のノード点に電圧を発
生させる電流が供給される。この回路網に加えら
れる入力信号はこのノードの線に沿つて電圧ピー
クの位置を制御し、これによつて、出力電流が入
力信号によつて表示される角度のサインに比例す
るものとなる様な方法で、トランジスタを流れる
電流を制御する。

従つて、広い角度の範囲に亘つて正確な動作が
可能なサイン関数生器を提供することがこの発明
の目的である。設計が簡単で組立て容易な機器を
提供することがこの発明の特別の目的である。こ
の発明の他の目的、要点、および利点は、図面に
ついて記述する以下の詳細から明らかとなろう。

第１図の下方の部分に、６個のトランジスタ回
路Q₁〜Q₆が示されているが、これは以下に詳述
するサイン関数発生器の核心をなすものである。
コレクタは交互に反対位相に一対の出力端子１
２，１４に接続されており、１つのエミツタ供給
電流I_Eが６つのトランジスタに分割されている。
交互のコレクタの接続は個々のトランジスタの電
流を再結合して差働的な対の電流I₁とI₂とにす
る。このI₁とI₂の和は常にI_Eである。

I₁とI₂との差が出力電流I₀となる。この差働電
流I₀の大きさはトランジスタQ₁〜Q₆のベースの
電圧V₁〜V₆のパターンで決定される。この関係
を分析するに際しては、回路の外側端では、電圧
が累加的に負になることを考慮すべきである。比
較的小さなバイアス、たとえば数百ミリボルトで
も外側のトランジスタにおける導電を完全に遮断
出来るであろう。

最初にV₃＝V₄で、他のすべてのベースは例え
ば−100mVにバイアスされているという場合を
考えると、実質的にI_EのすべてはQ₃とQ₄との間
に均等に分割され、残りの電流は外側のトランジ
スタ対面に対称的に分割されるであろう。こうし
て差動出力電流I₀はゼロとなる。V₄が少し上げら
れ、V₃が同じ量だけ下げられたとするとI₂が増加
し、I₁は減少するので、結果として出力電流I₀を
生じる。もし他のベース電圧が同じ様に動かされ
ると（即ち中央から右のトランジスタ群に増加が
移ると）V₅が充分に正になり、Q₅を導電させ、
これによつてI₁を増加させ、I₂を減少させ、I₀を
その最大値から減少させる。そしてV₅がV₄に近
づくにつれて、電流I₀はゼロに戻つてゆく。更に
I₀は零を過ぎてもう１度最大になる（但し反対符
号である）。その後I₀は減少し、V₆＝V₅の時に実
質的にゼロとなり、すべての他のベースは負にバ
イアスされる。

この発明の主特性に従えば、トランジスタのベ
ースの電圧のパターンの変化は、差働出力電流I₀
が入力角度のサインと実質的に同じに対応すると
いう形で角度入力信号によつて制御出来ることが
分つている。ここに述べる実施例において、ベー
ス・バイアス回路網は対称的に位置づけられたピ
ークをもつトランジスタのベースに対し、初期電
圧分布を確立する。即ちピークがトランジスタ・
ベースの“線”上（図式的に言つて）の中央即ち
Q₃とQ₄のベースの丁度中間に来る。この電圧分
布は放物線状であることが有利である。入力信号
はピークがその信号の大きさに従つてベース
“線”に沿つて直線的に移動する様なやり方で、
電圧分布を変化させるように回路網に加えられ
る。この結果出力電流I₀にサイン関数が発生す
る。

ベース電圧V₁〜V₆に対して放物線電圧分布を
発生させる方法はいくつかある。第２図に示すよ
うに連続抵抗２０、即ち、全抵抗値Ｒをもつ抵抗
体材料の長い“棒”がその長さ方向に均一に分布
している電流をうけ、この電流は全電流値Ｉで対
称的に抵抗体の中を両方の端の方へ向つて流れる
ようにすることによつて放物線的分布を得ること
が出来る。このような境界条件によつて、この棒
に沿う電圧は放物線の形となり、IR／８という
ピーク値をもつことを示すことが出来る。

放物線状電圧分布を作り出すための他の回路網
の例は1971年２月のIEEEジヤーナル・オブ・ソ
リツドステート・サーキツツVoL，SC―６，No.
１ IC当発明者によつて発表された「文字発生
のためのモノリシツク・アナログRead―Onlyメ
モリー（読み出し専用記憶装置）」という論文に
述べられている。

本出願の第３図は第１図の６―トランジスタ回
路につながれた別の回路網の一例２２を示してい
る。この回路網はトランジスタのベースの間に接
続された抵抗値Ｒの５つの抵抗体を含み、大きさ
Ｉの４つの電流源が、抵抗体の間のノード点を駆
動する。

もしベースバイアル回路網の外側の端がアース
電位であるとすると、６つのノードの電圧は夫々
０，2IR，3IR，3IR，2IRおよびゼロとなる。こ
の分布は第１図のグラフにおいてΘ＝０と規定さ
れた曲線と１から６までの垂直線との交点に示さ
れている。此等の垂直のグラフの線はそれらの垂
直線の直下のトランジスタのベース端子の電圧
V₁からV₆までに対応する。Θ＝０に対するこの
対称的放物線分布に対してはI₁＝I₂であり従つて
I₀＝０であることが明らかであろう。

角度の入力信号はこのベース・バイアス回路網
２２の両端２４，２６の間の電圧として差働的に
加えられる。90゜に対応する角度入力に対しては
電圧分布パターンはΘ＝90゜というグラフに示さ
れる曲線に従うであろう。放物線のピークは垂直
線４の上に来ることが分るであろう。こうして
Q₄は大きな電流を流すが、他のトランジスタに
は殆ど電流が流れなくなり、大きな差働出力電流
I₀を生じることになる。Θ＝180゜の入力角度に対
してはV₄とV₅の電圧が等しく（グラフの垂直線
４と５を見よ）、Q₄とQ₅とは等しい電流を流し、
I₀はゼロに近づく。

ゼロとは違う角度の入力に対しては第１図のグ
ラフから全体の電圧分布パターンが非対称とな
り、ピークから一方の側のトランジスタが他方の
側よりも多くなることが明らかであろう。こうし
て、この非対称が差働出力電流に及ぼす影響を決
定するためにはすべてのトランジスタのベース電
圧を考える必要がある。

第３図の回路の実用例（以下に記述する）にお
いては、角度入力信号Θ＝180゜はQ₃とQ₆のベー
スをQ₄とQ₆のそれよりも電圧で75mV低くする。
300〓におけるこの回路で、Q₃とQ₆はQ₄とQ₅の
電流の約1/18を流すであろう。

そのような状況ではI_Eの、008％以下がQ₂に失
われ、残りがQ₃／Q₆とQ₄／Q₅の対に等分割さ
れ、かくしてI₀はすべての実用的な目的に対して
ゼロとなるであろう。こうして、角度入力180゜に
対する非対称は目立つた効果を示さないことが明
らかであろう。一般にそのような非対称がネツト
出力信号に顕著な効果をもたないことが分るであ
ろう。

Θ＝270゜の角度入力に対しては、電圧のピーク
はQ⁵に対応する垂直線５の上に現われ、Θ＝90゜
の時と同様に出力電流I₀にもう１つのピークが出
る。しかし乍ら、Q₅のコレクタは上の方の出力
端子１２に接続されているので、出力電流はΘ＝
90゜の時起るピークのそれと反対の符号をもつて
いる。Θ＝360゜ではQ₅とQ₆とは等しい電流を流
すので、出力電流I₀にはもう１度ゼロを生成す
る。更に入力角度が増すとQ₆が徐々にI_Eの全部を
得るようになる。

第３図の一般化した回路、即ちＮ個のトランジ
スタ、Ｎ―１個の抵抗器とＮ―２個の電流源をも
ち、両端で駆動される回路は入力電圧に（Ｎ―
１）IRの間隔で符号を変え、Ｎ―１回ゼロ軸と
交叉する差動出力電流を生ずるであろう。

出力電流I₀はI₀＝CI_Esin（Q₁−Q₂）という表現
で与えられる。ここでＣは回路設計で決められる
温度に依存する係数である。この電流は通常高利
得出力増巾器の饋還抵抗器R_FによつてV₀＝CI_ER_F
sin（Q₁−Q₂）という電圧に変換される。第４図
はコンピユータで計算した差働出力のプロツトで
あつて、ここで、３つの曲線は異る温度−55℃，
25℃，125℃に対応するものである。強い温度依
存性はトランジスタ電流が熱電圧KT／ｑの関数
であるという事実の直接の結果である。これは共
通のエミツタ給電電流I_Eで働作するトランジスタ
の「長い尾の対」（long―tailed―pair）の在来
の差働増巾器に対する変換特性が次の式であらわ
されるからである。

Iout＝I_Etanh E_B／2V_T ここでE_Bは差働ベース電圧 V_Tは熱電圧KT／ｑ 出力電流の温度依存性は、もし望むならば、
種々の方法で、現在の技術で可能な技術を使つて
補償することが出来る。代替的な優れた温度依存
性脱却方法は、本発明者によつて、「三角関数発
生器」について出願された共願に開示されてい
る。

第４図から最初のゼロが±180゜で起り、これは
±2.5IR（上記に関する実用例では±187.5mVに等
しかつた）のコントロール入力に対応する。尺度
は電流Ｉとベース間抵抗Ｒの積で決定される。尺
度係数IRは種々の係数に対して最適化されるこ
とが望ましいが、基礎的基準電圧に帰するのが便
利である。ここに記述する実用的な商業的設計に
おいては最終の尺度はベースバイアス回路網の両
端にある減衰器によつて定められたもので、90゜
に対して1.8ボルトの基準電圧となるように
20mV／Ｏの尺度係数を与えている。

90゜の基準電圧を一方の端子２４に加え、再度
入力信号（Θ）を他方の入力端子２６に加えるこ
とによつて出力はsin（90゜−Θ）即ちcosΘに比例
するものとなるであろう。かくしてこの装置はコ
サイン関数発生器でもあり、「サイン関数発生器」
又は「コサイン関数発生器」という表現はこの発
明の範囲を考慮する上においてこの様に解釈され
るべきものである。

尺度係数IRの最適化は或る交換条件を含んで
いる。トランジスタのベースにおけるバイアスが
IR≫Kt／ｑに対して強くなるに従い、トランジ
スタはもはや装置から装置に円滑に電流を運べな
くなり、むしろ急に切換える傾向となる。こうし
て出力はもつと矩形波パルスの一連のようにな
り、重大な非直線性を生じることになる。しかし
乍ら、プラスの点としては、出力電流がより大き
くなり、高能率をもたらし、出力における低雑音
性と漂動の減少を維持するのに困難が少くなる。
またより高いベース電圧はQ₁〜Q₆間のV_BEの不整
合に基く誤差を減少させるであろう。

IRの低い値になると、正確なサイン法則に対
する順応性が改善される。しかし乍ら振巾が急速
に小さくなるので、ある点を超えると雑音の存在
の中に小さな出力を用いようとすることから来る
誤差と、不整合のような他の障害条件のために全
体としての利点は減少する。IRの商業的設計上
の最適値では出力は極めてよくサイン関数を近似
する。厳密な数学的分析によれば、Ｎが無限大に
近づき、IR≪KT／ｑならば、出力は正確にサイ
ン関数となる。

第５図は確立された温度範囲に亘る働作に対す
ると同様に上記の議論に従つて最適化された１つ
の好ましい実施例の詳細な系統図を示すものであ
る。最終の選択は約75mVのIRの積を用いてい
る。（製造中の微調整を簡単にする為実際には
76.6mVにより近くということ）、これは比較的高
い値であるが、温度範囲で、適当な能率を維持す
る為と、V_BEの不整合と熱勾配に基く問題を少く
する為に選ばれたものである。この選択によつ
て、基本回路の特性による誤差は常に温度の増加
と共に減少するが、能率も同様に減少するので、
雑音と相殺誤差は増え、出力に関する全誤差の集
合に影響することになろう。

第６図は６―トランジスタ回路によつて作られ
た関数のブロツトを示す。同時に同じ周期の正確
なサイン関数に比較した計算誤差（点線、±１％
のピーク誤差をもつ）を振巾と位相につき示して
いる。これらの結果は理想的な擬似回路に対する
ものである。用いられた擬似技法はこの曲線に
90゜のずれをもたらした。振巾のピークは0.385で
あり、最大の誤差は±180゜の範囲内で0.21％であ
る。

第７図は、第１図の６―トランジスタ回路に対
する放物線電圧の分布を作り出すためのもう１つ
のベース・バイヤス回路網を示す。（そのような
回路は前述のIEEEジヤーナル・オブ・ソリツト
ステート・サーキツツの論文にも記述してある）。
この回路網は、内部ノードに対する電流源の使用
を避け、代りに並列抵抗器を使つた特別設計のラ
ダー（ハシゴ型回路）の形をしている。回路網の
両端は夫々補間関係にある電流源XIと（１―Ｘ）
Ｉとで駆動されている。この電流源は一定の合計
値Ｉと“変調係数”Ｘをもつている。先づＸ＝１
を考えると全駆動電流は回路網のノード１に加え
られる。この条件の下ではノード１が最も負にな
る。抵抗の各部分の値はノード１から６までの電
圧が放物線的に増加しノード６が最も正となる様
に選ばれている。

回路網３０は対称的なのでＸ＝０に対しては鏡
像の関係にある結果が招来される。任意の値のＸ
に対してはベースのための結果の電圧分布は重畳
によつて簡単に計算され、それは常は放物線の形
になるであろう。前述の回路網２０についてと同
様に電圧のピークはＸが０から１まで変るにつれ
てノードを横に移動してゆくようになつている。

この形の回路網の重要な特徴は、ノードの
“線”に沿う電圧のピークの位置がデイメンシヨ
ンのない係数Ｘにのみ依存するということであ
る。しかし乍ら、電圧の大きさは電流Ｉと基準化
した抵抗値Ｒとの積によつて決められる。回路網
３０を使う全角度範囲（０＜Ｘ＜１）のサイン形
成回路網は±（Ｎ―１）90゜又は（図示のように）
ｎ＝６の場合±450゜であることが示される。第８
図は1600゜の全角度範囲をもつ11―トランジスタ
回路を示す。

この回路網構成の１つの利点はIRの積が絶対
温度（PTAT）に比例するように出来ることで
それ故に重要な係数IRq／kTが温度に無関係に
なるようにすることが出来る。この方法で、歪を
理想の最小値におさめることが出来るし、関数の
振巾は温度に無関係になるであろう。

第９図は第７図と第８図の構成に対する電圧対
変調係数の変換を完遂する１つの方法を示す。

此の発明の適切な実施例を幾つかここに詳細に
説明したけれども、これは発明の原理を説明する
目的であること、そして、発明を限定するもので
はないことを強調したい。当業者なら発明の範囲
内でこの発明を修正した多くの設計例を作ること
が出来る。

【図面の簡単な説明】

第１図は一組のトランジスタのベースに対する
電圧分布のパターンを示す複合回路網グラフ、第
２図は、長さ方向に沿つて、両端に向つて流れる
分布電流をうけもつて放物線状電圧分布を発生さ
せるようになつている連続抵抗体から成るベー
ス・バイアス回路網の模式図、第３図は、放物線
電圧分布を発生するための実際的なベース・バイ
アス回路網の好ましい一実施例にして、ノード点
で等しい電流をうけ、かつ該ノード点にトランジ
スタのベースが接続される一組の直列に接続され
た抵抗器から成る回路網、第４図は、コンピユー
タ計算による−55℃、25℃および125℃の温度に
対する、第３図の回路の差働出力のグラフ、第５
図は、この発明によるサイン関数発生器の詳細な
系統図、第６図は、第３図の６―トランジスタ回
路の一特定例によつて発生された関数を同じ周
期、振巾及び位相の正確なサイン関数と比較して
計算した誤差（最大目盛±１％で点線で示す）と
共に示すグラフ、第７図は、第３図の６―トラン
ジスタ回路に対する別のベース・バイヤス回路網
を示す系統図、第８図は、第７図と類似のベー
ス・バイアス回路網を使用する11―トランジスタ
のサイン関数形成回路を示す系統図、第９図は、
第７図および第８図のベース・バイアス回路網に
対する駆動段階を示す系統図である。 Q₁〜Q₆…トランジスタ、１２，１４…出力端
子、２０…連続抵抗、２２…回路網、２４，２６
…入力端子。

Claims (1)

1. 【特許請求の範囲】 １ 第１および第２の出力端子と、 一組のトランジスタと、 該トランジスタの出力を前記第１および第２の
   出力端子に交互に逆位相になるように接続して出
   力電流を発生させる第１の回路手段と、 一連の別々のノード（節）をもつ抵抗体から成
   るベース・バイアス回路網と、 前記ノードの連続を表示する線上に沿つて位置
   するピークをもつ予定の多くの値の分布に従つて
   該ノードに電圧を発生させるために前記回路網に
   接続される供給手段と、 前記トランジスターのベースにそれぞれ前記ノ
   ード電圧を接続しもつて貫通電流を前記ノード電
   圧に従つて制御する第２の回路手段と、 前記ベース・バイアス回路網が入力の角度をあ
   らわす入力信号を受けとるとともに該入力信号が
   前記ノード線上にある前記ピークの位置を制御し
   もつて該出力電流の大きさを前記入力角度のサイ
   ン（コサイン）に直線的に比例するようにする入
   力手段 とを含有するサイン（コサイン）関数発生機。 ２ 前記ベース・バイアス回路網が放物線分布パ
   ターンを生成することを特徴とする特許請求の範
   囲第１項に記載の発生器。 ３ 前記回路網が前記ノードとして働くように相
   互接続されている直列接続の抵抗器の組を含むこ
   とを特徴とする特許請求の範囲第２項記載の発生
   器。 ４ 前記供給手段が、前記ノードにそれぞれ接続
   される複数個の電流源を含むことを特徴とする特
   許請求の範囲第３項記載の発生器。 ５ 前記入力手段が前記抵抗器の終端に、入力角
   度の大きさに比例する電圧を加える回路を含むこ
   とを特徴とする特許請求の範囲第４項記載の発生
   器。 ６ 前記トランジスタが同一のものであり、該ト
   ランジスタのコレクタは前記第１及び第２の出力
   端子に交互に逆位相に接続されることを特徴とす
   る特許請求の範囲第１項記載の発生器。 ７ 前記抵抗器が等しい値をもつことを特徴とす
   る特許請求の範囲第６項に記載の発生器。 ８ 前記電流源が等しい電流を発生することを特
   徴とする特許請求の範囲第７項に記載の発生器。 ９ 前記ベース・バイアス回路網が、直列および
   並列の抵抗器をもつラダー回路から成ることを特
   徴とする特許請求の範囲第１項に記載の発生器。 １０ 前記ラダー回路が、その両端において、前
   記入力信号によつて制御される夫々の電流源によ
   つて駆動されることを特徴とする特許請求の範囲
   第９項に記載の発生器。 １１ 前記電流源が補足的電流を発生させること
   を特徴とする特許請求の範囲第１０項に記載の発
   生器。 １２ 前記電流源の１つが電流XIを生成し、残
   余の電流源が（Ｉ―Ｘ）Ｉの電流を生成する（こ
   こでＸは前記入力信号に比例する変調係数）こと
   を特徴とする特許請求の範囲第１１項に記載の発
   生器。 １３ 前記ラダー回路網が放物線状の連続性をも
   つノード電圧を生成することを特徴とする特許請
   求の範囲第９項に記載の発生器。 １４ 一連のノード点を表示する線上に沿つて位
   置する１つのピークをもつ予め決められたパター
   ンに従う一組の電圧を前記ノード点の上に発生す
   るように抵抗回路網を賦活し、 該ノード電圧に従つて一組のトランジスタのベ
   ースを夫々制御し、 該トランジスタの電流を一対の出力端子に交互
   に逆位相に流し、 入力角度の信号に従つて、予め定められたノー
   ド電圧の前記パターンを変えもつて前記一連のト
   ランジスタのベースにそつて該ピークを移動させ
   ることから成り、或る角度のサイン（コサイン）
   に比例する信号を発生する方法。 １５ 前記予め定められたパターンが放物線関数
   に対応することを特徴とする特許請求の範囲第１
   ４項に記載の方法。 １６ 前記角度入力信号が差働信号であり、その
   信号によつて１つのオフセツト信号が予め定めら
   れた一定の角度に対応する一定の電圧として１つ
   の入力側に加えられることを特徴とする特許請求
   の範囲第１４項に記載の方法。 １７ 前記一定のオフセツト信号が90゜の角度に
   対応することを特徴とする特許請求の範囲第１６
   項に記載の方法。 １８ 前記トランジスタのコレクタが前記出力端
   子に交互に逆位相に接続されることを特徴とする
   特許請求の範囲第１４項に記載の方法。 １９ すべての前記トランジスタのエミツタに共
   通の電流源から給電することを含む特許請求の範
   囲第１８項に記載の方法。 ２０ 前記入力角度信号が前記ピークを入力角度
   の大きさに比例して直線的に移動させることを特
   徴とする特許請求の範囲第１４項に記載の方法。