JPH0351028B2 - - Google Patents
Info
- Publication number
- JPH0351028B2 JPH0351028B2 JP58013861A JP1386183A JPH0351028B2 JP H0351028 B2 JPH0351028 B2 JP H0351028B2 JP 58013861 A JP58013861 A JP 58013861A JP 1386183 A JP1386183 A JP 1386183A JP H0351028 B2 JPH0351028 B2 JP H0351028B2
- Authority
- JP
- Japan
- Prior art keywords
- sine
- input
- output
- generator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/22—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating trigonometric functions; for conversion of co-ordinates; for computations involving vector quantities
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computer Hardware Design (AREA)
- Algebra (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Feedback Control In General (AREA)
- Developing Agents For Electrophotography (AREA)
- Saccharide Compounds (AREA)
- Detergent Compositions (AREA)
Description
【発明の詳細な説明】
この発明は入力の角度信号の三角関数に相当す
る出力信号を発生するための電気回路に関し、特
に、サイン、コサイン、タンジエント、コタンジ
エント、セカント、コセカントの標準的な三角関
数のうちのどれをでも選択して発生することの出
来る回路に関するものである。
る出力信号を発生するための電気回路に関し、特
に、サイン、コサイン、タンジエント、コタンジ
エント、セカント、コセカントの標準的な三角関
数のうちのどれをでも選択して発生することの出
来る回路に関するものである。
従来技術の説明
従来、アナログ回路技術を用いて三角関数を発
生するために種々の技術が開発されて来た。例え
ばサイン関数を発生するための従来の技術には精
密直線近似、（周波数）倍増器を用いる多項式そ
の他の連続関数技術、特殊な超直線回路、バイポ
ーラ・トランジスタ差働増巾器の単純修正、およ
び周期的に逆位相に接続された多数の同様な差働
増巾器からなる回路などがある。
生するために種々の技術が開発されて来た。例え
ばサイン関数を発生するための従来の技術には精
密直線近似、（周波数）倍増器を用いる多項式そ
の他の連続関数技術、特殊な超直線回路、バイポ
ーラ・トランジスタ差働増巾器の単純修正、およ
び周期的に逆位相に接続された多数の同様な差働
増巾器からなる回路などがある。
一般に上記の方法は夫々の三角関数用にそれぞ
れ特定の回路を用いている。即ち、サイン関数を
発生する際とタンジエント関数を発生する時とで
は全く異なる技術が使われている。逆関数（コタ
ンジエント、セカントおよびコセカント）を発生
する方法が記述されていることは稀である。
れ特定の回路を用いている。即ち、サイン関数を
発生する際とタンジエント関数を発生する時とで
は全く異なる技術が使われている。逆関数（コタ
ンジエント、セカントおよびコセカント）を発生
する方法が記述されていることは稀である。
発明の概要
後で詳細に記述するが、この発明の好ましい実
施例として、すべての標準的三角関数（サイン、
コサイン、タンジエント、コタンジエント、セカ
ント、コセカント）を、すぐれた正確さと、温度
に対する安定度とをもつて発生するために１個の
回路が用いられている。この回路にはある角度入
力のサインに比例する出力信号を発生する２つの
同様なサイン関数発生回路網が含まれている。こ
れらの回路網は、複合出力信号が１つの回路網に
対する角度入力に比例し、もう一方の回路網に対
する角度入力に反比例するように相関づけられて
いる。即ち出力信号は、Ａsin（Θ1−Θ2）／sin（φ1
−φ2）となる。
施例として、すべての標準的三角関数（サイン、
コサイン、タンジエント、コタンジエント、セカ
ント、コセカント）を、すぐれた正確さと、温度
に対する安定度とをもつて発生するために１個の
回路が用いられている。この回路にはある角度入
力のサインに比例する出力信号を発生する２つの
同様なサイン関数発生回路網が含まれている。こ
れらの回路網は、複合出力信号が１つの回路網に
対する角度入力に比例し、もう一方の回路網に対
する角度入力に反比例するように相関づけられて
いる。即ち出力信号は、Ａsin（Θ1−Θ2）／sin（φ1
−φ2）となる。
ここで、Ａは制御可能な振巾、Θ1−Θ2は一つの
回路網に対する角度入力、φ1−φ2はもう一つの
回路網に対する角度入力である。回路網の入力端
子を角度制御信号と、0゜および90゜を代表する基
準電圧とに選択的に接続することによつて、任意
の標準的三角関数を、単にピン接続することによ
つて希望する三角関数を選択するだけで発生させ
ることが出来る。
回路網に対する角度入力、φ1−φ2はもう一つの
回路網に対する角度入力である。回路網の入力端
子を角度制御信号と、0゜および90゜を代表する基
準電圧とに選択的に接続することによつて、任意
の標準的三角関数を、単にピン接続することによ
つて希望する三角関数を選択するだけで発生させ
ることが出来る。
次に、本発明を実施例について図面を参照して
説明する。
説明する。
第１図に関して、この発明による三角関数発生
器は、夫々の差働入力信号Θ1，Θ2；φ1，φ2を受
けて、これらの入力信号に代表される角度のサイ
ン関数に対応する出力信号I01とI02とを発生する
ように配置された一対のサイン回路網２０，２２
から成る。これらのサイン回路網は、本発明によ
つて「サイン（コサイン）関数発生器」について
出願された共願に記載されたものが有利である。
第２図は、６つの特性の合つたすなわち整合トラ
ンジスタと５つのベース間抵抗器Ｒと抵抗回路網
のノード点を駆動する４つの等しい電流源Ｉとを
含むようなサイン回路網２４を説明している。
器は、夫々の差働入力信号Θ1，Θ2；φ1，φ2を受
けて、これらの入力信号に代表される角度のサイ
ン関数に対応する出力信号I01とI02とを発生する
ように配置された一対のサイン回路網２０，２２
から成る。これらのサイン回路網は、本発明によ
つて「サイン（コサイン）関数発生器」について
出願された共願に記載されたものが有利である。
第２図は、６つの特性の合つたすなわち整合トラ
ンジスタと５つのベース間抵抗器Ｒと抵抗回路網
のノード点を駆動する４つの等しい電流源Ｉとを
含むようなサイン回路網２４を説明している。
共通のエミツタ電源の電流IEは回路網２４の６
ケのトランジスタに分割され、トランジスタのコ
レクタは交互に逆位相に接続されて出力端子２
６，２８の対に電流I1とI2とを発生させる。I1と
I2の差が回路網の出力電流I0である。差動角度入
力が回路網の端子３０，３２に加えられ、入力角
度のサインに相当する出力差働電流I0を制御す
る。
ケのトランジスタに分割され、トランジスタのコ
レクタは交互に逆位相に接続されて出力端子２
６，２８の対に電流I1とI2とを発生させる。I1と
I2の差が回路網の出力電流I0である。差動角度入
力が回路網の端子３０，３２に加えられ、入力角
度のサインに相当する出力差働電流I0を制御す
る。
第３図は、角度入力信号の関数としての回路網
２４の出力を示す。出力電流が、大抵の在来装置
の限界だつた±90゜を超える充分広い範囲で、非
常に高い正確度でサイン関数的に変化しているこ
とが分るであろう。中心±180゜の範囲内で誤差は
0.25％より少い。±270゜の範囲内で回路は１％以
下の誤差をもつ。
２４の出力を示す。出力電流が、大抵の在来装置
の限界だつた±90゜を超える充分広い範囲で、非
常に高い正確度でサイン関数的に変化しているこ
とが分るであろう。中心±180゜の範囲内で誤差は
0.25％より少い。±270゜の範囲内で回路は１％以
下の誤差をもつ。
再び第１図に戻つて、高利得制御増巾器４０は
φサイン回路網２２の出力電流I02と、基準電圧
端子VREF（好ましくは1.8V）に接続される抵抗体
RREFを通して供給される基準電流（IREF）とを受
ける。増巾器４０の出力はI02が基準電流に等し
くなるように電流源IE2を制御する。もう１つの
エミタ電流源IE1はIE2と整合させられ、共通の接
続によつてその電流源に従属して動作する。即ち
Θ回路網２０はφ回路網２２と同じエミツタ電流
をうける。
φサイン回路網２２の出力電流I02と、基準電圧
端子VREF（好ましくは1.8V）に接続される抵抗体
RREFを通して供給される基準電流（IREF）とを受
ける。増巾器４０の出力はI02が基準電流に等し
くなるように電流源IE2を制御する。もう１つの
エミタ電流源IE1はIE2と整合させられ、共通の接
続によつてその電流源に従属して動作する。即ち
Θ回路網２０はφ回路網２２と同じエミツタ電流
をうける。
全体の回路動作を考えるに当り、次の記号を用
いる。Θ1とΘ2とはΘ回路網の各入力端子に加え
られる入力電圧に比例する角度である。φ1とφ2
とはφ回路網の各入力端子に加えられる入力電圧
に比例する角度である。さて上記共願中のこのよ
うなサイン回路網に対して展開された解折を応用
すると、Θ回路網の出力電流は： I01＝C1IE1sin（Θ1−Θ2） (1) ここにC1は回路網の設計によつて決まる温度
依存係数である。
いる。Θ1とΘ2とはΘ回路網の各入力端子に加え
られる入力電圧に比例する角度である。φ1とφ2
とはφ回路網の各入力端子に加えられる入力電圧
に比例する角度である。さて上記共願中のこのよ
うなサイン回路網に対して展開された解折を応用
すると、Θ回路網の出力電流は： I01＝C1IE1sin（Θ1−Θ2） (1) ここにC1は回路網の設計によつて決まる温度
依存係数である。
この差働電流I01は高利得増巾器４４とその饋
還抵抗器RFとによつて次の出力電圧に変換され
る。
還抵抗器RFとによつて次の出力電圧に変換され
る。
V0＝C1IE1RFsin（Θ1−Θ2） (2)
同様の過程で、φ回路網の出力電流は
I02＝C2IE2sin（φ1−φ2） (3)
制御増巾器４０を含む饋還ループはI02＝IREF＝
VREF／RREFの時平衡する。即ち VREF＝C2IE2RREFsin（φ1−φ2） (4) Θおよびφ回路網は同じであるからC1＝C2で
IE1がIE2に等しいから、等式(2)と(4)とを組み合せ
て V0＝VREFRF／RREF・sin（Θ1−Θ2）／sis（φ1−φ2
） 又は V0＝Ａsin（Θ1−Θ2）／sin（φ1−φ2） これは第１図の回路の出力電圧V0が振巾係数
(A)と角度Θ1とΘ2の差のサインの積に比例し、角
度φ1とφ2との差のサインに反比例することを示
す。更に単独のサイン回路網の温度依存度は２つ
の回路網の逆の関係の結果として、組合せ回路に
おいては消却されてしまつていることに注意すべ
きである。結果としての統合回路は、以下に説明
されるように、すべての三角関数が作り出される
基本的な組み立てブロツクを提供する。
VREF／RREFの時平衡する。即ち VREF＝C2IE2RREFsin（φ1−φ2） (4) Θおよびφ回路網は同じであるからC1＝C2で
IE1がIE2に等しいから、等式(2)と(4)とを組み合せ
て V0＝VREFRF／RREF・sin（Θ1−Θ2）／sis（φ1−φ2
） 又は V0＝Ａsin（Θ1−Θ2）／sin（φ1−φ2） これは第１図の回路の出力電圧V0が振巾係数
(A)と角度Θ1とΘ2の差のサインの積に比例し、角
度φ1とφ2との差のサインに反比例することを示
す。更に単独のサイン回路網の温度依存度は２つ
の回路網の逆の関係の結果として、組合せ回路に
おいては消却されてしまつていることに注意すべ
きである。結果としての統合回路は、以下に説明
されるように、すべての三角関数が作り出される
基本的な組み立てブロツクを提供する。
第４図は回路の実用例の別の構成を示すもの
で、（第５図）以下に説明するピン接続点（の内
部配線）を明らかにしている。ここで、制御増巾
器４０は所望の出力振巾が１ボルトであるか10ボ
ルトであるかに従つて、２つの基準抵抗体RR1，
RR2の何れか又は両方から基準電流を受ける。増
巾器の出力はベースを共通に接続されている一対
の整合電流源トランジスタＱ５０，Ｑ５１のエミ
ツタ抵抗RE1，RE2に共通に接続されている線４
６上の電圧を制御する。即ち第２の電流源Ｑ５１
は第１の電流源Ｑ５０に従属して動作する。
で、（第５図）以下に説明するピン接続点（の内
部配線）を明らかにしている。ここで、制御増巾
器４０は所望の出力振巾が１ボルトであるか10ボ
ルトであるかに従つて、２つの基準抵抗体RR1，
RR2の何れか又は両方から基準電流を受ける。増
巾器の出力はベースを共通に接続されている一対
の整合電流源トランジスタＱ５０，Ｑ５１のエミ
ツタ抵抗RE1，RE2に共通に接続されている線４
６上の電圧を制御する。即ち第２の電流源Ｑ５１
は第１の電流源Ｑ５０に従属して動作する。
実用回路はブロツク４８で示される基準電圧発
生器を含む。この発生器は例えば米国特許30586
に説明してあるように温度安定化帯域−間隙基準
でもよい。ピン３，４を基準電圧発生器のピン５
につなぎ、VREF＝1.8Vとすると、約200μaが抵抗
器RR1，RR2を通じて増巾器の入力に供給される。
制御増巾器の出力は、回路網からの出力電流とし
て200μAを生じ、増巾器の入力の平衡を保つのに
必要なエミツタ電流を電流源Ｑ５０から供給させ
るように、線４６の上の電圧をセツトする。この
回路の実用例において入力端子φ1，φ2の間に90゜
の角度入力信号（1.8ボルト）を与えた時、電流
源Ｑ５０は第３図に90゜の入力角度に対して示さ
れるようにIO／IEが約１／３の比になる時に対
応して約600μAの電流IEを生じるであろう。
生器を含む。この発生器は例えば米国特許30586
に説明してあるように温度安定化帯域−間隙基準
でもよい。ピン３，４を基準電圧発生器のピン５
につなぎ、VREF＝1.8Vとすると、約200μaが抵抗
器RR1，RR2を通じて増巾器の入力に供給される。
制御増巾器の出力は、回路網からの出力電流とし
て200μAを生じ、増巾器の入力の平衡を保つのに
必要なエミツタ電流を電流源Ｑ５０から供給させ
るように、線４６の上の電圧をセツトする。この
回路の実用例において入力端子φ1，φ2の間に90゜
の角度入力信号（1.8ボルト）を与えた時、電流
源Ｑ５０は第３図に90゜の入力角度に対して示さ
れるようにIO／IEが約１／３の比になる時に対
応して約600μAの電流IEを生じるであろう。
第２の電流源Ｑ５１は第１の電流源Ｑ５０の働
作に従い、Θ回路網２０に対するエミツタ電流IE
として同じく600μAを生じる。従つてもし90゜の
信号（1.8V）が入力端子Θ1，Θ2の間に加えられ
るならば、200μAの差働電流が回路網の出力I01
として生じるであろう。出力増巾器４４に対する
50KΩの饋還抵抗RFによつてこの電流は10ボルト
の出力信号V0を生じる。
作に従い、Θ回路網２０に対するエミツタ電流IE
として同じく600μAを生じる。従つてもし90゜の
信号（1.8V）が入力端子Θ1，Θ2の間に加えられ
るならば、200μAの差働電流が回路網の出力I01
として生じるであろう。出力増巾器４４に対する
50KΩの饋還抵抗RFによつてこの電流は10ボルト
の出力信号V0を生じる。
第５図は14ピンのDIP束に適用された１つの実
用回路例に対するピン−出力配列を図式的に示し
ている。この基本的な図はサイン、コサイン、お
よびタンジエントのモードを夫々プログラムする
のにピン接続をどうすればよいかを説明するため
第６，７および９図に使われている。
用回路例に対するピン−出力配列を図式的に示し
ている。この基本的な図はサイン、コサイン、お
よびタンジエントのモードを夫々プログラムする
のにピン接続をどうすればよいかを説明するため
第６，７および９図に使われている。
今第６図を参照すると、基本的なサイン・モー
ドは等式(5)の中の分母が１となるように90゜の入
力角度をφ回路網２２に加えるためにVREFをφ1
に接続することによつてプログラムされる。VREF
はまた出力振巾を10Vに設定するためにA1，A2
にも接続される。角度制御信号がΘ1に接続され
Θ2は接地すると出力はsin（Θ−Ｏ）に比例する。
出力端子Ｏ／Ｐはそれ故第３図に示されるように
サイン関数を形成するであろう。
ドは等式(5)の中の分母が１となるように90゜の入
力角度をφ回路網２２に加えるためにVREFをφ1
に接続することによつてプログラムされる。VREF
はまた出力振巾を10Vに設定するためにA1，A2
にも接続される。角度制御信号がΘ1に接続され
Θ2は接地すると出力はsin（Θ−Ｏ）に比例する。
出力端子Ｏ／Ｐはそれ故第３図に示されるように
サイン関数を形成するであろう。
１つのコサイン・モードのためのピン接続は第
７図に示されている。これは再度制御信号がΘ2
に加えられ、固定の90゜基準信号電圧がΘ1として
接続されていることを除いて第６図と同じであ
る。即ち回路網はsin（90゜−Θ2）用にプログラム
されているわけで、これはCOOΘ2と等価である。
第８図は90゜の片寄り線と共にコサイン関数を示
している。Θの正の値は450゜の範囲をカバーし、
負の値は270゜の範囲をカバーする。コサイン関数
はΘ2としてVREFをΘ1として制御信号を接続する
ことによつても段どりが出来る。この場合Θ1の
正の値は270゜の範囲をカバーし、負の値は450゜の
範囲をカバーする。
７図に示されている。これは再度制御信号がΘ2
に加えられ、固定の90゜基準信号電圧がΘ1として
接続されていることを除いて第６図と同じであ
る。即ち回路網はsin（90゜−Θ2）用にプログラム
されているわけで、これはCOOΘ2と等価である。
第８図は90゜の片寄り線と共にコサイン関数を示
している。Θの正の値は450゜の範囲をカバーし、
負の値は270゜の範囲をカバーする。コサイン関数
はΘ2としてVREFをΘ1として制御信号を接続する
ことによつても段どりが出来る。この場合Θ1の
正の値は270゜の範囲をカバーし、負の値は450゜の
範囲をカバーする。
タンジエント・モードが第９図に示される。こ
こではサイン・モードの時のようにVREFは再び
φ1に接続されΘ2は接地される。しかし今度は角
度αに対する制御信号はΘ1とφ2の両方のピンに
加えられる。こうすると出力は sin（α−0゜）／sin（90゜−α）＝sinα／cooα＝t
anα に比例する。第９図はVREFがA1に接続され、A2
が接地されていることを示している。
こではサイン・モードの時のようにVREFは再び
φ1に接続されΘ2は接地される。しかし今度は角
度αに対する制御信号はΘ1とφ2の両方のピンに
加えられる。こうすると出力は sin（α−0゜）／sin（90゜−α）＝sinα／cooα＝t
anα に比例する。第９図はVREFがA1に接続され、A2
が接地されていることを示している。
制御増巾器を廻る正しい饋還の位相に対応し
て、タンジエント・モードではある有効な働作範
囲がある。このときは、主な範囲が−90゜から＋
90゜（ここではcosφは正）であり、二次的な範囲が
−360゜から−270゜および270゜から360゜の間になる。
て、タンジエント・モードではある有効な働作範
囲がある。このときは、主な範囲が−90゜から＋
90゜（ここではcosφは正）であり、二次的な範囲が
−360゜から−270゜および270゜から360゜の間になる。
図示された接続での出力は45゜の時＋1Vであ
り、＋84.29゜の時＋10Vまで上る。（−84.29゜の時−
10Vである。）出力の符号はΘ1とΘ2を逆にするこ
とで逆転出来る。使用者が10Vの目盛選択（スケ
ール・オプシヨン）を選ぼうとする場合もあり得
る（A1とA2を両方VREFに接続する。）この場合に
は出力0゜のとき０から5.71゜の時1Vとなり、45゜の
時10Vまで上ることになる。
り、＋84.29゜の時＋10Vまで上る。（−84.29゜の時−
10Vである。）出力の符号はΘ1とΘ2を逆にするこ
とで逆転出来る。使用者が10Vの目盛選択（スケ
ール・オプシヨン）を選ぼうとする場合もあり得
る（A1とA2を両方VREFに接続する。）この場合に
は出力0゜のとき０から5.71゜の時1Vとなり、45゜の
時10Vまで上ることになる。
コタンジエント・モードの時も全く同様の考え
方が適用される。入力角度信号（α）はΘ2とφ1
の両方に加えられ、φ2は接地、Θ1は90゜（VREF）に
セツトされる。主働作範囲は0゜から180゜（90゜の時
出力はゼロである）であり、二次的範囲は−270
℃から−90゜までと270゜から360゜までの間になる。
方が適用される。入力角度信号（α）はΘ2とφ1
の両方に加えられ、φ2は接地、Θ1は90゜（VREF）に
セツトされる。主働作範囲は0゜から180゜（90゜の時
出力はゼロである）であり、二次的範囲は−270
℃から−90゜までと270゜から360゜までの間になる。
コセカント関数（サイン関数の逆関数）は角度
入力をφ回路網に加え、Θ＝＋90゜にすることに
よつてΘ回路網を１にセツトすることによつて発
生させられる。制御増巾器において正しい饋還の
位相を維持するために分母の関数の符号は正でな
ければならない。即ち一次的角度範囲は0゜から＋
180゜の間に亘る。コセカント関数は１以下の大き
さをもつことは決してないから単位振巾入力A1
が使われる。1V目盛選択を使うと、出力は5.74゜
と174.26゜の時＋10Vである。負の出力（−
COSeCφ）はΘ1とΘ2とへの入力を逆にすること
で得られる。
入力をφ回路網に加え、Θ＝＋90゜にすることに
よつてΘ回路網を１にセツトすることによつて発
生させられる。制御増巾器において正しい饋還の
位相を維持するために分母の関数の符号は正でな
ければならない。即ち一次的角度範囲は0゜から＋
180゜の間に亘る。コセカント関数は１以下の大き
さをもつことは決してないから単位振巾入力A1
が使われる。1V目盛選択を使うと、出力は5.74゜
と174.26゜の時＋10Vである。負の出力（−
COSeCφ）はΘ1とΘ2とへの入力を逆にすること
で得られる。
セカント（コサインの逆関数）モードに対して
も同様の範囲についての考え方が当てはまる。φ
回路網にコサイン・モードを作るために角度入力
は90゜ずらされ、Θ回路網は基準電圧を使つて
sin90゜＝１にセツトされる。主働作範囲は−90゜か
ら＋90゜までである。出力が0゜の時に1Vで、±
84.26゜の時10VとなるようにA1振巾のオプシヨン
が使われる。−secφの関数は単にΘ入力を逆にす
ることで発生出来る。
も同様の範囲についての考え方が当てはまる。φ
回路網にコサイン・モードを作るために角度入力
は90゜ずらされ、Θ回路網は基準電圧を使つて
sin90゜＝１にセツトされる。主働作範囲は−90゜か
ら＋90゜までである。出力が0゜の時に1Vで、±
84.26゜の時10VとなるようにA1振巾のオプシヨン
が使われる。−secφの関数は単にΘ入力を逆にす
ることで発生出来る。
出力増巾器４４の回りの饋還路を切つて、Z1と
Z2端子から他の入力を供給出来るようにすること
も出来る。この場合、出力増巾器への実質的な入
力はサイン回路網（Ａ sinΘ／sinφ）からの出
力と（Z1−Z2）との差となる。もし増巾器の出力
が角度入力群に接ぎ戻されるならば、逆関数働作
を得ることが出来る。例えばarctanを得るために
は、入力はタンジエント用に設定し、応用に応じ
て、目盛を決める（但し多分1V目盛を用いる）。
sin回路網群からの複合出力（即ちタンジエント
出力）はZ1−Z2を用いてゼロにされ、増巾器４４
は入力角度信号をこの入力（Z1−Z2）に対応する
角度に等しくなるように強制する。少くとも逆関
数の目的で使う或る場合には、補助の信号制御装
置、例えば入力信号の大きさを制限する手段のよ
うなものを使うことが必要となるであろう。又平
方根モードで倍増器を使う時には切断ダイオード
（デイスコネクトダイオード）を使う必要があろ
う。
Z2端子から他の入力を供給出来るようにすること
も出来る。この場合、出力増巾器への実質的な入
力はサイン回路網（Ａ sinΘ／sinφ）からの出
力と（Z1−Z2）との差となる。もし増巾器の出力
が角度入力群に接ぎ戻されるならば、逆関数働作
を得ることが出来る。例えばarctanを得るために
は、入力はタンジエント用に設定し、応用に応じ
て、目盛を決める（但し多分1V目盛を用いる）。
sin回路網群からの複合出力（即ちタンジエント
出力）はZ1−Z2を用いてゼロにされ、増巾器４４
は入力角度信号をこの入力（Z1−Z2）に対応する
角度に等しくなるように強制する。少くとも逆関
数の目的で使う或る場合には、補助の信号制御装
置、例えば入力信号の大きさを制限する手段のよ
うなものを使うことが必要となるであろう。又平
方根モードで倍増器を使う時には切断ダイオード
（デイスコネクトダイオード）を使う必要があろ
う。
第１０Ａ図および１０Ｂ図は、１ケのICチツ
プ上に収められる実用三角関数発生器の現在の設
計の系統図を示すものである。図示のものは、サ
イン回路網と、上述の制御回路網と、バイアスお
よび関連回路とを含む。この関連回路は当業者に
より理解し易いように働作する。従つてここでは
簡略化の為にその働作の詳細は省略する。
プ上に収められる実用三角関数発生器の現在の設
計の系統図を示すものである。図示のものは、サ
イン回路網と、上述の制御回路網と、バイアスお
よび関連回路とを含む。この関連回路は当業者に
より理解し易いように働作する。従つてここでは
簡略化の為にその働作の詳細は省略する。
第１０Ｂ図にΘ回路網２０が示されているが、
これは、トランジスタＱ２３からＱ２８、抵抗器
Ｒ３２からＲ３６、４つの150μAのノード点電流
源Ｑ１２からＱ１５、および入力減衰器Ｒ３７か
らＲ４０を含む。Ｑ２３からＱ２８までは高いβ
と、比較的低いベース抵抗と良好なVBE特性を呈
するように配列され、熱誤差を最少にするために
チツプの配置の中で、出来るだけ接近して配置さ
れている。Ｑ１２からＱ１５までの電流源は性能
の揃つたもので、約10Mの出力インピーダンスを
もつている。
これは、トランジスタＱ２３からＱ２８、抵抗器
Ｒ３２からＲ３６、４つの150μAのノード点電流
源Ｑ１２からＱ１５、および入力減衰器Ｒ３７か
らＲ４０を含む。Ｑ２３からＱ２８までは高いβ
と、比較的低いベース抵抗と良好なVBE特性を呈
するように配列され、熱誤差を最少にするために
チツプの配置の中で、出来るだけ接近して配置さ
れている。Ｑ１２からＱ１５までの電流源は性能
の揃つたもので、約10Mの出力インピーダンスを
もつている。
Ｑ１６とＲ２９から成る特別の電流源は２つの
役割をもつ。すなわち、第１は、PNPトランジ
スタＱ１２〜Ｑ１５の列の外側のはしにおかれて
いるので、ダミーの終端素子として動作すること
により、これらの素止（トランジスタ）の整合を
改善する役をする。第２はＱ５８，Ｑ７７および
Ｑ５７をバイアスするのに場所的に便利な方法を
提供する。これらの電流鏡（cunentmirrors）は
１又は２の利得をもち、ベースバイアス回路網の
各終端から流出する300μA（α電流）に対する流
路を提供する。
役割をもつ。すなわち、第１は、PNPトランジ
スタＱ１２〜Ｑ１５の列の外側のはしにおかれて
いるので、ダミーの終端素子として動作すること
により、これらの素止（トランジスタ）の整合を
改善する役をする。第２はＱ５８，Ｑ７７および
Ｑ５７をバイアスするのに場所的に便利な方法を
提供する。これらの電流鏡（cunentmirrors）は
１又は２の利得をもち、ベースバイアス回路網の
各終端から流出する300μA（α電流）に対する流
路を提供する。
第１０Ａ図に示されるφ回路網２２はΘ回路網
２０と同様であり、トランジスタＱ１７からＱ２
２、抵抗器Ｒ１０からＲ１４、４つの150μAノー
ド電流源Ｑ７からＱ１０および入力減衰器Ｒ１５
からＲ１８までを含んでいる。両回路網のノード
電流源はQ2，Q3，Q4および関連回路を含む共通
の制御増巾器によつて制御されている。
２０と同様であり、トランジスタＱ１７からＱ２
２、抵抗器Ｒ１０からＲ１４、４つの150μAノー
ド電流源Ｑ７からＱ１０および入力減衰器Ｒ１５
からＲ１８までを含んでいる。両回路網のノード
電流源はQ2，Q3，Q4および関連回路を含む共通
の制御増巾器によつて制御されている。
この発明の適切な実施例を詳細に記述したけれ
ども、これは単に発明の原理を説明するもので、
発明の範囲内で、多くの変化がなされ得ることが
充分理解されるべきである。例えば、回録網のエ
ミツタ電流源IE1とIE2とは等しい電流を与えるも
のとして説明したけれども、等しくない電流も亦
望ましい結果を達成するのに使用しうることも明
らかであろう。また、当業者には、別の設計変更
も明らかであろう。従つて、説明した実施例の詳
細はこの発明を限定するものではない。
ども、これは単に発明の原理を説明するもので、
発明の範囲内で、多くの変化がなされ得ることが
充分理解されるべきである。例えば、回録網のエ
ミツタ電流源IE1とIE2とは等しい電流を与えるも
のとして説明したけれども、等しくない電流も亦
望ましい結果を達成するのに使用しうることも明
らかであろう。また、当業者には、別の設計変更
も明らかであろう。従つて、説明した実施例の詳
細はこの発明を限定するものではない。
第１図は三角関数発生器の全体構成を説明する
ための系統図である。第２図はサイン関数発生回
路網の１つの適切なタイプを示す回路図である。
第３図は第２図の回路網で発生されたサイン関数
を説明するグラフである。第４図はピン−出力の
接続点を示す三角関数発生器の実用例の或る状態
を示す系統図である。第５図はこの実用例の基本
的なピン−出力の接続端子の配置の概略図であ
る。第６図はサイン・モード作成に対するピンの
つまみ接続を示す。第７図はコサイン・モード作
成に対するピンのつまみ接続を示す。第８図はコ
サイン接続に対する出力の変化を示すグラフであ
る。第９図はタンジエントモード作成に対するピ
ンのつまみ接続を示す。第１０Ａ図および第１０
Ｂ図は共に実用装置の詳細な系統図を示す。 ２０，２２，２４…サイン回路網、２６，２８
…出力端子、３０，３２…角度入力端子。
ための系統図である。第２図はサイン関数発生回
路網の１つの適切なタイプを示す回路図である。
第３図は第２図の回路網で発生されたサイン関数
を説明するグラフである。第４図はピン−出力の
接続点を示す三角関数発生器の実用例の或る状態
を示す系統図である。第５図はこの実用例の基本
的なピン−出力の接続端子の配置の概略図であ
る。第６図はサイン・モード作成に対するピンの
つまみ接続を示す。第７図はコサイン・モード作
成に対するピンのつまみ接続を示す。第８図はコ
サイン接続に対する出力の変化を示すグラフであ
る。第９図はタンジエントモード作成に対するピ
ンのつまみ接続を示す。第１０Ａ図および第１０
Ｂ図は共に実用装置の詳細な系統図を示す。 ２０，２２，２４…サイン回路網、２６，２８
…出力端子、３０，３２…角度入力端子。
Claims (1)
- 【特許請求の範囲】 １ いかなる三角関数をも選択的に生成しうる三
角関数発生器にして、第１の角度入力信号を受け
とり、その入力角度のサイン（コサイン）に対応
する第１の出力信号を生成するように配設された
第１のサイン（コサイン）回路網と、 第２の角度入力信号を受けとり、その入力角度
のサイン（コサイン）に対応する第２の出力信号
を生成するように配設された第２のサイン（コサ
イン）回路網と、 前記第１および第２の回路網を相互接続すると
ともに前記第１の入力角度のサイン（コサイン）
に比例し、前記第２の入力角度のサイン（コサイ
ン）に反比例する複合出力信号を生成する手段を
内包する回路手段とを含有する三角関数発生器。 ２ 前記複合出力信号が前記第一出力信号に対応
する信号であり、 前記回路手段が、前記第一出力信号を前記第２
入力角度の変化と逆に変化させるように前記第一
回路網の動作を制御するための、前記第２出力信
号に応答する手段を含む特許請求の範囲第１項に
記載の発生器。 ３ 前記第１および第２回路網に夫々電流を供給
する第１および第２の電流源を含み、 前記回路網の出力信号が夫々の電流源によつて
供給される電流によつて駆動されるようになつて
いる特許請求の範囲第２項に記載の発生器。 ４ 前記第２の出力信号を予め選択した大きさに
設定するように前記第２の電流源を制御するため
に前記第２の出力信号に応答する饋還手段と、 前記第２の電流源をして前記第１の電流源を追
跡するように前記２つの電流源を相互接続する手
段とを含む特許請求の範囲第３項に記載の発生
器。 ５ 前記第１および第２の電流源が、整合してお
り、かつ等しい値の電流を生じる特許請求の範囲
第４項に記載の発生器。 ６ 前記両サイン回路網が、差働角度入力信号を
受けるようになつており、 前記両回路網の何れにも加えられる差働信号の
片方の成分として90゜の角度に対応する基準電圧
を供給する手段を含む特許請求の範囲第１項に記
載の発生器。 ７ 前記回路網の１つが、その１つの入力端子
に、90゜の角度に対応する基準信号を受けるよう
に配線されもつて該回路網からコサイン関数を生
成するようになつている特許請求の範囲第６項に
記載の発生器。 ８ もう一方の回路網が、その出力にサイン関数
を生成し、これによつて前記複合出力信号がタン
ジエント（コタンジエント）関数となるような特
許請求の範囲第７項に記載の発生器。 ９ 前記第１回路網の出力にその入力を結合させ
た高利得増巾器と、 前記増巾器の入力に予め選択した三角関数を表
示する信号を結合させる手段とを含み、 前記増巾器の出力が前記回路網の角度入力の少
くとも１つに結合されもつて前記回路網の複合出
力を前記逆関数信号に対応する値になるように駆
動し、これによつて、前記増巾器の出力が予め選
択された三角関数に対応する角度を表示するよう
になつている特許請求の範囲第１項に記載の発生
器。 １０ 前記サイン回路網の各々が １対の出力端子と、 １組のトランジスタと、 前記トランジスタのコレクタを夫々の出力端子
に交互に逆位相に接続する手段と、 前記１組のトランジスタのための共通のエミツ
タ電流源と、 １組のノード点をもつベース・バイアス回路網
と、 前記ノード点に、ノードの線に沿つて位置する
ピークをもつ電圧分布パターンを展開させるよう
に、前記ベース・バイアス回路網に電流を供給す
る手段と、 前記ノード点を前記トランジスタのベースに
夫々接続させる手段と、 前記回路網に、入力角度に比例する入力信号を
加え、かつ信号の大きさに応じて、前記ピークを
前記ノード線に沿つて位置決めすることを制御す
る手段とを含む特許請求の範囲第１項に記載の発
生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/344,544 US4476538A (en) | 1982-02-01 | 1982-02-01 | Trigonometric function generator |
| US344544 | 1982-02-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58132864A JPS58132864A (ja) | 1983-08-08 |
| JPH0351028B2 true JPH0351028B2 (ja) | 1991-08-05 |
Family
ID=23350971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58013861A Granted JPS58132864A (ja) | 1982-02-01 | 1983-02-01 | 三角関数発生器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4476538A (ja) |
| JP (1) | JPS58132864A (ja) |
| CA (1) | CA1184662A (ja) |
| DE (1) | DE3302991A1 (ja) |
| FR (1) | FR2520899B1 (ja) |
| GB (1) | GB2119547B (ja) |
| NL (1) | NL8300302A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL84285A (en) * | 1986-10-27 | 1993-03-15 | Int Genetic Engineering | Chimeric antibody with specificity to human tumor antigen |
| US5087894A (en) * | 1987-11-13 | 1992-02-11 | Analog Devices, Inc. | Monolithic interface circuit for linear variable differential transformers |
| US4904921A (en) * | 1987-11-13 | 1990-02-27 | Analog Devices, Inc. | Monolithic interface circuit for linear variable differential transformers |
| US5327030A (en) * | 1987-11-13 | 1994-07-05 | Analog Devices, Inc. | Decoder and monolithic integrated circuit incorporating same |
| US5077541A (en) * | 1990-08-14 | 1991-12-31 | Analog Devices, Inc. | Variable-gain amplifier controlled by an analog signal and having a large dynamic range |
| US5631926A (en) * | 1991-04-09 | 1997-05-20 | Holness; Peter J. | Apparatus for compressing data by providing a coded message indicative of the data and method of using same |
| US5432478A (en) * | 1994-01-21 | 1995-07-11 | Analog Devices, Inc. | Linear interpolation circuit |
| US5573001A (en) * | 1995-09-08 | 1996-11-12 | Acuson Corporation | Ultrasonic receive beamformer with phased sub-arrays |
| US5684431A (en) * | 1995-12-13 | 1997-11-04 | Analog Devices | Differential-input single-supply variable gain amplifier having linear-in-dB gain control |
| US5880618A (en) * | 1997-10-02 | 1999-03-09 | Burr-Brown Corporation | CMOS differential voltage controlled logarithmic attenuator and method |
| US6002291A (en) * | 1998-02-27 | 1999-12-14 | Analog Devices, Inc. | Cubic type temperature function generator with adjustable parameters |
| US6229375B1 (en) | 1999-08-18 | 2001-05-08 | Texas Instruments Incorporated | Programmable low noise CMOS differentially voltage controlled logarithmic attenuator and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3493735A (en) * | 1964-03-20 | 1970-02-03 | North Atlantic Industries | Computer circuits for processing trigonometric data |
| US3646337A (en) * | 1969-09-29 | 1972-02-29 | North Atlantic Industries | Apparatus for processing angular data |
| US3984672A (en) * | 1974-12-05 | 1976-10-05 | Control Systems Research, Inc. | Solid state translator |
| DE2637175B2 (de) * | 1976-08-18 | 1979-01-04 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Einrichtung zur Erfassung des Betrags und des Phasenwinkels eines ebenen Vektors |
| US4335443A (en) * | 1979-12-21 | 1982-06-15 | Dickey Baron C | Electronic angle resolver |
-
1982
- 1982-02-01 US US06/344,544 patent/US4476538A/en not_active Expired - Lifetime
-
1983
- 1983-01-11 GB GB08300592A patent/GB2119547B/en not_active Expired
- 1983-01-11 CA CA000419217A patent/CA1184662A/en not_active Expired
- 1983-01-26 FR FR8301169A patent/FR2520899B1/fr not_active Expired
- 1983-01-27 NL NL8300302A patent/NL8300302A/nl not_active Application Discontinuation
- 1983-01-29 DE DE19833302991 patent/DE3302991A1/de not_active Withdrawn
- 1983-02-01 JP JP58013861A patent/JPS58132864A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB8300592D0 (en) | 1983-02-09 |
| DE3302991A1 (de) | 1983-08-11 |
| JPS58132864A (ja) | 1983-08-08 |
| FR2520899B1 (fr) | 1988-08-12 |
| FR2520899A1 (fr) | 1983-08-05 |
| GB2119547A (en) | 1983-11-16 |
| US4476538A (en) | 1984-10-09 |
| NL8300302A (nl) | 1983-09-01 |
| CA1184662A (en) | 1985-03-26 |
| GB2119547B (en) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586155A (en) | High-accuracy four-quadrant multiplier which also is capable of four-quadrant division | |
| JPH0351028B2 (ja) | ||
| JPH011288A (ja) | 温度補償集積回路ホール効果装置 | |
| US4168528A (en) | Voltage to current conversion circuit | |
| JPH01500868A (ja) | 直角信号発生器 | |
| US4475169A (en) | High-accuracy sine-function generator | |
| JPH0544845B2 (ja) | ||
| US4885547A (en) | Gain cell with digital control | |
| US4737703A (en) | Variable phase shifting circuit | |
| JPS5953563B2 (ja) | 定電流源回路装置 | |
| JP3283137B2 (ja) | 可変利得増幅回路 | |
| JPH06237127A (ja) | 相互コンダクタンス増幅器 | |
| EP0036096B1 (en) | Transistor differential circuit with exponential transfer characteristic | |
| JPH0253961B2 (ja) | ||
| JPS633353B2 (ja) | ||
| JPS59103103A (ja) | 不感帯制御回路 | |
| JPH0462608B2 (ja) | ||
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| US5389886A (en) | Quadrature signals frequency doubler | |
| JPS6233368Y2 (ja) | ||
| Tadic | A/spl beta/-error elimination in the translinear reduction of the" log-antilog" multiplier/divider | |
| SU769559A1 (ru) | Четырехквадрантное множительное устройство | |
| JP3094764B2 (ja) | 基準電流発生回路 | |
| JPS62115910A (ja) | 可変移相回路 | |
| JPS6223164Y2 (ja) |