JPS58170205A - デジタル型移相回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （４）発明の技術分野 本発明祉、デジタル型移相回路、特に正弦波をサンプリ
ングし九振幅データをメモリ上に格納しておき、当該メ
モリから上記振幅データを順に続出してゆく処理に変更
を与えることによって、正弦波信号の位相をシフトする
ようにしたデジタル蓋移相回路に関するものである。

（Ｂ）　　技術の背景と問題点 例えば変復調回路などにおいては、予め定められた振幅
の正弦波信号について当該信号の位相を進み方向または
遅れ方向にシフトすることが望まれる場合がある。

従来、この種の移相を行わせるに尚ってはアナログ量の
正弦波信号を例えばＣＲブリッジ回路などにて移相せし
めるようにしていた。この場合、周波数が十分高くなれ
ばハードウェア構成も小型化できるが限度があり、集積
回路化が困難である。

（Ｃ）発明の目的と構成 本発明は上記の点を解決することを目的としており、本
発明のデジタル型移相回路は、正弦波発生手段をもうけ
、位相制御情報にもとづいて上記正弦波発生手段から出
力される正弦波信号の位相を進み方向または遅れ方向に
制御する移相回路において、正弦波信号を複数の位相位
置にてサンプリングした振幅データが上記位相位置の順
番に順に対応づけられたアドレスに格納されてなるメモ
リ、骸メモリからの読出し情報をアナログ信号に変換す
るＤ／Ａ変換器、該Ｄ／Ａ変換器出力を平滑化する平滑
回路、上記メモリに対するアクセス・アドレスをクロッ
ク入力に対応して順に更新してゆく計数回路、および咳
計数回路の内容を変更”１ １　　　するよう制御するアドレス修正回路をそなえ、
上記計数回路の内容にもとづいて上記メモリのアドレス
を順に読出してゆく間に、上記アドレス修正回路によっ
て、上記計数回路の内容の歩進態様を制御せしめて、上
記平滑回路から得られる正弦波の位相をシフトするよう
にしたことを特徴としている。以下図面を参照しつつ説
明する。

（Ｄ）発明の実施例 第１図は本発明の一実施例構成、第２図（Ａ）、（Ｂ）
は夫々本発明による移相制御の概念を説明する説明図を
示す。

第１図において、】はメモリ、２はＤ／Ａ変換器であっ
てメモリｌから読出された振幅データをアナログ信号に
変換するもの、３は平滑回路であってＤ／Ａ変換器２か
らの出力を平滑化するもの、４は計数回路であってクロ
ックによって歩進されてゆきメモリＩに対するアクセス
−アドレスを生成するもの、５はアドレス修正回路であ
って図示の場合には図示ＵＰ情報またはＤＯＷＮ情報が
与えられたとき計数回路４の出力に対して修正を行った
結果を計数回路４に対して゛プリセットするもの、６は
バッファ・カウンタであって進み方向シフト指示（＋ｌ
）または遅れ方向シフト指示（−１）の位相制御情報を
受取って加・減算を行ってゆき上述のＵＰ情報またはＤ
ＯＷＮ情報を発するものを表わしている。

メモリ１上には、例えば第２図■図示実線て示す如き正
弦波信号について、φ０、φ１、ナ２・・・・の如くサ
ンプリングした振幅データが、メモリｌの例えばアドレ
スナ０．＋１．す２、・・・・に格納されている０゛計
数路４はクロック入力に対応してその内容が常時値ｒＯ
Ｊ、ｒｌＪ、ｒ　２　Ｊ、ｒ　３Ｊ、・・・・ｒＯＪ、
ｒｌＪ・・・・と歩進されてゆくように構成されており
、その内容によってメモリｌがアクセスされてゆく。即
ち、メモリｌからは、第２図（Ａ）図示の実線で示す正
弦波信号に対応した振幅データが順に読出される。そし
て当該振幅データはＤ／Ａ変換器２と平滑回路とを介し
て、元の上記実線で示す正弦波信号に対応したアナログ
信号が得られている。

バッファ・カウンタ６は、例えば３ビツトのカウンタで
構成され、リセット状態で値「４」をもつようにされる
。そして、位相を進ませることを指示するよう位相制御
情報が「＋１」を指示していることが判ると、その都度
、パッーファ・カウンタ６の内容は＋１ずつされてゆく
。そして、値「７」から「８」へ移るとき中ヤリ出力が
生じ、図示ＵＰ情報となる。また位相を遅らせることを
指示するよう位相制御情報がｒ−Ｉ　Ｊを指示している
ことが判ると、その都度、バッファ・カウンタ６の内容
は−ｌずつ減算されてゆく。そして値ｒＯＪから負に移
るときボロー出力が生じ、図示ＤＯＷＮ情報となる。

図示ＵＰ情報が出力されると、アドレス修正回路５は、
その時点にメモリｌをアクセスしているアドレス情報（
即ち計数回路の内容）に＋２を行って計数回路４にプリ
セットする。またＤＯＷＮ情報が出力されると、その時
点のアドレス情報を取込んでそのままの値を計数回路４
にプリセットする。この間の状況を第２図（Ｂ）を参照
して説明するＯ 今仮に、アドレス（Ｌ−１）に振幅データＡ（−１１が
格納され、アドレス↓に振幅データＡ０が格納され、ア
ドレス（Ａ＋１）に振幅データＡ、が格納され・・・・
ているとする。そして、計数回路４の内容がｂとなった
時点で上記ＵＰ情報が出力されたとする。本来ならば計
数回路４の内容は（Ｌｌｌ）と歩進されてメモリｌをア
クセスしようとされる所であるが、アドレス修正回路５
は上記内容シに対して＋２を行って計数回路４の内容を
強制的に（Ａ＋２）にする。この結果、メモリｌから振
幅データがＡＯＳＡ宜、Ａｌ・・・・・・の如く読出さ
れることとなり、以後第２図（Ｂ）図示の白丸印の点を
辿ってゆくこととなる。即ち位相が進む形となる。また
計数回路４の内容がｈとなった時点で上記ＤＯＷＮ情報
が出力されたとすると、本来ならば計数回路４の内容は
（Ｌｌｌ）と歩進されてメモリｌをアクセスしようとす
る所であるが、アドレス修正回路５は上記内容すを計数
回路４にプリセットする。この結果、メモリｌから振幅
データがＡ６　、　Ａ６　、　Ａ、　、・・・・の如く
読出されることとなり、以後第２図（Ｂ）図示のＸ印の
点を辿ってゆくこととなる。即ち位相が遅れる形となる
。

（勅　発明の詳細 な説明した如く、本発明によれば、メモリに対するアク
セス・アドレスの順序に変更を加える制御を行うだけで
移相せしめることができ、いわば（純）デジタル的な移
相回路を提供することができる。ｔた集積回路化にも非
常に有効である０

【図面の簡単な説明】

第１図は本発明の一実施例、構成、第２図（Ａ）、（Ｂ
）は夫々本発明による移相制御め概念を説明する説明図
を示す。 図中、ｌはメモリ、２はＤ／Ａ変換器、３は平滑回路、
４祉計数回路、５はアドレス修正回路、６はバッファ・
カウンタを表わしている０特許出願人　富士通株式会社

Claims (1)

【特許請求の範囲】
1. 正弦波発生手段をもうけ、位相制御情報にもとづいて上
   記正弦波発生手段から出力される正弦波信号の位相を進
   み方向または遅れ方向に制御する移相回路において、正
   弦波信号を複数の位相位置にてサンプリングした振幅デ
   ータが上記位相位置の順番に順に対応づけられたアドレ
   スに格納されてなるメモリ、該メ舌すからの読出し情報
   をアナログ信号に変換する用／ム変換器、瞭り／ム変換
   器出力を平滑化する平滑回路、上記メモリに対するアク
   セス・アドレスをクロック入力に対応して順に更新して
   ゆく計数回路、および該計数回路の内容を変更するよう
   制御するアドレス修正回路をそなえ、上記計数回路の内
   容にもとづいて上記メモリのアドレスを順に読出してゆ
   く間に、上記アドレス修正回路によって、上記計数回路
   の内容の歩道態様を制御せしめて、上記平滑回路から得
   られる正弦波の位相をシフトするようにしたことを特徴
   とするデジタル蓋移相回路。