JPS58168240A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58168240A JPS58168240A JP57050096A JP5009682A JPS58168240A JP S58168240 A JPS58168240 A JP S58168240A JP 57050096 A JP57050096 A JP 57050096A JP 5009682 A JP5009682 A JP 5009682A JP S58168240 A JPS58168240 A JP S58168240A
- Authority
- JP
- Japan
- Prior art keywords
- covered
- insulating film
- film
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１発−Ｏ技術分野
渾発情は半導体装置、４ＩＫ亭導体装置Ｏ多層配−Ｃ九
めＯｆ！線層関絶縁膜に係る・ （２１１１＊技術と問題点 多響配−は、集積■踏における配−領域Ｏ面積を減少さ
せる丸めに、金属配線と絶縁膜とを順次に重ねる技術で
ある。仁の多層配線技術の一つとして金１配一層間絶縁
膜Ｋ）んシリケートガラス（ＰＩＧ）が多く用いられて
いる。そして、こＯ）んシリケートガラスは常圧下で化
学的ＫＪＩ着（ＣＶＤ）されている０このような常圧Ｃ
ＶＤＫよるＰＩＧ層は＊ａが必ずしも均一ではなく、ク
ラ、夕が入りやすく、水を透過する傾向がある０ （荀発明０１的 本ｌＩ＠は、以上０＊０＊従来技術に−み、半導体装置
の多層配−における配一層間絶縁膜の被覆を均一にし、
タフツタの発生を減少し、水の透過を騎止する構成を提
供することを目的とする。
めＯｆ！線層関絶縁膜に係る・ （２１１１＊技術と問題点 多響配−は、集積■踏における配−領域Ｏ面積を減少さ
せる丸めに、金属配線と絶縁膜とを順次に重ねる技術で
ある。仁の多層配線技術の一つとして金１配一層間絶縁
膜Ｋ）んシリケートガラス（ＰＩＧ）が多く用いられて
いる。そして、こＯ）んシリケートガラスは常圧下で化
学的ＫＪＩ着（ＣＶＤ）されている０このような常圧Ｃ
ＶＤＫよるＰＩＧ層は＊ａが必ずしも均一ではなく、ク
ラ、夕が入りやすく、水を透過する傾向がある０ （荀発明０１的 本ｌＩ＠は、以上０＊０＊従来技術に−み、半導体装置
の多層配−における配一層間絶縁膜の被覆を均一にし、
タフツタの発生を減少し、水の透過を騎止する構成を提
供することを目的とする。
（４）ｍｉｌｌＯ榔威
そして、本−一は上記目的を達成するために、半導体装
置Ｏ多層配線における配一層間絶縁膜の少なくとも−１
１に減圧下の化学蒸着法によるノンドー７’１ｉｉＯ，
を使用し九半導体装置を提供する０減圧ＣＶＤで被着し
かつノンドープの８１０２を使用することｋよって、配
−に対する絶縁膜の被覆がよ勤絢−で良好なものとなり
、クラ、夕が減少し、そして水分の浸透を阻止すること
が可能になる。
置Ｏ多層配線における配一層間絶縁膜の少なくとも−１
１に減圧下の化学蒸着法によるノンドー７’１ｉｉＯ，
を使用し九半導体装置を提供する０減圧ＣＶＤで被着し
かつノンドープの８１０２を使用することｋよって、配
−に対する絶縁膜の被覆がよ勤絢−で良好なものとなり
、クラ、夕が減少し、そして水分の浸透を阻止すること
が可能になる。
この減圧ＣＶＤノンドープ８１０２膜で配線を被覆し丸
後、絶縁膜の残部として、Ｐ２Ｏを使用してもよく、ｆ
ｅＩセス的にはその方が好ましい。
後、絶縁膜の残部として、Ｐ２Ｏを使用してもよく、ｆ
ｅＩセス的にはその方が好ましい。
（５）発明の実施例
以下本発明の実施例について詳述する。 −・第
ｉｍｌを参照すると一シリコンウェーハ１１．にトラン
シスＩ等の半導体素子を形威し、該゛シリコンウェーハ
１１の表面を覆う二酸化シリコン（８１０□）等の絶縁
属に電極廖を形成後、アルミニウムを厚さ約１．０（ａ
ｍ）Ｋ１１着し、エツチングして電極の配線２を作成す
る。それから、ウエーノ・をホルダーに保持して反応炉
−４装入し、圧力０．５〜１、０ ［Ｔｏｒｒ］、温度
４２５ （Ｃ）の下でモル比１対３０モノシラン（８１
Ｈ４）と酸素（０，） とをシャワーの形で導入する
ことによって、ノンドーグの５ｔＯ２を減圧下で厚さ約
１．５〔μｍ〕（平坦１１１）Ｋ被着する。
ｉｍｌを参照すると一シリコンウェーハ１１．にトラン
シスＩ等の半導体素子を形威し、該゛シリコンウェーハ
１１の表面を覆う二酸化シリコン（８１０□）等の絶縁
属に電極廖を形成後、アルミニウムを厚さ約１．０（ａ
ｍ）Ｋ１１着し、エツチングして電極の配線２を作成す
る。それから、ウエーノ・をホルダーに保持して反応炉
−４装入し、圧力０．５〜１、０ ［Ｔｏｒｒ］、温度
４２５ （Ｃ）の下でモル比１対３０モノシラン（８１
Ｈ４）と酸素（０，） とをシャワーの形で導入する
ことによって、ノンドーグの５ｔＯ２を減圧下で厚さ約
１．５〔μｍ〕（平坦１１１）Ｋ被着する。
それから、厚さ１．ＯＣａｍ） （平坦部）Ｋレノスト
を論布し、２００ 〔Ｃ）の温度で２０分関ベークした
後、フントロールエッチしく例えば、ＣＦ４＋０２でＳ
ｌＯ□とレゾストのエツチング速度比一定の条件下でエ
ツチングするとか、平行平板形ゾラズマエ、チャー中イ
オンミリングで機械的にエツチングする）、平坦部で約
３０００〜５０００１：χ〕ｏｕｓｔ＞ ｓｔｏ、 ＋
残ルｘ ５ Ｋ Ｌ、コウＬテ５ｔｏ２１．ｌＩ画を平
坦化する（第３図の４参照）。その上で、絶縁属であれ
ば何でもよいが、例えばＰ２Ｏを厚さ約ｏ、ｓ〜１．０
（Ｊｌ鵬〕徴着する（總２図の６参照）。
を論布し、２００ 〔Ｃ）の温度で２０分関ベークした
後、フントロールエッチしく例えば、ＣＦ４＋０２でＳ
ｌＯ□とレゾストのエツチング速度比一定の条件下でエ
ツチングするとか、平行平板形ゾラズマエ、チャー中イ
オンミリングで機械的にエツチングする）、平坦部で約
３０００〜５０００１：χ〕ｏｕｓｔ＞ ｓｔｏ、 ＋
残ルｘ ５ Ｋ Ｌ、コウＬテ５ｔｏ２１．ｌＩ画を平
坦化する（第３図の４参照）。その上で、絶縁属であれ
ば何でもよいが、例えばＰ２Ｏを厚さ約ｏ、ｓ〜１．０
（Ｊｌ鵬〕徴着する（總２図の６参照）。
その後は、通常の手法過シに、配線層間スルーホールを
エツチングで形威し、約１．５〔μ醜〕の厚さのアルζ
ニウム嬉二層を被着し、第二層配線層と威す。
エツチングで形威し、約１．５〔μ醜〕の厚さのアルζ
ニウム嬉二層を被着し、第二層配線層と威す。
＜＠＊＠ｔ）１１１１１
以上のｌｌｌ１−から−らかなように、本実＠によれば
、半導体装置の多層配線における配一層間絶縁物の砿嶺
性、防水性を改良し、クラ、夕の発生も減少することが
できる。
、半導体装置の多層配線における配一層間絶縁物の砿嶺
性、防水性を改良し、クラ、夕の発生も減少することが
できる。
４１１１画の簡単な＊ａ
１１ＩｌｌＩｌは本発明に従りヤアル＜ニウム配線上に
減圧ＣＶＴ）ＫよるノイドーグのＳｌＯ□膜を被着した
ときの断面−１第２図は上記５ｔＯ２膜を平坦化しえ螢
Ｐ８Ｇ膜をその上に被着した零発ＩＩＩＩＫよる配線層
Ｈ絶ＩＩｋｌＩＯ断面−である ２・・・アルミニウム配線、４・・・８１０．膜、６・
・・ １Ｐ８Ｇ膜。
減圧ＣＶＴ）ＫよるノイドーグのＳｌＯ□膜を被着した
ときの断面−１第２図は上記５ｔＯ２膜を平坦化しえ螢
Ｐ８Ｇ膜をその上に被着した零発ＩＩＩＩＫよる配線層
Ｈ絶ＩＩｋｌＩＯ断面−である ２・・・アルミニウム配線、４・・・８１０．膜、６・
・・ １Ｐ８Ｇ膜。
、 １ 。
特許出願人
富士通株式★社 。
特許出願代理人 −。
弁理士、 富 木 、４朗
弁理５士 画 値 和、之 −弁理士 内
１）申 男 弁理士 山、口 昭 之 ７．１ 図 曹 ビ 第２図 ［ じ し
１）申 男 弁理士 山、口 昭 之 ７．１ 図 曹 ビ 第２図 ［ じ し
Claims (1)
- １、半導体装置の多層配線技術めの配線層闘艶縁ＩＩ（
、少なくとも一郁に減圧下Ｏ化拳峠気相威長法に−ゐノ
ンドーグ二酸化シリーン層を使用してなることを特徴と
する半導体装置・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050096A JPS58168240A (ja) | 1982-03-30 | 1982-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050096A JPS58168240A (ja) | 1982-03-30 | 1982-03-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58168240A true JPS58168240A (ja) | 1983-10-04 |
Family
ID=12849526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57050096A Pending JPS58168240A (ja) | 1982-03-30 | 1982-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168240A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6088434A (ja) * | 1983-10-21 | 1985-05-18 | Seiko Epson Corp | 半導体集積回路装置 |
| US5164339A (en) * | 1988-09-30 | 1992-11-17 | Siemens-Bendix Automotive Electronics L.P. | Fabrication of oxynitride frontside microstructures |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932634A (ja) * | 1972-07-20 | 1974-03-25 | ||
| JPS5135292A (en) * | 1974-09-20 | 1976-03-25 | Matsushita Electric Ind Co Ltd | Handotaisochi oyobi sonoseizohoho |
| JPS5253666A (en) * | 1975-10-29 | 1977-04-30 | Hitachi Ltd | Method of preventing impurity diffusion from doped oxide |
| JPS56137639A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Decompression vapor growth device |
-
1982
- 1982-03-30 JP JP57050096A patent/JPS58168240A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932634A (ja) * | 1972-07-20 | 1974-03-25 | ||
| JPS5135292A (en) * | 1974-09-20 | 1976-03-25 | Matsushita Electric Ind Co Ltd | Handotaisochi oyobi sonoseizohoho |
| JPS5253666A (en) * | 1975-10-29 | 1977-04-30 | Hitachi Ltd | Method of preventing impurity diffusion from doped oxide |
| JPS56137639A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Decompression vapor growth device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6088434A (ja) * | 1983-10-21 | 1985-05-18 | Seiko Epson Corp | 半導体集積回路装置 |
| US5164339A (en) * | 1988-09-30 | 1992-11-17 | Siemens-Bendix Automotive Electronics L.P. | Fabrication of oxynitride frontside microstructures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100206630B1 (ko) | 반도체장치의 제조방법 | |
| US5399529A (en) | Process for producing semiconductor devices | |
| US5459105A (en) | Method of manufacturing a semiconductor device having multilayer insulating films | |
| JPH04239750A (ja) | フッ素含有シリコン酸化膜の形成方法 | |
| JPH01235254A (ja) | 半導体装置及びその製造方法 | |
| JPH09307074A (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| JPS58168240A (ja) | 半導体装置 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| Ohishi et al. | Preparation and gas barrier characteristics of polysilazane derived multi-layered silica thin films formed on alicyclic polyimide film using ultraviolet irradiation | |
| JP3877472B2 (ja) | 層間絶縁膜の形成方法 | |
| US6544882B1 (en) | Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits | |
| JP3158835B2 (ja) | 半導体装置とその製造方法 | |
| JPH0258353A (ja) | 半導体装置 | |
| KR20010010169A (ko) | 불소화 실리콘 산화물 절연막이 형성된 강유전체 메모리 및 그 절연막 형성방법 | |
| JPH0419707B2 (ja) | ||
| JPH08167650A (ja) | 絶縁膜構造およびその製造方法 | |
| JPH0316129A (ja) | 窒化シリコン膜の生成方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| KR100332117B1 (ko) | 반도체소자의금속층간절연막형성방법 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JPH08203890A (ja) | 半導体装置の層間絶縁膜形成方法 | |
| JPH0846045A (ja) | 半導体装置 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JPH0669361A (ja) | 半導体装置とその製造方法 | |
| JPS59217341A (ja) | 半導体集積回路装置の製造方法 |