JPS58166758A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58166758A JPS58166758A JP57050591A JP5059182A JPS58166758A JP S58166758 A JPS58166758 A JP S58166758A JP 57050591 A JP57050591 A JP 57050591A JP 5059182 A JP5059182 A JP 5059182A JP S58166758 A JPS58166758 A JP S58166758A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- substrate
- insulating film
- trapezoidal groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims 3
- 230000005669 field effect Effects 0.000 abstract description 9
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
近年ＭＯ８形電界効果トランジスタに於て、素子の高性
能化のため、高電圧・高電流を特徴とする高電力化と、
高速・高電流利得を特徴とする高周波化に努力が払われ
ている。本発明は高周波化を計る上で、制御性の良いＭ
Ｏ８彫電昇効果トランジスタを含む半導体装置を提供す
るものである。
能化のため、高電圧・高電流を特徴とする高電力化と、
高速・高電流利得を特徴とする高周波化に努力が払われ
ている。本発明は高周波化を計る上で、制御性の良いＭ
Ｏ８彫電昇効果トランジスタを含む半導体装置を提供す
るものである。
ＭＯａ形電界効果トランジスタの高周波化のための有能
指数（Ｆｉｇｕｒｅ ｏｆ ｍｅｒｉｔ ） Ｆは、素
子特性及び素子構造パラメータで表わすと、 である。ここでｆｍ：素子の相互フンダクタンス、Ｃｉ
ｎ：入力容量、Ｊ：キャリア移動度、Ｖ、正味のゲート
’ｌｌ圧、ｖａ：チャリアのドリフト速度、Ｌ＋実効チ
ャネル長である。これらの指数から高周波化のための条
件は、第１にチャネル長の低減であり、次にキャリア移
動度の向上とバイアス電圧の上昇、従ってキャリアのド
リフト速度に依存する。これらの要請から現状ではチャ
ネル長は１μ以下のサグミクロンのサイズが要求されて
おり、このサイズの微小化に伴って種々の製造上の制御
性の間組が生じている。すなわちチャネル長はもちろん
のことしきい値電圧がばらついたり、ドレイン耐圧が減
少するといった問題がある。本発明は、かかる問題に鑑
み、制御性が良く、且つ高周波特性の優れたＭＯＢ電界
効果トランジスタの製造方法を提供するものである。
指数（Ｆｉｇｕｒｅ ｏｆ ｍｅｒｉｔ ） Ｆは、素
子特性及び素子構造パラメータで表わすと、 である。ここでｆｍ：素子の相互フンダクタンス、Ｃｉ
ｎ：入力容量、Ｊ：キャリア移動度、Ｖ、正味のゲート
’ｌｌ圧、ｖａ：チャリアのドリフト速度、Ｌ＋実効チ
ャネル長である。これらの指数から高周波化のための条
件は、第１にチャネル長の低減であり、次にキャリア移
動度の向上とバイアス電圧の上昇、従ってキャリアのド
リフト速度に依存する。これらの要請から現状ではチャ
ネル長は１μ以下のサグミクロンのサイズが要求されて
おり、このサイズの微小化に伴って種々の製造上の制御
性の間組が生じている。すなわちチャネル長はもちろん
のことしきい値電圧がばらついたり、ドレイン耐圧が減
少するといった問題がある。本発明は、かかる問題に鑑
み、制御性が良く、且つ高周波特性の優れたＭＯＢ電界
効果トランジスタの製造方法を提供するものである。
以下、本発明の実施例を図面によって説明する。
まず、第１図（１）に示すように（１００）面のＰ型シ
リコン基板）内にイオン注入、熱拡散或は、ｄｏｐｅｄ
−ＣＶＤ法等によりＮ型拡散領域２を形成しその後絶
縁膜５を形成する。次に写真蝕刻技術によりフォト・レ
ジスト４をパターニングし、絶縁膜３をエツチングして
スリット幅がＬの窓を設ける。次にＫＯＨ溶液を用いて
Ｓｉの異方性エツチングを行い、第１図（ｂ）に示すよ
うに逆台形状に刀の溝を形成する。この際、温度が８０
℃の場合ＫＯＨ濃度は３０％以上必要である。濃度が低
いと、エッチ・ピットやヒロックスが発生するからであ
る。異方性エツチング液としては前記ＫＯＨ水溶液の外
にＫＯＨ−Ｉ Ｐ人（イソブ四ビルアルコール）溶液、
ヒドラジン水溶液等があるが、種々の条件について検討
した結果、前記条件に於て３５％ＫＯＨ溶液が最も良い
結果を示した。次に本発明に於て重要な工程であるが、
第１図（ｂ）に示すように入射角をθだけ傾けたイオン
注入により逆台形状溝の傾斜部の一方にムｓ、Ｐ等のド
ナー不純物を選択的に注入し適当な熱処理を施しＮ＠ソ
ース領域５を形成する。次に第１図（Ｃ）の如く、熱酸
化によりゲート酸化膜６′、６“及び層間絶縁膜６を形
成する。これらのソース拡散領域及びゲート酸化膜形成
工程は本発明の特徴の一つである。すなわちソース形成
領域の不純物濃度は１０”ｅＩｊ’以上の高濃度である
ことと、ゲート酸化条件はソース領域の不純物の型によ
って、温度、雰囲気を適当に選ぶことが重要である。そ
れは、ソース拡散領域の抵抗すなわちソース寄生抵抗を
低減するためと、ソース拡散領域上の酸化膜６を厚くし
て、その後に形成するゲート電極７と、ソース領域間の
寄生容量を低減するためである。酸化膜６は、ゲート酸
化膜６′、６“と則時に形成するが、ソース領域の不純
物濃度が１０ｃＷ４ 以上の高濃度の場合、増速酸化
によって低濃度のゲート領域の酸化膜厚の数倍程度に厚
くすることができる。この酸化条件は不純物の型によっ
て異り、前記Ｐ（リン）のよりなＮ１１（７）場合には
低温（１ｏｏｏ℃以下の）、Ｈ，Ｏ雰囲気の条件が良い
。例えば（９００℃、ＨｍＯ）の場合、ゲー）９９化膜
淳の３〜４倍程度にすることが可能である。一方前記実
施例とは、逆の型の（実施例がｎ・チャネル型に対して
Ｐ・チャネル型の場合など）Ｂ（ホウ素）のようなＰ型
不純物の場合には高温（１０００℃以上）、ドライ０鵞
雰囲気の条件が良い。次に、ゲート酸化膜形成後、ゲー
ト電極７を形成する。最後に、ソース及びドレイン拡散
領域２′及び２“にコンタクト室の開孔部を設け、それ
ぞれにＡｔ等の金属電極を形成して所望のＭＯａ型電界
効果トランジスタの製造を完成するが、電＆形成以降は
従来の製造法と大きく蛮わらず、本発明の主旨からは外
れているので、詳細な説明は省略する。前記説明のＭＯ
８ｇ電界効果トランジスタに於て、第１図（Ｃ）のＥ型
ＭＯ８領域８及びＤ型ＭＯ８領域９は、それぞれエンへ
ンスメント型（以下Ｅ型という）及びデプレッシ薗ン皺
（以下り型という）ＭＯＳとなるように、これらのｖＴ
コントロールを適切に行うことが、本発明の重要なポ
イントである。これらの条件については次式が成立する
ように逆台形溝の幾何学的寸法を考慮して決定される。
リコン基板）内にイオン注入、熱拡散或は、ｄｏｐｅｄ
−ＣＶＤ法等によりＮ型拡散領域２を形成しその後絶
縁膜５を形成する。次に写真蝕刻技術によりフォト・レ
ジスト４をパターニングし、絶縁膜３をエツチングして
スリット幅がＬの窓を設ける。次にＫＯＨ溶液を用いて
Ｓｉの異方性エツチングを行い、第１図（ｂ）に示すよ
うに逆台形状に刀の溝を形成する。この際、温度が８０
℃の場合ＫＯＨ濃度は３０％以上必要である。濃度が低
いと、エッチ・ピットやヒロックスが発生するからであ
る。異方性エツチング液としては前記ＫＯＨ水溶液の外
にＫＯＨ−Ｉ Ｐ人（イソブ四ビルアルコール）溶液、
ヒドラジン水溶液等があるが、種々の条件について検討
した結果、前記条件に於て３５％ＫＯＨ溶液が最も良い
結果を示した。次に本発明に於て重要な工程であるが、
第１図（ｂ）に示すように入射角をθだけ傾けたイオン
注入により逆台形状溝の傾斜部の一方にムｓ、Ｐ等のド
ナー不純物を選択的に注入し適当な熱処理を施しＮ＠ソ
ース領域５を形成する。次に第１図（Ｃ）の如く、熱酸
化によりゲート酸化膜６′、６“及び層間絶縁膜６を形
成する。これらのソース拡散領域及びゲート酸化膜形成
工程は本発明の特徴の一つである。すなわちソース形成
領域の不純物濃度は１０”ｅＩｊ’以上の高濃度である
ことと、ゲート酸化条件はソース領域の不純物の型によ
って、温度、雰囲気を適当に選ぶことが重要である。そ
れは、ソース拡散領域の抵抗すなわちソース寄生抵抗を
低減するためと、ソース拡散領域上の酸化膜６を厚くし
て、その後に形成するゲート電極７と、ソース領域間の
寄生容量を低減するためである。酸化膜６は、ゲート酸
化膜６′、６“と則時に形成するが、ソース領域の不純
物濃度が１０ｃＷ４ 以上の高濃度の場合、増速酸化
によって低濃度のゲート領域の酸化膜厚の数倍程度に厚
くすることができる。この酸化条件は不純物の型によっ
て異り、前記Ｐ（リン）のよりなＮ１１（７）場合には
低温（１ｏｏｏ℃以下の）、Ｈ，Ｏ雰囲気の条件が良い
。例えば（９００℃、ＨｍＯ）の場合、ゲー）９９化膜
淳の３〜４倍程度にすることが可能である。一方前記実
施例とは、逆の型の（実施例がｎ・チャネル型に対して
Ｐ・チャネル型の場合など）Ｂ（ホウ素）のようなＰ型
不純物の場合には高温（１０００℃以上）、ドライ０鵞
雰囲気の条件が良い。次に、ゲート酸化膜形成後、ゲー
ト電極７を形成する。最後に、ソース及びドレイン拡散
領域２′及び２“にコンタクト室の開孔部を設け、それ
ぞれにＡｔ等の金属電極を形成して所望のＭＯａ型電界
効果トランジスタの製造を完成するが、電＆形成以降は
従来の製造法と大きく蛮わらず、本発明の主旨からは外
れているので、詳細な説明は省略する。前記説明のＭＯ
８ｇ電界効果トランジスタに於て、第１図（Ｃ）のＥ型
ＭＯ８領域８及びＤ型ＭＯ８領域９は、それぞれエンへ
ンスメント型（以下Ｅ型という）及びデプレッシ薗ン皺
（以下り型という）ＭＯＳとなるように、これらのｖＴ
コントロールを適切に行うことが、本発明の重要なポ
イントである。これらの条件については次式が成立する
ように逆台形溝の幾何学的寸法を考慮して決定される。
すなわち、ドレイン電流の使用範囲に於てその最大値値
をＩＢ、ｍａｘとした時の条件式は次の通りである。
をＩＢ、ｍａｘとした時の条件式は次の通りである。
ここで ＶＴ、 ； ＢｍＭＯ８のターンオン電圧ＶＴ
、 ； Ｄ型ＭＯ８のターンオン電圧μ意；Ｄ型ＭＯ８
のチャネル長 Ｃｏｘ、鵞；Ｄ型ＭＯ８のゲート酸化膜容量Ｗ；ｇ、Ｄ
型ＭＯ８のチャネル幅 上記（１）式から、ＩＤの範囲を大きくとるためには、
鳥か大きく 、ＶＴｔ と■Ｔ、の差を大きくする必
要が生ずる。鳥は第１図（Ｃ）の領域９の幾何学的寸法
と表面移動度によって決まる。一方、ターン・オン電圧
ＶＴ、 、 ＶＴ、 は基板の不純物濃度、ゲート酸
化膜厚、８ｉ−８ｉｎ！系のＱｓｓの関数である。第１
図（Ｃ）の領域８，９の面方位はそれぞれ（１ｏｏ））
、 （１１１１）面である。これは前記条件に好都合
である。第１に８ｉ−８ｉ０．系のＱｓｓは面方位依存
性のため、ｖ’ｒ、 ） ＶＴ、であること、次に前述
したゲート酸化膜形成に於て熱酸化を用いるため、ゲー
ト酸化膜厚に面方位依存性を生じる。これら、： の因子によってもＶＴ、 ） ＶＴ、の傾向になる。さ
らに、これらの条件以上のＩＤの範囲が必要な時は第１
に基板の不純物濃度を考慮する。すなわち、第１図（ｄ
）に同図（Ｃ）と対比して示した如く基板１よりも高濃
度領域１′を有する基板を用いる。
、 ； Ｄ型ＭＯ８のターンオン電圧μ意；Ｄ型ＭＯ８
のチャネル長 Ｃｏｘ、鵞；Ｄ型ＭＯ８のゲート酸化膜容量Ｗ；ｇ、Ｄ
型ＭＯ８のチャネル幅 上記（１）式から、ＩＤの範囲を大きくとるためには、
鳥か大きく 、ＶＴｔ と■Ｔ、の差を大きくする必
要が生ずる。鳥は第１図（Ｃ）の領域９の幾何学的寸法
と表面移動度によって決まる。一方、ターン・オン電圧
ＶＴ、 、 ＶＴ、 は基板の不純物濃度、ゲート酸
化膜厚、８ｉ−８ｉｎ！系のＱｓｓの関数である。第１
図（Ｃ）の領域８，９の面方位はそれぞれ（１ｏｏ））
、 （１１１１）面である。これは前記条件に好都合
である。第１に８ｉ−８ｉ０．系のＱｓｓは面方位依存
性のため、ｖ’ｒ、 ） ＶＴ、であること、次に前述
したゲート酸化膜形成に於て熱酸化を用いるため、ゲー
ト酸化膜厚に面方位依存性を生じる。これら、： の因子によってもＶＴ、 ） ＶＴ、の傾向になる。さ
らに、これらの条件以上のＩＤの範囲が必要な時は第１
に基板の不純物濃度を考慮する。すなわち、第１図（ｄ
）に同図（Ｃ）と対比して示した如く基板１よりも高濃
度領域１′を有する基板を用いる。
基板濃度か高いためにＶＴ−は増大する。第２にはイオ
ン注入によってＶＴ、を下げる方法がある。これはゲー
ト酸化膜形成後、ゲート電極７の形成前にＤ型ＭＯ８領
域すなわち第１図（Ｃ）の領域９の８ｉ−Ｓｉｎ、界面
近傍に１０１０〜１♂’ｃＩｉ”ｔ−ダのＮｉｌ［不純
物をイオン注入することによって可能である。
ン注入によってＶＴ、を下げる方法がある。これはゲー
ト酸化膜形成後、ゲート電極７の形成前にＤ型ＭＯ８領
域すなわち第１図（Ｃ）の領域９の８ｉ−Ｓｉｎ、界面
近傍に１０１０〜１♂’ｃＩｉ”ｔ−ダのＮｉｌ［不純
物をイオン注入することによって可能である。
但し、このイオン注入は第１図（ｂ）のソース領域５の
形成法と同様に注入角度を傾けて行う。ただし、この場
合はソース領域と対向しているので、その角度は一〇で
ある。以上の如く、条件式（１）、（２）が成立するよ
うに形成すること、言い換えると、Ａ或は（ＶＴ、 −
ｖ’ｒ１）の値を大きくすることによって使ハ〕するＩ
Ｄの範囲を拡げる事を特徴としたＭＯ８ＰＪ！電界効果
トランジスタの製造方法を示した。
形成法と同様に注入角度を傾けて行う。ただし、この場
合はソース領域と対向しているので、その角度は一〇で
ある。以上の如く、条件式（１）、（２）が成立するよ
うに形成すること、言い換えると、Ａ或は（ＶＴ、 −
ｖ’ｒ１）の値を大きくすることによって使ハ〕するＩ
Ｄの範囲を拡げる事を特徴としたＭＯ８ＰＪ！電界効果
トランジスタの製造方法を示した。
次に条件式（１〜（２）の所以について述べる。−例と
して第１図（Ｃ）の如く形成したＦ！ＤＭＯ８型電界効
果トランジスタの等価回路図と動作領域図を第２図（ａ
） 、 （ｂ）に示す。ｌｌｌ中Ｍ点は１Ｉｉｌ［Ｍ２
Ｓ部とＤ型ＭＯ８部の実効的な接点を示し、この電位を
Ｖｕとする。これらの動作領域図に於てＥ型、ＤｆＭＭ
Ｏ８のそれぞれの動作条件は領域１．１はＥ部力３カッ
ト・オフであるために電流は流れない。領域■。
して第１図（Ｃ）の如く形成したＦ！ＤＭＯ８型電界効
果トランジスタの等価回路図と動作領域図を第２図（ａ
） 、 （ｂ）に示す。ｌｌｌ中Ｍ点は１Ｉｉｌ［Ｍ２
Ｓ部とＤ型ＭＯ８部の実効的な接点を示し、この電位を
Ｖｕとする。これらの動作領域図に於てＥ型、ＤｆＭＭ
Ｏ８のそれぞれの動作条件は領域１．１はＥ部力３カッ
ト・オフであるために電流は流れない。領域■。
■に於てはＩ！型ＭＯ８部とＤ型Ｍ０８部の電流駆動能
力が同程度となり、双方が電流制限項となる力（、領域
１．Ｎに於てはＤ型Ｍ０８部の電流駆動能力が１１１１
ＭＯ３部の駆動能力より大きいため、全体としては１ｉ
ｉ［Ｍ２Ｓ部のみによって電流が決定される。
力が同程度となり、双方が電流制限項となる力（、領域
１．Ｎに於てはＤ型Ｍ０８部の電流駆動能力が１１１１
ＭＯ３部の駆動能力より大きいため、全体としては１ｉ
ｉ［Ｍ２Ｓ部のみによって電流が決定される。
Ｅ型ＭＯ８部は飽和状態であるので、この時の電流を線
形近似で示すと ＩＤ ＝−′Ｌ（ＶＧ −ＶＴ、 ）’ −（３）
Ｄ［Ｍ０８部は領域■では非飽和、領域■では飽和状態
となるが、ＶＧの範囲は第２図（ｂ）から■τ１ ＜
Ｖｏ ＜ ＶＴ１＋ｆ （ＶＴｌ−ＶＴ、 ） −−（
４）餉２図（ｂ）中、ＶＧＣ二ＶＴｔ ＋ｆ（ＶＴｔ
’Ｖ’ｒ、 ） ｒＶＤＣ： （ｆｆ＋４）（ＶＴ
Ｉ −ＶＴｔ ）、 ｆ（ＶＧ） ＝ＶＧ−ＶＴ。
形近似で示すと ＩＤ ＝−′Ｌ（ＶＧ −ＶＴ、 ）’ −（３）
Ｄ［Ｍ０８部は領域■では非飽和、領域■では飽和状態
となるが、ＶＧの範囲は第２図（ｂ）から■τ１ ＜
Ｖｏ ＜ ＶＴ１＋ｆ （ＶＴｌ−ＶＴ、 ） −−（
４）餉２図（ｂ）中、ＶＧＣ二ＶＴｔ ＋ｆ（ＶＴｔ
’Ｖ’ｒ、 ） ｒＶＤＣ： （ｆｆ＋４）（ＶＴ
Ｉ −ＶＴｔ ）、 ｆ（ＶＧ） ＝ＶＧ−ＶＴ。
このＶｏの値から（３）式の電流ＩＤの範囲は直ちに鳥
０ （ＩＤ＜ −（ＶＴ、−ＶＴ、 ）″ □（５）α
三 βｆ／βｌ 従って、ＢＤ−ＭＯ８型トランジスタに於てＩＤ、ｍｉ
ｘ （” （ＶＴ、 −ＶＴ、 ）” −（６）なるよ
うに素子パラメータを設定すると、ドレイン電流・ゲー
を電圧特性は１１１ＭＯ８部のみによって決まる。すな
わち第１図（Ｃ）に於て逆台形溝の底部のトランジスタ
によって決められる。この底部は（１ｏ ＣＱ） 面で
あり、傾面部（１１１ハ面と比較するとＭＯＳを形成し
た場合、Ｑ”ｌが小さく表面移動度か大きい。これらは
前述した高周波化に＆ま有利である。又チャネル長の微
小化に於てＧ′ｉ第３図に示した如（、Ｅ［Ｍ２Ｓ部の
チャネル長ムの決定はＬと深さｔ及び（Ｄｉ！ＩＭＯ８
部のチャネル長ｔ２、拡散深さｘｊ）によって次式の如
くなされる。
三 βｆ／βｌ 従って、ＢＤ−ＭＯ８型トランジスタに於てＩＤ、ｍｉ
ｘ （” （ＶＴ、 −ＶＴ、 ）” −（６）なるよ
うに素子パラメータを設定すると、ドレイン電流・ゲー
を電圧特性は１１１ＭＯ８部のみによって決まる。すな
わち第１図（Ｃ）に於て逆台形溝の底部のトランジスタ
によって決められる。この底部は（１ｏ ＣＱ） 面で
あり、傾面部（１１１ハ面と比較するとＭＯＳを形成し
た場合、Ｑ”ｌが小さく表面移動度か大きい。これらは
前述した高周波化に＆ま有利である。又チャネル長の微
小化に於てＧ′ｉ第３図に示した如（、Ｅ［Ｍ２Ｓ部の
チャネル長ムの決定はＬと深さｔ及び（Ｄｉ！ＩＭＯ８
部のチャネル長ｔ２、拡散深さｘｊ）によって次式の如
くなされる。
Ｌ＝４＋２１７ｔａｎψ＝４＋２（／ａｃＯ８ψ十Ｆ）
（７）ｎψ （ψ＝ ５５０ ） 例としてｔ、＝１μ、ｚ、＝ｔｓμ、ｘｊ＝α３岸 と
するとＬ：３．４５声となり、チャネル長１μのコント
ロールを３，４５μによってなされる訳であるから、バ
ラツキ等は、深さｔのコント四−ルを適当にすることに
より、約１７３に減少することが可能になる。
（７）ｎψ （ψ＝ ５５０ ） 例としてｔ、＝１μ、ｚ、＝ｔｓμ、ｘｊ＝α３岸 と
するとＬ：３．４５声となり、チャネル長１μのコント
ロールを３，４５μによってなされる訳であるから、バ
ラツキ等は、深さｔのコント四−ルを適当にすることに
より、約１７３に減少することが可能になる。
これらは実際の製作上大きなメリットである。
以上のように前記条件によれば電流はＥ型ＭＯ８＠のみ
によって決められる。この事は逆にＤ型Ｍ０８部ではド
レイン・ソース間の一部を担っているので、Ｅ製ＭＯ８
部だけの場合と比較すると高耐圧化をも計ることが可能
である。さらに、前述したように面方位依存性によりゲ
ー）ＩＩ化膜厚がより大きいため高耐圧化には極めて有
利であり、しかも電流を制限しない。次に前記ソース領
域及びＶＴ。
によって決められる。この事は逆にＤ型Ｍ０８部ではド
レイン・ソース間の一部を担っているので、Ｅ製ＭＯ８
部だけの場合と比較すると高耐圧化をも計ることが可能
である。さらに、前述したように面方位依存性によりゲ
ー）ＩＩ化膜厚がより大きいため高耐圧化には極めて有
利であり、しかも電流を制限しない。次に前記ソース領
域及びＶＴ。
のコントロールに於て入射角をθ傾けてイオン注入を行
ったが、このθの値は第３図に示した逆台形状溝のＩｌ
側学的寸法によって次式で表わされる。
ったが、このθの値は第３図に示した逆台形状溝のＩｌ
側学的寸法によって次式で表わされる。
ム
θ＝ ａｖｃ ｔａｎ （１＋α７ ） −（８）例
としてｔｌ−１−μ、ｔ＝１．５μ（４＝ ｔ ｓμ、
ｘｊ＝ｏｓμの時）の時＃＝５４０である。以上述べた
如く本発明に於て逆台形状に濯を形成したＨＤ−ＭＯａ
型電界効果トランジスタに於てチャネル長或は電気的特
性の制御性を向上させることにより素子性能の高周波化
を達成せしめるための製造方法を示した。
としてｔｌ−１−μ、ｔ＝１．５μ（４＝ ｔ ｓμ、
ｘｊ＝ｏｓμの時）の時＃＝５４０である。以上述べた
如く本発明に於て逆台形状に濯を形成したＨＤ−ＭＯａ
型電界効果トランジスタに於てチャネル長或は電気的特
性の制御性を向上させることにより素子性能の高周波化
を達成せしめるための製造方法を示した。
本発明はｎ−チャネル型を例に示したが、それぞれ不純
物の型を逆転することによりｐ−チャネル型でも又上記
構造を含む半導体装置のすべての製造方法に適用可能で
ある。
物の型を逆転することによりｐ−チャネル型でも又上記
構造を含む半導体装置のすべての製造方法に適用可能で
ある。
第１図は本発明の実施例の断面図である。
第２図（ａ）は本発明のトランジスタの略画回路図、第
２図（ｂ）は動作領域図である。 第Ｓ図は本発明の構造の幾何学的条件を示す断面図であ
る。 １．１′・・・Ｐ型シリコン基板 ２，２１２″・・・
Ｎ［拡散領域５・・・５ｔｏｖｅの絶縁１ｌＩ４・・・
フォト・レジスト膜５・・・Ｎ型ソース領域 ６．６
’、 ／−・・８ｉ０．等の絶縁膜７・・・ゲート電極
８・・・ＥｆｉＭＯ＆領域９・・・Ｄ型ＭＯ８
領域 ／ 二ｄ′ （Ｃ） 第２図 ｉ′ （（１） （ｂ） ケ゛−ト電圧ＶＧ
２図（ｂ）は動作領域図である。 第Ｓ図は本発明の構造の幾何学的条件を示す断面図であ
る。 １．１′・・・Ｐ型シリコン基板 ２，２１２″・・・
Ｎ［拡散領域５・・・５ｔｏｖｅの絶縁１ｌＩ４・・・
フォト・レジスト膜５・・・Ｎ型ソース領域 ６．６
’、 ／−・・８ｉ０．等の絶縁膜７・・・ゲート電極
８・・・ＥｆｉＭＯ＆領域９・・・Ｄ型ＭＯ８
領域 ／ 二ｄ′ （Ｃ） 第２図 ｉ′ （（１） （ｂ） ケ゛−ト電圧ＶＧ
Claims (3)
- （１） 表面がイ１００ｐ面である一喜電製のシリコ
ン基板に適当な開孔部を予め設けた後、異方性エツチン
グにより該基板に逆台形状仁四勺の溝を設ける工程と、
前記逆台形の傾斜部の一方に、該基板とは逆導電型のソ
ース拡散領域を、傾斜部のもう一方にデプレッション形
のＭＯ８部を、さらに逆台形の底部にエンハンスメント
形のＭＯ８部を設ける工程とを行なうことを特徴とする
半導体装置の製造方法。 - （２）前記逆台形の溝部上に８ｉ０．等の絶縁物を介し
てゲート電極を形成する工程に於て、ソース拡散領域部
分の絶縁物膜厚をデプレッション形及びエンハンスメン
ト形ＭＯ８部分の絶縁物膜厚よりも大にしてゲート電極
を形成することを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。 - （３）−導電型のシリコン基板を、不純物濃度が異る、
少なくとも２層以上の基板とし、前記逆台形状〉ゴ午の
溝を設ける工程に於て、逆台形状溝の底部の不純物濃度
を逆台形状溝の傾斜部の不純物濃度よりも大にして逆台
形状溝を形成することを特徴とする特許請求の範囲第１
項記載の半導体装置の一造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050591A JPS58166758A (ja) | 1982-03-29 | 1982-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050591A JPS58166758A (ja) | 1982-03-29 | 1982-03-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58166758A true JPS58166758A (ja) | 1983-10-01 |
Family
ID=12863206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57050591A Pending JPS58166758A (ja) | 1982-03-29 | 1982-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166758A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160160A (ja) * | 1984-01-05 | 1985-08-21 | エスジーエス―トムソン マイクロエレクトロニクス インコーポレイテッド | 集積回路 |
| JP2008060497A (ja) * | 2006-09-04 | 2008-03-13 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| CN103699164A (zh) * | 2012-09-27 | 2014-04-02 | 精工电子有限公司 | 半导体集成电路装置 |
-
1982
- 1982-03-29 JP JP57050591A patent/JPS58166758A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160160A (ja) * | 1984-01-05 | 1985-08-21 | エスジーエス―トムソン マイクロエレクトロニクス インコーポレイテッド | 集積回路 |
| JP2008060497A (ja) * | 2006-09-04 | 2008-03-13 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| US7605424B2 (en) | 2006-09-04 | 2009-10-20 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN103699164A (zh) * | 2012-09-27 | 2014-04-02 | 精工电子有限公司 | 半导体集成电路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6237551B2 (ja) | ||
| JPS58166758A (ja) | 半導体装置の製造方法 | |
| JP3075831B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH04254335A (ja) | 半導体装置及びその製造方法 | |
| JPH04212467A (ja) | 半導体装置およびその製造方法 | |
| JPH0350771A (ja) | 半導体装置 | |
| JP2002313945A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11121737A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05198804A (ja) | 半導体装置及びその製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JP2720153B2 (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPS63142676A (ja) | 半導体装置の製造方法 | |
| JPS58145156A (ja) | 半導体装置 | |
| JPH03132077A (ja) | 半導体装置とその製造方法 | |
| JPS6153868B2 (ja) | ||
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| JPH0555246A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPH03793B2 (ja) | ||
| JPS626670B2 (ja) | ||
| JP3151101B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3008579B2 (ja) | 半導体装置の製造方法 | |
| JPS63150965A (ja) | 半導体装置の製造方法 | |
| JPS6252470B2 (ja) | ||
| JPH0321055A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6141149B2 (ja) |