JPS58162881A - タグ回路及びそれを用いる通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は、通信方式に関し、特に監視局範囲に入る１個
または複数個の独立タグ回路群を検出識別する方式に関
すると共に、これに用いられるタグ回路に関する。

生物又は無生物に関わりなく特定物体の行き米及び居所
を追跡上きる通信方式の用途は数多くある。これまで固
定設備を通る割合に知られた道を走行する車を追跡する
方式が開発されている。例えば米国特許第３．８５９．
６２４号には、応答タグを取付けた車が質問装置に接近
する際に電力を受信する応答タグを用いる質問応答（１
Ｒ）装置が記載されている。

誘導結合で電力を受信し、特定の応答タグに特有な独自
の符号化情報フィールドを発生する様に応答タグに命令
する。質問装置は符号化情報フィールドを受信してタグ
を表わす情報信号に変換する。タグが自勢している場合
質問装置はＡＣ電カフイールドを発生せず、タグと質問
装置との間の誘導結合は符号化情報フィールドに幾重さ
れる。上記発明の開示によると、応答タグは、自勢又は
質問局から送られてくる電力を受けると連続作動する。

この方式はデジタル技術を利用しており、３２ビツトか
ら成る応答メツセージ形式を採っている。３２ビツトの
うち、最初の７ビツトは同期化パターンを表わし、次に
パリティビット及び６けたの識別番号を形成する２進化
１０進形式の６組の４ビツトがくる。応答タグは最も本
質的なものに保持され、質問装置だけがタグからの受信
信号の妥当性を検査する手段を備えている。

応答タグはまた当局側の職員を識別すると共に、制御領
域からの出入りを監視する資格審査方式の一部として用
いられて来た。上記を目的とする方式は、米国エネルギ
ー省（テネシー州３７８３０．ホクリッジ私書箱６２）
発行の、サーロー、ダブリュ、エイチ、カフイー（Ｔｈ
ｕｒ］ｏｗ　Ｗ、　Ｈ，Ｃｏｆｆｅｙ）　、デビット、
イー、バーンズ（Ｄａｖｉｄ、Ｅ、Ｂａｒｎｅｓ）共著
の「プルトニウム保護方式の自勢型資格審査方式（Ｔｈ
ｅ　３ｅｌｐ、Ｅｎｅｒｇｉｇｅｄ　Ｃｒｅｄｅｎｔｉ
ａｌ　Ｓｙｐｔｅｍｆｏｒ　ｔｈｅ　Ｐｌｕｔｏｎｉｕ
ｍ　Ｐｒｏｔｅｃｔｉｏｎ　Ｓｙｓｔｅｍ）　ｊ（書類
番号：　５ＡＮＤ７８−２１５’６．１９７８年１２月
印刷）と称するプロジェクトレポートに記載されている
。この方式では、入口ループが１１０キロヘルツの連続
トーンを送り、資格審査方式が５５キロヘルツトーンの
バースト型識別コードを送る。５５キロへルットーンハ
ーストは増幅され、デコーダで２進形に変換され、一定
の様式及びパリティ条件が満たされているか否かを調べ
るため検査される。

２進コードの妥当性が確認されると、オペレーションセ
ンタに伝送することができる。特定のコード形式は、４
つの１６進数字を１組としてこれを２対に分け、各対に
夫々３個の同期化ビット及び１個のパリティビットを加
えて、全体で２４ビット長さのコードワードになる様に
している。各１６進数字対の最初の数字は夫々１及び０
として定められているため、最初の１６進数字は常に８
以上であり、一方３番目の１６進数字は７を越えること
はない。この様な符号化形式及び妥当性検査方法を採っ
ているため、確実に利用できるコード数は６５，５３６
個の可能コードのうちの１６．１９２個に限られてしま
う。

上記の方式は何れも、１個以上の応答タグが質問点を同
時に通過するのを処理することができない。タグが一列
縦隊で制御点を通過するのが当然又は予測されている場
合はこの様な限界を黙認できるが、キャリヤの通常の移
動を妨げるものがある場合はこれを最少限にとどめた監
視機能が望１れる場合が多い。

例えば病院では医師、看護婦その他の職員の居所を常時
知ることができれば所望の個人との連絡を容易にする点
で非常に有益である。

また職員の居所がわかっていると何時誰がどの患者の看
護にあたっていたか又は手術室もしくは薬局に居たかを
把握して記録に残すことができる。その用途は広く思い
付くもの全てがその対象となる。

しかし居所の記録及び重要な管理目的にこの種の方式を
使用する場合は仮に１個以上のタグが同時に監視局範囲
に入っても、監視局を通過するこれらのタグを確実に検
出できることが肝要である。本発明はこの種の方式を提
供するものであり、また以上の説明から判る様に、本発
明実施例の方式は複数個の入口を通る６５．５３６個の
タグを監視するものであり、何れかの入口を同時に通過
する６個１でのタグを確実に処理することができる。

発明の概要 本発明の第１様相によると、監視局に入る１個以上の複
数個の独立タグ回路を検出すると共に、同時に監視範囲
に入る１個以上のタグ回路を識別する通信方式が提供さ
れている。

この方式は監視局に配置されて政局の識別コードである
第１コードパターンを有する質問信号を送出する手段、
監視範囲に入って質問信号を受信する手段と、質問信号
に応答すると共に第１コードパターンと異なりかつタグ
回路の識別コードである所定の第２コードパターンを有
する一連の応答信号を送出する手段及び少くとも擬似ラ
ンダム要領で連続する応答信号を変える手段で構成され
る手段とを備えるタグ回路、及び監視局に配置されて、
監視範囲に入る信号を受信検査して、これらがタグの識
別コードである所定のコードパターンを有しているか否
かを決定し、所定のコードパターンが存在する場合に限
り、受信信号を処理装置に渡す手段から成っている。

本発明の第２様相によると、監視局範囲に入ると同時に
範囲内に存在する他のタグ回路とは別に監視局と連絡し
てこれに識別信号を送るタグ回路が提供されている。こ
のタグ回路は監視局の監視範囲に入ると核間から第１コ
ードパターンを有する質問信号を受信する手段、及び質
問信号に応答すると共に、タグ回路の識別コードである
第１コードパターンと異なる所定の第２コードパターン
を有する一連の応答信号を発する手段と、少くとも擬似
ランダム要領で連続する応答信号の間隔を変える手段と
で構成される手段から成っている。

次に添付図面を参照して、本発明の好適実施例の詳細を
説明する。図中、同一符号は同−又は類似部品を指す。

実施例の説明 第１図は廊下１２に向って開く戸口１１を有する室１０
の見取図である。但しこれは例示を目的とする任意−例
である。この場合室１０を病院の手術室と仮定し、何時
誰が室に入ったか又は室から出たかを連続的に記録する
必要があると仮定しておく。本図は２名の医師１３と１
４とがほとんど同時に室１０に入ろうとしている状態を
示しているが、一方が室から出ていく間に他方が室に入
ろうとして反対方向から戸口１１に近づくこともあり得
る。入口装置１５は戸口１１に隣接配置されている。以
下に詳細を説明する様に、入口装置１５は戸口１１と関
連する磁気ループ（図示せず）に接続されている。医師
１３と１４とは戸口の磁気ループと磁気結合して入口装
置１５と相互作用する小型の識別タグを付けている。入
口装置１５と関連入口ループとを監視局と考えることが
できる。

本発明は入口装置と識別タグとを確実に通信する方式に
関するものであるが、入口装置が集めた情報を利用する
下流装置を含むものではないので、余計な複雑さをさけ
るため、最も簡単な場合を想定して例示しである。識別
タグは入口装置１５の範囲に入る場合は常に戸口を通過
すると思われるので、探知される人物の位置をある時点
で知っていれば、特定の識別タグが室に持ち込まれた（
廊下にあったことが予めわかっている場合）又は室から
持ち出された（室にあったことがわかっている場合）こ
とを示す明確な信号を得ることができる。

本方式の基本的構成部品を第２図に示す。

入口装置１５は、タグの所持者と同一符号で示す複数個
の識別タグと通信する質問送受信装置を含んでいる。入
口装置１５によって導出された情報は出力線１６を通っ
て情報利用局にリレーされる。これは図示されていない
が、中央処理装置へのインターフェイス装置又は中央処
理装置そのものと考えて良い。

入口装置１５は、関連する受信部がタグ応答信号を聞き
取る沈黙期間に離間した周期的な質問信号を発生する送
信部（第３図にブロック線図を、また第６図に詳細図を
示す）を有している。受信部のブロック線図を第４図に
、−！た詳細図を第１０Ａ図及び第１０Ｂ図に示す。第
２図に示す各識別タグは、第５図にブロック線図、また
第８Ａ、６Ｂ、ＯＡ。

及び９Ｂ図に詳細図を示す回路を有している。

第３図に示す様に、入口装置の送信部は、２相マーク変
調器即ちマンチェスタ変調器１９のゲート１８を通って
、低域フィルタ・パワーアンプ２０に送られるキャリヤ
信号を、例えば２５．６キロヘルツの周波数で発生する
水晶制御クロック１７を有している。フィルタ・アンプ
２０から出される出力は、スイッチ２１の通電即ち閉路
時に、該スイッチを通って入口ループ２２に送られる。

該ループについては、例えば第１図に示す戸口１１の枠
の周りに巻付けて、戸口１１の周辺に磁界を形成するエ
ネルギを放射し、ループ２２が形成する磁界に入る識別
タグの受信コイルと相互作用する様に配置することがで
きる。

またクロック１７が発するクロック信号出力は、デイバ
イダ・２相発生器２３にも送られ、３２で割られると共
に分相されて、２つのパルス列を形成する。発生器２３
から出される出力信号を実際の分周信号を単に移相した
ものと見なすのは、余りに短絡的すぎる。

第６図に示す詳細な回路図から判る様に、２５．６キロ
ヘルツのクロック出力を２進カウンタで二分し、スケー
ルダウンすることにより２５．６キロヘルツ信号の２つ
の全サイクルに等しいパルス幅、即ち７８．１２５マイ
クロ秒のパルス幅を有するパルスを形成する。これらの
パルスは８００　ｐｐｓのパルス繰返数で繰返し、位相
１出力パルスから０．６２５ミリ秒遅れて位相２出力パ
ルスが発生する。任意に位相１とした２相発生器２３か
ら出される信号出力は、タイマ２４及び変調器１９のゲ
ート２５に送られ、一方位孔２出力はタイマ２４からも
出力の供給を受ける識別コード発生器２６に送られる。

コード発生器２６は発生器２３から送られる信号で刻時
されると共に、タイマ出力で順序付けされ、出力線２７
を通ってゲート２５に送られてこれを制御する信号を発
生する。ゲート２５の出力は、切換デイバイダ２８に送
られる。デイバイダ２８はタイマ２４から出力線２９を
通って送られて来る信号で作動し、ゲート２５から送ら
れる信号を二分してゲート１８に送る。ゲート１８と２
５及びデイバイダ２８は集合的に２相マーク変調器を構
成し、クロック１７からフィルタ・アンプ２０にパルス
変調されたキャリヤ信号を送る。これと同時にタイマ２
４から出される動作信号は、出力線２９を通ってスイッ
チ２１に印加され、これをオンにして変調信号を入口ル
ープに送る。

送信部が質問信号を送出する間は、時分割共用される入
口ループ２２と受信部との接続を切っておくことが望ま
しいがこれはタイマ出力線２９からインバータ３０を介
してスイッチ３１に信号を送りこれをオフにすることに
よって達成される。図示の様にスイッチ３１への入力は
入口ループ２２との接合点３２から得られ、第４図に示
す受信プリアンプＡＧＣ・フィルタ回路８１に送られる
。

入口装置の受信部を説明する前に、送信部の詳細及びタ
グ回路の構成と作動を説明しておく。識別タグと入口装
置との通信は２５．６キロヘルツの周波数で質問応答形
式で行われる。第３図に関する上記の様に、情報は自己
刻時２相マーク変調器によって２５６キロヘルツのキャ
リヤ周波数に変調される。質問情報は、メツセージ長さ
を６ビツトとする毎秒８００ビツトの速度で発生する。

最初の３ビツトは１１０の固定パターンをフォローし、
残りの３ビツトを用いてタグに施設の識別子を与える訳
であるが、これらの３ビツトは８つの異なるコードパタ
ーンを形成する。２相マ一ク形式を用いると、第７図に
示す様な質問パターンになる。以下に説明する様に、質
問シーケンスは７．５ミリ秒続く。識別タグは人口装置
範囲内に入へると、入口装置から質問シーケンスに含ま
れている情報を受信する。

タグ回路は、応答すべきと思われる以前にプログラム編
成された周波数とビット速度の適切性、１１０のプリア
ングルシーケンス及び３ビツト施設識別子をチェックす
る。応答情報は２８ビツトのメツセージ長さで、毎秒１
６００ビット速度で、識別タグから入口装置に戻る。２
８ビツトのうちで最初の４ビットは１１１０の固定パタ
ーンをフォローし、次の１６ビツトはタグの識別にあた
り、次の６ビツトは誤り検査コードを含み、また最後の
２ビツトは当座の予備として００を含んでいる。入口装
置は識別タグから送られて来る情報を受信し、周波数と
ビット速度の適切性、及び１１１０のプリアンプルシー
ケンスを検査してから、識別子、誤り検査コード及び次
の００パターンを予備的に受入れる。

タグ応答形式を第７図の１行目に示す。この形式は、２
．５ミリ秒間にプリアンプルを伝送し、次の１０ミリ秒
間にタグ識別コードを伝送し、その後１．２５ミリ秒の
休止を入れてから５ミリ秒で誤り訂正コードを伝送する
ことを意味している。これらの時間に０．６２５ミリ秒
の予備伝送形式休止を入れると、全タイムスロット期間
は１９．３７５ミリ秒になる。

またタグ伝送全サイクルには３２のタイムスロットがあ
るため、全部で６２０ミリ秒となり、これに１１．５６
２５ミリ秒の事後遅延時間と０．９３７５ミリ秒の応答
前休止を加えると、全サイクルは６３２．５ミリ秒にな
る。

第６図に示す様に水晶制御クロック１７は、端子３３で
パルス出力を形成する従来型の水晶制御発振器で構成さ
れている。端子の出力信号は、結線３４を介してＮＯＲ
ゲート１８の第１入力端に直送されると共に、２相発生
装置２３のＤフリップフロップ３５のクロック端子に送
られる。フリップフロップ３５は図示の様に接続されて
いるため、クロック１７から送られる信号を二分し、そ
の出力端Ｑから出される出力信号を２進カウンタ３６の
クロック入力端に送る。カウンタ３６の出力端ＱＯ乃至
Ｑ３は、図示の様にＮＯＲゲート３７及び３Ｂの入力端
に接続されている。

ＮＯＲゲート３７の出力端はリード線３９を介してゲー
ト２５の第１入力端に接続されている。リード線４０は
、ゲート３７の出力線をタイマ２４の２進カウンタ４１
のクロック入力端に接続している。カウンタ４１の出力
端ＱＯ乃至Ｑ２は、夫々８チヤネルデータセレクタ４２
０入力端Ａ、Ｂ及びＣに接続されている。データセレク
タの入力端Ｘは、施設のプリアンプル及び識別コードの
形成に用いられる。第６図に示す様に、入力端Ｘ１及び
Ｘ２は高値即ち論理１状態を示す電圧源に接続されてい
る。また入力端Ｘ３は、論理Ｏ状態を示す電圧源に接続
されており、一方入力端Ｘ４、Ｘ５及びＸ６は、入口装
置の識別コードを第７図に示す８つのパターンの１つに
予備選定できる様にするセレクタスイッチ４３．４４及
び４５に接続されている。図示の様にスイッチ４３．４
４及び４５が開くと、これらが接続されている各端子が
論理Ｏレベルに等価接続されることは理解されよう。デ
ータセレクタの特定入力端を論理ルベルに接続したい場
合は、当該スイッチを閉じてこれを正の電圧源に接続す
る。端子ＸＯ及びＸ７は、ある種の妨害に対する防御措
置として、コードパターンの前後に保護間隔又はスペー
スを入れるためのものである。図中これらの端子は、低
圧即ち論理０レベルに接続されている。

データセレクタ４２はさらに禁止入力端を備えている。

ＮＡＮＤゲート４７の出力端はリード線４６を介して該
入力端に接続されており、一方入力端は相互接続されて
、ＮＯＲゲート３８の出力端に接続されている。ＮＡＮ
Ｄゲート４１はＮＯＲゲート３８の出力を反転して、２
相発生器２３の位相２から出力パルスを導出する短期間
を除いてデータセレクタ４２の作動を禁出する。この場
合データセレクタの出力端２は、カウンタ４１からその
入力端Ａ、Ｂ及びＣに印加される２進信号で決定される
何れかの入力端に接続され、これらの２進信号は結線２
７を介してゲート２５の第２入力端に印加される。

ＮＯＲゲート２５の出力は、切換デイバイダ２８を構成
するＤ型フリップフロップのクロック入力端に送られる
。Ｄ型フリツプフロツブ２８の出力端では、その入力端
りとＮＯＲゲート１８の入力端とに接続されている。ま
たＤ型フリップフロップ２８のリセット端子はタイマ２
４のＮＯＲゲート４８から導出される出力＃！２９に接
続されている。ＮＯＲゲート４８は、相互接続されて、
多入力ＮＯＲゲート４９の出力端に接続された入力端を
有するインバータの役目をする。ＮＯＲゲート４９の６
個の入力端は夫々７段リプルカウンタ５０の出力端Ｑ】
乃至Ｑ６に接続されている。該カウンタのリセット端子
は接地され、一方クロック入力端はリード線５１及び５
２を介してカウンタ４１の出力端Ｑ２に接続されている
。カウンタ４１の出力ｉＱ２はそのクロック端子で２相
発生器２３の出力線３９から８個のへカパルスを受信す
る度に状態を変更するので、リプルカウンタ５０に印加
される信号は、ゲート３７から送られて来る信号を８で
割ったものになる。

ＮＯＲゲート４９には、カウンタ４１の３個の出力端に
接続された３個の入力端を有するＮＯＲゲート５３の出
力端からさらにもう一つの入力が印加される。カウンタ
４１の該３出力端は夫々インバータ５４．５５及び５６
を介してＮＯＲゲート５７０３個の入力端に接続されて
おり、ＮＯＲゲート５７の出力端はＮＯＲゲート４９の
さらに別の入力端に接続され・でいる。

第６図の種々の論理部品に付した４桁数字はＣＭＯ８の
型番号であり、これによって当該の部品を完全に識別で
きる様にしている。第６図に関して説明した入口送信部
の作動については当業者であれば理解し得るものと思わ
れる。切換デイバイダ２８の作動はそのリセット端子が
リード線２９を介して印加される論理ユを有する限り禁
止される。これは、ＮＯＲゲート４９の何れかの入力端
が論理１信号を有する限り何時でも起こる。回路を分析
すると、２５６キロヘルツクロツク信号で作動する時に
、６ビツトコードの送信ウィンドウが７５ミリ秒続き、
一方無音期間が６３２５ミリ秒続くことが判かる。無音
期間中に第３図に示すスイッチ３１はインバータ３０を
介して印加される信号でオンになり、第４図に示す受信
回路を作動させる。識別タグが一定の入口装置の範囲に
入るか否かに関わらず、入口装置は質問信号を周期的に
送り続けてから応答を聴取し、聴取期間中に得られる応
答の妥当性を検査して記録する。仮に応答が得られなく
ても作動し続ける。

本発明方式と共に使用される識別タグは入口ループに接
続する独自のアンテナループを有する小型の電池作動式
ソリッドステート回路装置である。第５図は、識別タグ
に内蔵された回路のブロック線図である。該回路はキャ
リヤ包絡線検波器６２に出力を送るプリアンプ・フィル
タ回路６１に接続されて受信する端子を有する送受信タ
グループ６０を有している。キャリヤ包絡線検波器の出
力は低域フィルタ６３を通って遷移検波器６４に送られ
る。遷移検波器６４から出される検波出力はパス６５を
介してクロック・データセパレータ６６に送られ、セパ
レータの出力は質問シーケンス認識回路６７に送られる
。回路６７の出力は接合点６８に送られ、そこからリー
ド線６９を通ってゲート７０の入力端に印加されると共
に、リード線７１を通ってセパレータ６６に戻される。

接合点６８はさらに、インバータ７３を介して回路６２
．６３．６４及び６６の各入力端にリード線７２で接続
されると共に、リード線７４を介してフレームカウンタ
７５及びタイマ７６の入力端にも接続されている。

２５６キロヘルツの周波数を有する水晶制御クロックＴ
７の出力端はリード線Ｔ８を介してゲート７０に接続さ
れて、リード線７９及び８０に切換クロック信号を送る
。リード線７９上の切換クロック信号は、質問シーケン
ス認識回路６７及びキャリヤ包絡線検波器６２に送られ
る。リーＦ：ａＢＤ上のクロツク信号は回路６２．６３
及び６４に送られる。

またクロック７７は、リード線７８を介してタイマ７６
、クロック・データセパレータ６６、マンチェスタ変調
器８３および２相発生器８４に直接出力している。該発
生器は、クロック７７から送られる信号を１６で割る。

フレームカウンタ７５は、リード線８５を介してクロッ
ク・データセパレータ６６に接続された出力端と、リー
ド線８６を介してゲート８７の入力端に接続された出力
端とを有している。タイマ７６はリード線８８及び８８
Ａを介してゲート８７に第２人力を導出し、ゲート８７
の出力は、擬似ランダム２進シーケンス応答カウンタ８
９の入力端に送られる。

応答カウンタ８９は、リード線９０を介してタイマ７６
から及びリード線９１を介してマンチェスタ変調器８３
からも入力を受信する。

応答カウンタ８９の出力は、マンチェスタ変調器８３及
びタイマ７６の入力端への接合点９２に送られる。タイ
マ７６は、リード線９３を介してフレームカウンタ７５
に、及びリード線９４を介してハミング発生器９５に出
力を送る。ハミング発生器９５はリード線９６を介して
発生器８４の出力端φ１から追加入力を受ける。タイマ
７６から出力８９７を通じ、識別シーケンス発生器９８
を介してハミング発生器９５に至る別の回路が出来る。

シーケンス発生器９８の出力端は、リード線９９を介し
てシーケンス制御回路１００の第１入力端に接続されて
いる。回路１ｏＯは、リード線１０１を介してハミング
発生器９５から第２人力を受けると共に、リード線１０
２を介してタイマ７６から第３人力を受ける。

第５図に示す様に、２相発生器８４の出力端φ１はリー
ド線１０３を介してマンチェスタｌ調器８３に接続され
、一方出力端φ２は、リード線１０４を介して変調器８
３の入力端に接続されている。変調器８３には、リード
線１０５を介してシーケンス制御回路１００から別の入
力が送られ、またその出力はり−ド線１０６を介してパ
ワーアンプ駆動器１０７に送られる。駆動器１０７の出
力端は、タグループ６６の両端に接続されている。

上記の通り第５図を参照して識別タグ回路部品の概略を
説明したが、次に第８Ａ、８Ｂ。

９Ａ及び９Ｂ図を参照して第５図の回路が内蔵する機能
素子の実現例の詳細を説明する。

先ず第８Ａ図及び第８Ｂ図に示す水晶制御クロック７７
は、出力線Ｔ８からクロック出力を送る従来形式のもの
である。タグループ６０（第５図参照）の受信信号はプ
リアンプ・フィルタ回路６１からリード線１１０を通っ
て、キャリヤ包絡線検波器６２のＤ型フリップフロップ
１１１と１１２のセット入力端に印加される。図示の様
のリード線Ｔ９及び８０上の切換クロック信号は、夫々
フリップフロップ１１２及び１１１のクロック入力端に
送られる。また入力線７９は、他のＤ型フリップフロッ
プ１１３のクロック入力端に接続されているが、入力線
８０は別のＤ型フリップフロップ１１４のクロック入力
端に接続されている。フリップフロップ１１１．１１２
．１１３及び１１４のリセット端子は全て、リード線７
２Ａを介して質問シーケンス認識回路６７のインバータ
７３の出力端に接続されている。フリップフロップ１１
１及び１１２の入力端りは論理旦電圧レベルに接続され
ているが、フリップフロップ１１１の出力端Ｑはフリッ
プフロップ１１３の入力端りに接続され、フリップフロ
ップ１１２の出力端Ｑはフリップフロップ１１４０入力
端りに接続されている。フリップフロップ１１３及び１
１４の出力端Ｑは、ＮＡＮＤゲート１１５の入力端に接
続され、該ゲートの出力はキャリヤ包絡ｉＪ波器６２の
出力端になっている。

低域フィルタ６３は、４１７５型４連式Ｄフリップフロ
ップ１１６及び４個のＮＡＮＤゲート１１７．１１８．
１１９．１２０で構成されており、これらの素子は図示
の様に相互接続されている。４連式フリップフ口ツプ１
１６のフリップフロップ構成素子のクロック入力端は全
て切換クロック線８０に接続されており、一方リセット
端子はインバータ１２１の出力端に接続されている。ま
たインバータ１２１の入力端は、リード線７２Ａを介し
てインバータ７３の出力端に接続されている。ＮＡＮＤ
ゲート１１９の出力は低域フィルタ６３の出力として、
遷移検波器６４のＤ型フリップフロップ１２２の入力端
りと・排他的ＯＲゲート１２３の第１入力端に送られる
。フリップフロップ１２２のクロック入力端は切換クロ
ック線８０に、一方出力端Ｑはゲート１２３の第２入力
端に接続されている。

ゲート１２３の出力は遷移検波器の出力として、リード
線６５を通ってクロック・データセパレータ６６内のＮ
ＡＮＤゲート１２４の第１入力端に送られる。

ＮＡＮＤゲート１２４の第２人力は、質問シーケンス認
識回路６７の出力端から線７１Ａを通って送られて来る
。クロック・データセパレータ６６は、ＮＯＲゲート１
２５、Ｄ型フリップフロップ１２６．１２７．１２８と
１２９．４０１７型１０進カウンタ１３０、ＮＯＲゲー
ト１３１．１３２．１３３．１３４．１３５．１３６と
１３７、ＯＲゲート１３８と１３９、及びインバータ１
４０と１４１で構成されている。これらの種々の部品は
従来の記号法により図示の様に相互接続されている。

クロック・データセパレータ６６は、質問シーケンス認
識回路６７に通じる一連の出力線１４２．１４３．１４
４．１４５及び１４６を有している。リード線１４２は
カウンタ１３０の出力端Ｑ５とＤ型フリップフロップ１
４７の入力端りとの間に接続されると共に、ＮＡＮＤケ
ート１４８の第１入力端に接続されている。リード線１
４３は、クロック・データセパレータ６６のフリップフ
ロップ１２８の出力端Ｑと２進カウンタ１４９のクロッ
ク入力端との間に接続されている。リード線１４４は、
ＮＯＲゲート１３１の出力端とＮＯＲゲート１５０の第
１入力端との間に接続されている。ＮＯＲゲート１５０
の第２人力は、ゲート１３６の出力端に接続されたリー
ド線１４５を通って送られて来る。リード線１４６は、
ゲート１３７の出力端と、図示の様にＮ、ＯＲゲート１
５２に交差接続されたＮＯＲゲート１５１の入力端との
間に接続されている。インバータ１５３は、ゲート１５
０の出力端とゲート１５２の第１入力端とを相互接続し
ている。カウンタ１４９の出力端は、図示の様にＮＡＮ
Ｄゲート１５４の両入力端及び４０５１型アナログマル
チプレクサ・デマルチプレクサ１５５の入力端Ａ、Ｂ、
Ｃに接続されている。マルチプレクサ１５５は８チヤネ
ル型装置であり、その出力端ＸＯ乃至Ｘ５は、組端子１
５７又は１５８の相当する端子と選択的に相互接続する
夫々のストラップ端子１５６に接続されている。図示の
様に装置１５５の出力端ＸＯ及びＸｌに接続されている
ストラップ端子１５６は組端子１５８側の端子に接続さ
れているが、出力端Ｘ２は組端子１５７側の端子に接続
されている。これらは入口装置の識別シーケンスの一部
として使用されるプリアンプル１１０を先決する固定接
続である。出力端Ｘ３、Ｘ４及びＸ５に接続された残り
のストラップ端子は、識別タグを用いる特定施設用の識
別コードに応じて、組端子１５７又は１５８の何れかに
接続されることが理解されよう。装置１５５の端子Ｘ６
は、論理１電位に接続されており、入１装置が発する６
ビツトの質問信号を認識してからＮＯＲゲート１５９の
第１入力端に阻止信号を印加する。図示の様にゲート１
５９の出力端は、クロック・データセパレータ６６のリ
セット部の一部を構成するＯＲゲート１３８の一入力端
に接続されている。第８Ａ図及び第８Ｂ図を参照して説
明した回路の作動については、第９Ａ図及び第９Ｂ図の
詳細を説明するまで保留しておく。

第９Ａ図及び第９Ｂ図に示す様に１６進２相発生器８４
は一対のＮＯＲゲート１６１及び１６２に接続された出
力端を有する２進カウンタ１．６０で構成されている。

ゲート１６１の出力は位相１となり、ゲート１６２の出
力は位相２となる。図示の様に出力端φ１（位相１）は
、リード線９６によってハミング発生器９５の４１７４
型６連式Ｄフリップフロップ１６３の夫々のフリップフ
ロップ構成素子のクロック端子に接続されている。フリ
ップフロップ１６３のリセット端子は全て、タイマＴ６
の４０１７型１０進カウンタ・デイバイダ１６５の出力
端Ｑ１からリード線９４Ｂを介して入力を受信するイン
バータ１６４の出力端に接続されている。、ハミング発
生器９５はさらに排他的ＯＲゲート１６６．１６７．１
６８．１６９と１７０及びＡＮＤゲート１７１を有して
おり、これらは図示の様に接続されている。排他的ＯＲ
ゲート１１０の制御入力は、識別シーケンス発生器９８
の出力端の接合点９９から送られ、一方ＡＮＤゲート１
７１の制御入力はリード線９４ｋ及び９４Ｃを介して１
０進カウンタ・デイバイダ１６５の出力端Ｑ２から送ら
れて来る。

識別シーケンス発生器９８は、４０５１型８チヤネルア
ナログマルチプレクサ・デマルチプレクサ１７２及び１
７３で構成されている。ストラップ又はジャンパを接続
できる一組の端子対１７４の各対の一側端子は、素子１
７２又は１７３の夫々の出力端Ｘ０乃至Ｘ７に接続され
ており、一方他側端子は、接合されて論理０電圧レベル
に接続されている。

任意の端子対１７４が開路すると論理１状態になり、一
方端子対をストラップで橋絡すると論理Ｏ状態となる。

識別シーケンス発生器９８の素子１７２及び１７３の制
御入力はタイマ７６から得られる。即ちタイマＴ６は、
４５１６型２進可逆カウンタ１７５を備えており、該カ
ウンタの出力端ＱＯ乃至Ｑ３は、ケーブル線９７を介し
てアナログマルチプレクサ１７２及び１７３のＡ、Ｂ、
Ｃ及び禁止端子に接続（但し、マルチプレクサ１７２の
禁１Ｆ端子への接続はインバーター７６を介して行われ
る）されている。周知の通り、４つの２進ビツトは１６
の異なる状態を表わす容量を有しており、インバーター
７６は２進カウンタ１７５から最初の８カウントが送ら
れて来る間にマルチプレクサ１７２に周期動作を与え、
一方マルチプレクサ１７３は後続の８カウントで周期動
作する。マルチプレクサ１γ２と１７３とは集合的に１
６個の異なるビット値を順次に選択して識別コードを構
成する。

識別シーケンス発生器９８のマルチプレクサ１７２及び
１７３の出力端Ｘは、相互接続されて接合点９９に接続
されると共ｔ、抵抗起 器１７７及びリード線９４Ｄを介してリード線９４Ａと
９４Ｃとの接合点に接続されている。

タイマ７６の１０進カウンター６５の出力端ＱＯ乃至Ｑ
３は、一連のＯＲゲート１７８．１７９及び１８０を介
して２進可逆カウンタ１７５の入力端ＰＯ乃至Ｐ３に接
続されている。カウンタ１７５のキャリーイン端子と可
逆端子とは論理０電圧レベルに接続されている。このた
めカウンタ１７５はダウンカウンタとして作動する。カ
ウンタ１７５のプリセット可能（ＰＥ）端子は、Ｄ型フ
リップフロップ１８１の出力端てに接続されており、一
方その出力端Ｑはカウンタ１６５のクロック端子及びＮ
ＡＮＤゲート１８２の一入力端に接続されている。ゲー
ト１８２への第２人力はＯＲゲート１８４の出力端に接
続されたリード線１８３から導出される。またり−Ｉ′
″線１８３は、フリップフロップ１８１の入力端り及び
Ｎ　ＯＲゲート１８５の第１入力端にも接続されている
。

ゲート１８４の第１入力端は、カウンタ１７５のキャリ
ーアウト即ちＣＯ出力端に接続されており、一方策２入
力端はＮＡＮＤゲート１８６の出力端に接続されている
。またカウンタ１７５のクロック端子は、ゲート１８６
の出力端にも接続されている。ゲート１８６には、リー
ド線１０３とＮＡＮＤゲート１８７の出力端とから入力
され、またゲート１８７にはリード線７４とカウンタ１
６５の出力端Ｑ４とから入力される。リード線Ｔ４は、
フレームカウンタ回路７５の４０２４型７段リプルカウ
ンタ１８８のリセット端子にも接続されており、カウン
タ１８８のクロック端子はカウンタ１６５の出力端Ｑ４
に接続されている。

フレームカウンタ７５のリプルカウンタ１８８の出力端
Ｑ１及びＱ６は、インバータ１９０を通して出力線８５
に接続されている出力端を有するＮＡＮＤゲート１８９
の２つの入力端に接続されている。ゲート１８９の第３
人力は、タイマ７６のカウンタ１６５の出力端Ｑｌから
得られる。カウンタ１８８の出力端Ｑ６は、リード線８
６を介してゲート８７のインバータ１９１にも接続され
ている。

インバータ１９１の出力端は、カウンタ１６５の出力端
Ｑ３に接続されたリード線８８Ａから第２人力を受ける
ＡＮＤゲート１９２の第１入力端に接続されている。カ
ウンタ１６５の出力端Ｑ３は、リード線８８Ｂを介して
マンチェスタ変調器８３のＤ型フリップフロップ１９３
のセット入力端にも接続されている。

タイマ７６を構成する残りの素子としては、Ｄ型フリッ
プフロップ１９４、ＮＡＮＤケート１９５及びＡＮＤゲ
ート１９６があり、これらは全て図示の様に接続されて
いる。

マンチェスタ変調器８３はインバータ１９７、ＮＡＮＤ
ケート１９８と１９９、ＮＯＲゲート２００と２０１、
及びインバータ２０２を有しており、これらは全て図示
の様に相互接続されている。

擬似ランダム２進シーケンス応答カウンタ８９は、マン
チェスタ変調器８３の出力端から到来するリード線９１
に接続されたクロック入力端とＤ型フリップフロップ２
０４．２０５及び２０６のクロック入力端に接続された
出力ｉＱ５とを有する４０２４型７段リプルカウンタ２
０３を備えている。フリップフロップ２０４．２．０５
及び２０６の出力端Ｑは夫々ＮＯＲゲート２０Ｔの入力
端に接続されており、また該ゲートの出力端はフリップ
フロップの各セット端子に接続されて、フリップフロッ
プが２進数０に等しいリセット状態に同時にならない様
にしている。またフリップフロップ２０４及び２０６の
出力端Ｑは、フリップフロップ２０４の入力端りに接続
された出力端を有する排他的ＯＲゲート２０８の各入力
端に接続されている。この様にフリップフロップ２０４
．２０５及び２０６は擬似ランダム２進シーケンスカウ
ンタ内で相互接続されている。図示の特定実施例ではカ
ウント７．６．５．２．４．１．３の順序で計数し、次
にカウント７に戻ってこの順序を無限に繰返していく。

応答カウンタは、フリップフロップ２，０４．２０５及
び２０６の出力端Ｑに夫々接続されたプリセット端子Ｐ
Ｏ５Ｐ１及びＰ２を有する４５１６型２進可逆カウンタ
２０９を備えている。カウンタ２０９のキャリーアウト
（ＣＯ）端子は、接合点９２に接続されており、そこか
らゲート２０１及び１８５に接続されている。またカウ
ンタ２０９はタイマ７６のフリップフロップ１９４の出
力端Ｑから到来するリード線９０に接続されたプリセッ
ト可能（ＰＥ）端子を有しており、またそのクロック端
子はケート１９２の出力端に接続されており、一方プリ
セット端子Ｐ３は論理０電位値に接続されている。

シーケンス制御回路１００は、ＮＡＮＤゲート２１０．
２１１．２１２と２１３及びＮＯＲゲート２１４で構成
されており、これらは全て図示の様に接続されている。

第３図及び第６図を参照して説明した様に、入口装置は
６ビツトデジタル識別コードパタ−ンを有する質問信号
を周期的に発する。識別タグが入口装置の範囲に入ると
、そのタグループはプリアンプ・フィルタ６１に送られ
る信号をピックアップする。該信号はそこから、パルス
列情報を論理レベル出力に変換して、タグの内部クロッ
ク速度の２分の１より早い速度で発生する信号遷移を排
除するキャリヤ包絡線検波器に進む。キャリヤ包絡線検
波器６２は、質問シーケンスのトーンバースト変調包絡
線のレプリカを出力する。この変調包絡線はさらに、４
クロック周期以下に離間された遷移信号の伝搬を阻止す
る低域フィルタ６３内で処理される。低域フィルタの出
力は変調包絡線のレベルが変わる度にパルスを発生する
遷移検波器６４で処理される。遷移検波器６４の出力は
、クロック・データセパレータ６６のゲート１２４に入
る。該セパレータは、変調包絡線か、ら発生するパルス
を３方向のうちの１方向に伝搬できる様に制御されたタ
イミングを有する状態カウンタである。最大タイミング
公差を越える期間後最初に受信される信号は、妥当なメ
ツセージ状態をセットする新メツセージの最初のパルス
とＶなされる。事の推移を把握するには該パルスの受信
直前の回路状態を考える必要がある。

即ちフリップフロップ１２９がリセット状態にあり、そ
の出力１が１であると、カウンタ１４９はリセットされ
てその出力Ｑが全て論理Ｏとなるため、接合点６８は論
理１となり、このためゲート７０は駆動されてフレーム
カウンタ７５がリセットされると共に、ゲート１２４、
キャリヤ包絡線検波器６２、低域フィルタ６３及び遷移
検波器６４が駆動される。

フリップフロップ１２９の出力りは論理０でありまた遷
移検波器６４の出力は論理旦であるため、ゲート１２４
の出力は論理１となり、一方ゲート１２５の出力は論理
Ｏとなる。フリップフロップ１２８はセットされて出力
Ｑが０となり、カウンタ１３０はカウント“９“にあっ
て出力Ｑ９が１となるため、インバータ１４１はゲート
１３１に作動可能論理０を印加する。

低域フィルタ６３の論理レベルが到来するパルスの印加
によって最初に変化する際に、遷移検波器６４は論理１
を出力する。このためゲート１２４の出力は０となり、
フリップフロップ１２９はゲート１３１を介してセット
され、一方カウンタ１３０はゲート１２５を介してリセ
ットされる。ゲート１２５の出力パルスは高レベルに向
うクロックパルスに応答して０に戻ると、フリップフロ
ップ１２８を亥ｊ時して出力Ｑがユになり出力Ｑが１に
なるリセット状態にする。

カウンタ１３０はリセットされると、水晶クロック周波
数を因数４で割るフリップ７０ツブ１２６及び１２７を
介して受信される内部クロックパルスを即座に計数し始
める。データクロック遷移に対して予測されるタイミン
グ公差内で遷移検波器６４が送出する後続の遷移パルス
は、ゲート１３６を介してクロック・データセパレータ
６６から導出される。

−・方データ１遷移の予ｆＡ１１タイミング公差範囲゛
（受信される遷移パルスはゲート１３７を介してデータ
パルスとして回路から導出され、さらに予測会差外で受
信される遷移パルスは、回路をリセットして新メツセー
ジを作成する様に導出される。この様なパルス発生がカ
ウンタ１３０の動作と一致してその端子Ｑ１、Ｑ２、Ｑ
５又はＱ６に出力が印加されると、ゲート１３５及び１
３８を介してフリップフロップ１２９にリセットパルス
が印加される。

しかしパルスがカウント“９“以上のカウント数と一致
する場合はフリップフロップ１２９の入力端りに論理０
が印加されているため、カウンタ１３０の端子Ｑ９が論
理１になり、フリップフロップ１２９を刻時してリセッ
ト状態にする。何れの場合にせよゲート１３５及び１３
８を介してリセット信号がフリップフロップ１２９に印
加されても、カウンタ１３０はカウント９まで計数し続
け、ゲート１３１に作動可能信号を印加することにより
、次に到来する遷移パルスを受信して、フリップフロッ
プ１２９のセットに備える。これと同様にフリップフロ
ップ１２８はゲート１３９を介してセットされるため、
ゲート１２５を作動させてカウンタ１３０にリセット信
号を送り出せる様にする。カウンタ１３０の出力端Ｑ９
はそのクロック作動可能（ＣＥ）端子にフィードバック
接続されているため、カウンタ１３０がリセット信号を
受信するまで論理１にあってカウンタがそれ以上計数で
きない様にする。

クロック・データセパレータ６６から送出される分離さ
れたデータ信号及びクロック信号は、質問シーケンス認
識回路６７で、上記の様に接点１５６．１５７及び１５
８をストラップ接続することによって得られるプリセッ
トコードパターンと比較される。到来する信号はこのプ
リセットパターンとビット毎に比較される。カウンタ１
４９はビット毎に歩ｊ′シてセレクタ１５５を順序付け
する。受信シーケンスがプリセットシーケンスと相違す
ると、マルチプレクサ１５５の出力端Ｘからゲート１５
９及び１３８を介してリセット信号が印加され、フリッ
プフロップ１２９及びカウンタ１４９をリセットする。

こうして初期起動状態に戻って上記の手順で次の受信信
号に応答する。

１１０プリアンプル及びプリセットパターンの最後の３
ビツトを構成する妥当な６ビット毎号を受信すると、カ
ウンタ１４９は、カウント９６“に到達し、接合点６８
に論理Ｏを印加することにより数種の機能を達成できる
様にする。論理０はカウンタ１４９のクロック作動可能
入力端にフィードバックされてカウンタの計数機能を禁
止し、またゲート１２４を非作動状態にすると共に、信
号がキャリヤ包絡線検波器６２、低域フィルタ６３及び
遷移検波器６４を通過できない様にする。即ちこの信号
は接合点６８にあって、受信モードの動作終了と送信モ
ードの開始とを前ぶれする。

第９Ａ図及び第９Ｂ図に示す様に、導線７４を通る論理
０信号は、フレームカウンタ７５のカウンタ１８８から
リセット入力を除去することにより、カウンタ１８８が
起動できる様にする。またゲート１８７はゲート１８６
に作動可能信号を印加することにより、ダウンカウンタ
として作動する様に接続されたカウンタ１７５のクロッ
ク端子に、結線１０３を通って２相発生器８４から供給
されるクロック信号を印加できる様にする。タグ回路の
受信部が受信モードにある間は、カウンタ１６５が端子
Ｑ４に論理１出力を印加した状態になることは明白であ
る。受信モードが働いている間は導線Ｔ４に論理１が存
在するので、ゲート１８７は論理０’＆出力してゲート
１８６をオフにすることによりダウンカウンタ１７５に
クロックパルスが伝わらない様にする。導線７４に論理
０が比視すると、この状態が逆転する。

ダウンカウンタ１７５がカウントゼロに達すると、その
キャリーアウト（璽）出力端から論理立信号を出力して
、ゲート１８４が論理Ａを出力できる様にする。このた
めフリップフロップ１８１はリセットされて出力Ｑが論
理１に等しくなり、カウンタ１７５のプリセット作動可
能端子が働いて、カウンタ１６５からその入力端ＰＯ乃
至Ｐ３に印加される次の数字を読取れる様にする。この
様にカウンタ１７５がゼロ以外のある数値にセットされ
ると、その璽端子から論理１を出力する。このためゲー
ト１８４の出力は論理１に戻る。リード線７８に次の正
クロックパルスが伝わると、フリップフロップ１８１は
復元され、その出力Ｑはユに、また出カ蚕はηになる。

出力端Ｑに現われる論理１はカウンタ１６５を刻時して
次のカウントに送る。カウンタ１６５の出力ＱＯが高い
時カウンタ１７５が３力ウント間セットされ、出力Ｑ２
が高い時７カウント間セットされ、出力Ｑ３が高い時１
カウント間セットされ、またＱ４が高い時、ゼロカウン
ト間セットされる様に、カウンタ１６５か１らカウンタ
１７５の各プリセット入力端に信号が印加される。

タイマは最初の０．６２５ミリ秒だけ遅延して送信を行
わない様に作動する。カウンタ１６５の出力ＱＯが高値
になる次のタイマ間隔は２８５ミリ秒であるがこれはプ
リアンプルパターン１１１０’ｅ送信することができる
４ビツトの長さに相当する。また次のタイマ間隔で１６
ビツトの送信時間に相当する１０ミリ秒が得られる。カ
ウンタ１７５はこの１０ミリ秒間に順序付けされて識別
シーケンス発生器９８内にプログラム編成された１６個
の異なるビットを選択する。これらのビットはシーケン
ス発生器９８からゲート１７０及び１７１を通ってハミ
ング発生器９５に送出されると共にリード線９９Ａ及び
ゲート２１０と２１３を通ってマンチェスタ変調器８３
に送出される。

タイマが与える次の５ミリ秒間にデータはハミング発生
器９５からゲート２１１及び２１３を通って変調器８３
の制御ゲート１９８にシフトアウトされる。

タイマ７６の全状態で構成される全応答は夫々フレーム
と呼ばれており、プロセス内のフレームの数はフレーム
カウンタ７５に蓄積さ九る。全部で３２個のフレームを
蓄積することができ、３３番目のフレームの間にパルス
が発生してタグを送信モードから受信モードに戻す。

マンチェスタ変調器は各フレーム間に変調されるが、キ
ャリヤが擬似ランダム２進シーケンス応答カウンタ８９
からリード線９２を通って送られる出力信号によってゲ
ートされているかめ、各フレーム間に変調キャリヤ出力
を発生することはない。カウンタ２０９で構成される応
答カウンタ部は、３２番目のフレーム後を除いてタイマ
７６の各サイクルの間に漸減するタウンカウンタである
。キャリヤはダウンカウンタ２０９がゼロ状態にある間
だけマンチェスタ変調器の出力端に渡される。マンチェ
スタ変調器８３は、リード線１０６に出力信号を送ると
同時に、応答カウンタ８９のリプルカウンタ２０３にク
ロック信号を戻す。カウンタ２０３は、フリップフロッ
プ２０４．２０５及び２０６で構成される擬似２進シー
ケンス回路を順序付けする信号を発する前に変調器８３
の出力端から受信した信号を因数６４で割る。応答カウ
ンタはフレーム終了時にゼロ状態になり、擬似ランダム
２進シーケンス発生器を構成するフリップフロップ２０
４．２０５及び２０６から発生される乱数で再ロードさ
れる。

第５図には示されていないが、タグ回路の受信モード中
にパワーアンプ駆動器１０７が、タグループ６０をロー
ドダウンしない様に高インピーダンスを有することは理
解されよう。

第１０Ａ図及び第１０Ｂ図は、入口装置１５の受信部の
詳細図である。入口受信部の回路段の構成及び作動は、
特に第８Ａ図を参照して説明したタグ回路段と同一であ
るため、第１０Ａ図にはそのブロック線図のみを示して
おく。その他の類似点もいくつかあるので同様の構成及
び機能を有する部品については第８Ａ図の符号に「−１
」を伺けである。例えば第１０Ａ図のキャリヤ包絡線検
波器６２−１は第８Ａ図の検波器６２と同一である。従
ってスイッチ３Ｉをオンにし−１，ｑ信モード中に入口
受信部が信号を受信すると、キャリヤ包絡線検波器６２
−１、低域フィルタ６３〜１及び遷移検波器６４−１ｉ
ｌｌこれらの入力信号を検査して遷移パルスに変える。

検波器６４−１から出される出力は、導線６５−１を通
ってゲート１２４−１の第１入力端に印加される。ケー
ト１２４−１の第２八力端はインバータ３００の出力端
に接続きれており、インバータ３０００Å力端は接合、
１５．３０１に接続されている。これらの接続の詳細を
以下に示す。

第１０Ｂ図の入口受信部は、第８Ｂ図のクロック・デー
タセパレータ６６とほぼ同一のクロック・データセパレ
ータ３０２を有している。主な相違点は、１０進カウン
タ・デイバイダ１３０−１のクロック入力を供給する回
路部品にある。即ち第１０Ｂ図に示す様に、１０進装置
１３０−１のクロック入力端はＤ型フリップフロップ３
０３の出力端りに接続されており、−ｔｉ該ラフリップ
フロップ端子りと石とは相互接続されて分周器を構成し
ている。フリップフロップ３０３のクロック入力端には
第１０Ａ図に示すインバータ３０５の出力端に接続され
たリード線３０４から凸１クロック信号が供給される。

また該インバータの入力端は水晶制御クロック７７−１
のクロック出力線７８−１に接続されている。

従って、第８Ｂ図に示す回路ｂ１０進カウンタ・デイバ
イダ１３０に供給されるクロック周波数は四分されるが
、第１０Ｂ図に示す回路のこれに匹敵するクロック周波
数は二分されるだけである。識別タグ送信部のポー速度
は入口送信部の２倍であることからしてその理由は自明
である。入口送信部のボー速度が低いのは、第６図に示
す該送信部のクロック１７と２進カウンタ３６との間に
追加のフリップフロップ３５が配設されているからであ
る。

入口受信部のクロック・データセパレータ３０２とタグ
受信部のセパレータとの他の相違点は、前者のゲート１
３８−１の一入力端をフレームカウンタの出力端に接続
する代りにリード線３０６を介して処理装置（ｐ、Ｕ、
）３０７の出力端に接続している点にある。またリード
線３０６は抵抗器３０８を介して論理０電位レベルに接
続されている。従って処理装置３０７から論理上が出力
されない場合は、リード線３（ｌｉ６は論理正値となり
、処理装置が論理１電圧レベルを出力すると、これは論
理１値に変わる。その他の点についてはクロック・デー
タセパレータ３０２の構成及び機能はクロック・データ
セパレータ６６と同一である。

セパレータ３０２は適切なりロック及びデータパルスを
受信すると、これらを識別シーケンス認識回路３０９に
渡ｔ。回路３０９は第８Ｂ図に示す質問シーケンス認識
回路６７と同様の多くの構成部品を有しているため、こ
れらが同一のものである限りは・同一符号に「−１」を
付けである。識別シーケンス認識回路３０９が推定識別
タグから到来する信号を検査できる様にするため、可能
タグから受信される最初の４ビット即ちプリアンプルを
ビット単位で比較する回路が設けられている。これ１４
０１７型１０進カウンタ・デイバイダ３１０と４０１６
型４連アナログスイツチとを組合せ前者の出力端ＱＯ乃
至Ｑ３を後者の４区分３１１．３１２．３１３及び３１
４の制御入力端に接続することによって得られる。スイ
ッチ部３１１．３１２及び３１３のＩＮ端子は相互接続
されてゲート１５２−１の出力端に接続されており、−
万スイッチ部３１４の入力端はゲート１５１−１の出力
端に接続されている。スイッチ部３１１乃至３１４の出
力端は全て相互接続され、抵抗器３１５を介して論理１
電位レベルに接続きれている。抵抗器３１５とスイッチ
出力端との間の接合点はゲート１５９−１の第１入力端
に接続されている。カウンタ・３１０のリセット端子は
、クロック・データセパレータ３０２のフリップフロッ
プ１２９−１の出力端Ｑに接続されている。カウンタ３
１０のクロック作動可能（ＣＥ）端子は、その出力端Ｑ
４及び２４ビツトシフトレジスタ３１８のインバータ３
１７に接続された出力線３１６に接続されている。レジ
スタ３１８は図示の様に縦列接続された３個の４０１５
型双対４ビツト静止シフトレジスタで構成されている・
第１４ヒツトレジスタ３１９のデータ入力端即ちＤは、
リード線３２０を介して識別シーケンス認識回路３０９
のケート１５２−１”の出力端に接続されている。レジ
スタ３１８を構成するシフトレジスタ部のクロック入力
端は全て相互接続されて、クロック・データセパレータ
３０２のフリップフロップ１２８−１の出力端Ｑに接続
されたリード線１４３−１に接続され、リセット端子は
相互接続されてインバータ３１７の出力端に接続されて
おり、また出力端Ｑは、情報を並列転送する様に、ケー
ブル線３２１を介して処理装置３０７に接続されている
。処理装置には、先にレジスタ３１８にシフトインされ
た符号化メツセージを受信して後続の処理を行う適宜の
バッファ及びレジスタが周知要領で設けられている。

入力メツセージをビット単位で計時するため、２個の４
０２２型８進カウンタ・デイバイダ回路３２３及び３２
４で構成される２４ビツトカウンタ３２２が設けられて
いる。カウンタ３２３のキャリーアウト端子は、カウン
タ３２４のクロック端子に接続されているため、カウン
タ３２３は各８進パルスをカウンタ３２４に送る。また
カウンタ３２４の出力端Ｑ３は接合点３０１に接続され
ている。

カウンタ３２３と３２４とはこの要領で２４個の入力パ
ルスに対して１個の出力パルスを発生する。カウンタ３
２３と３２４とのリセット端子はインバータ３１７の出
力端に接続されているため、２４ビツトカウンタ３２２
は２４ビツトシフトレジスタ３１８と同時にリセットさ
れる。カウンタ３２３と３２４とのクロック作動可能端
子は、図示の様に論理Ｏ電位レベルに接続されているた
め、これらのカウンタのリセット端子にリセット信号が
印加されない場合は作動可能状態に保持されて計数する
ことができる。

２４ビツトカウンタ３２２から信号出力を印加される接
合点３０１は、処理装置３０７の入力端及び接合点３０
１に接続された上記の部品に接続されており、これらは
全て第１０Ｂ図に明示されている。

入口装置の受信部の作動を具象化する便宜上、第１０Ａ
図及び第１０Ｂ図と同一符号を付した第４図のブロック
線図を参照されたい。

入口装置受信部は以下の様に作動する。即ち識別シーケ
ンス認識回路３０９は最初の４個の妥当な受信パルスを
ビット単位で比較して、これらが方式の一部を構成する
識別タグの固定識別コードを構成する１１１０パターン
に従っているか否かを調べる。入力信号がこの特定要件
を満たしていると、カウンタ３１０はカウント９４“に
到達し、その出力Ｑ４が論理１となる。該出力端はその
入力端ＣＥにフィードバック接続されているため、カウ
ンタ３１０の計数作用を禁止する。出力Ｑ４は、さらに
インバータ３１７を介して、シフトレジスタ３１８のレ
ジスフ部及びカウンタ３２２のカウンタ部からリセット
信号を除去する役目もする。このため追加の妥当な２４
ビツトを受信すると、これらは順次にシフトレジスタ３
１８にシフトされると共に、２４ビツトカウンタ３２２
に送られて計数される。カウンタ３２２は２４ビツトを
受信して論理１を出力し、処理装置に信号金送って、し
・ジスタ３１８から信号を転送するケーブル線３２１か
ら信号を受信できる様にする。

これと同時に接合点３０１の信号は、ゲート１２４−１
とＴＯ−１、リセットキャリヤ包絡線検波器６２−１、
低域フィルタ６３−１及び遷移検波器６４−１をブロッ
クする。さらにシフトレジスタ３１８から処理装置３０
７′＼の全メツセージの転送を妨害する信号受信は、処
理装置３０７がケーブル線３２１を介してメツセージを
受信し終えるまでブロックされる。この機能を完了する
と、処理装置３０７は論理１出力をリード線３０６に送
り、ゲート１３８−１に介してフリップフロップ１２９
−１にリセット信号を印加する。リセット信号はカウン
タをリセットしてその出力Ｑ４’を論理Ｏに戻すことに
より、シフトレジスタ３１８及びカウンタ３２２をリセ
ットする。このため接合点３０１の信号は論理θレベル
に戻り、第１０Ａ図及び第１０Ｂ図に示す入口受信部の
部品を受信モードに復元する。

さらにタイマ２４が設定した受信モード期間中に識別タ
グから連続メツセージを受信する。

入口受信部はこの受信モード期間中に１個以上のタグか
ら識別信号を受信するが、これらの信号の受信は各タグ
の擬似ランダム発生器の出力に応じて、ランダムに選択
された異なる期間中に行われるため、信号の大半は干渉
しあわないことが理解されよう。上記の様にタグからの
各全送信サイクルには、識別信号を送信できる３２個の
可能なタイムスロットが設けられているが、所定のタグ
を送信するには、少くとも４個で一般に８個以下のタイ
ムスロットで済む。タグは全て入口質問信号と同期化さ
れているため、夫々の送信期間はほぼ同時に始まる。各
タグから少くとも数回の応答がある場合、異なるタイム
スロット中に各タグから信号が送信される可能性は極め
て高い。各識別タグが独自の識別信号パターンを有して
いることからして、入口受信部の処理装置３０７は各受
信信号群を識別し、特定のタグと関連付けることができ
る。処理装置による゛その他の妥当性の検査については
所望に応じて達成することができる。

信号をランダムに送信するため、１個以上のタグから同
時に送信されることがある。使用する信号には、タグか
ら送られて来るキャリヤ信号が位相はずれしていると、
入口受信部のキャリヤ包絡線検波器、低域フィルタ及び
遷移検ｅ器を通らないため、通常プリアンプルが完全に
抹消されたりひずんだりして欠損する性質がある。しか
し、複数個のタグから送られて来るキャリヤ信号を充分
位相合わせすることにより、遷移検波器ばかりでなくク
ロック・データセパレータを通して識別シーケンス認識
回路３０９に信号を送ることができる。各タグから送ら
れるプリアンプルが回路３０９に入りプリアンプル検査
に通るとシフトレジスタ３１８が作動して送信信号の後
続部を受ける様になる。識別コードはタグによって違う
ため、無効制御をしないとレジスタ３１８は誤伝識別タ
グを受入れてしまうが、入口受信部の独自の回路部品で
この様な不祥事を阻１ヒしている。

第１１図はプリアンプルの位相が合ったタグＡ及びＢか
ら同時に応答を送信する可能な状態を示している。識別
コード（このうち最初の数ビットだけを図示する）は相
違していると思われる。２つのタグから送られる信号を
合計すると、はぼ（Ａ十Ｂ＞で示す線の様になる。コー
ドが異なる領域ではクロック信号が欠損していることが
わかる。従って符号４００付近で信号が発生すると、ク
ロック信号が抹消されているのでカウンタ１３０−１は
カウント“９”に達し、その出力Ｑ９が１となって回路
をリセットすることにより、別の妥当なプリアンプルを
受信するまで受信できない様にする。しかし送信間隔は
ランダムに選択されているため各タグからの送信信号は
上記要領で受信される。

要約すると本発明は、特定のデジタルコード形式を用い
て入口装置即ち監視局と識別タグとの間の通信を成立さ
せようとするものである。変調器が用いるコード化構成
は、マンチェスタとも呼ばれている２相マークコーデイ
ングとして知られている。この種のコーディングは、論
理上がビットセルの中間に第２遷移を有するが論理上は
有さないという特徴があり、形式内の２つの異なるコー
ドパターン全合計すると、自蔵のクロック速度遷移が少
くともある程度消滅するという特徴を有する電信方式の
一種であり、上記の様にこの特徴を活かして１つ以上の
信号源から同時に受信する信号を拒絶する訳である。

図には１台の入口装置しか示してないが、病院等の施設
では何間という複数台の入口装置を設け、これらを１台
以上の中央処理装置（ＣＰＯ）と相互接続することによ
り、最終的な記録保持及び管理機能を達成できることを
理解されたい。入口装置がタグを識別できると同時に、
中央処理装置は入口装置を識別することができる。ｃｐ
ｏは周知の多重送信構成を用いて各入口処理装置から記
憶情報を順次に引き出すことができ、こうしてＣＰＵは
各識別タグの所在に関する情報を得ている。

入口装置の送信部は、入口装置から発せられた信号を受
信する全ての識別タグを総称的に表わすプリアンプルか
ら成る質問信号を連続的に発する。また入口装置の質問
信号には該装置を設置した特定の病院その他の施設を表
わすコード標識が含まれており、その病院又は施設に対
して符号化されたタグだけが質問に応答する。

質問範囲に入る全てのタグは、質問信号の妥当性を検査
する。信号は認められると、所定のタグに対して全て同
一の複数の応答を送信期間中にランダムに選択した間隔
で送信する一応答送信の開始を同期化する役目をする。

本実施例では夫々約１９．３７５ミリ秒継続する３２個
の送信タイムスロットを設けているが入口装置とタグと
の間の通信に利用できる時間及び使用するビット速度に
応じてタイムスロットの数を変えられるのは勿論である
。捷たビット速度を変えるには水晶時計の周波数を変え
れば良い。このため本方式はｔ“時間継続する“ｎ〃個
のタイムスロットを配備できるものと考えることができ
る。

ここに記載したタグ回路は擬似ランダムシーケンス発生
器を用いている。真ランダム発生源を利用することもで
きるが、その必要はない。しかし、擬似ランダム発生器
から応答カウンタに向う７桁出力の周波数を変えること
は有益であるので、タグから送信する１回の全サイクル
間に必要とされる平均応答数に応じて選択すれば良い。

各タグは入口送信部との混線を避けると共に、タグから
信号を受信する入口装置に対する総称的識別子として作
用する様に設計された固定された４ビツトのプリアンプ
ル１１１゜から成る２８ビツトメツセージで応答する。

タグは入口受信部を同期化して、タグ識別コード及びリ
チャードハミング（ＲｉｃｈａｒｄＨａｍｍｉｎｇ　）
が開発した原理に基づく誤り検査コードを有する次の２
４ビツトを受信できる様に作用する。

上記の通り監視局と複数個のタグ回路との間の通信を確
立する方式に関し、本発明を説明したが、その原理を広
範に応用できること　　ノを理解されたい。即ち、同一
時間内に全てのトランスポンダ回路に質問したい場合に
質問間と複数個のトランスポンダ回路との間の同時通信
を確立する方式はこれらの原理を基にしている。この場
合トランスポンダ回路はタグ回路に相当し、また質問間
は監視局に相当する。

また特定実施例に関して本発明を説明したが、添付の特
許請求の範囲で限定する本発明の真意から逸脱すること
なくその構成及び作動を種々に変更できることは理解さ
れよう。

同じ機能を果たす多くの等価のソリッドステート素子が
あり、また本発明では個別の論理素子を用いたが、周知
技法によって同−回路部品又は等画素子を集積すること
ができる。

実際現用のマイクロコンピュータチップは、複数の等価
の機能を果たす様にプログラム編成することができ、こ
れらの変形は全て本発明の範ちゅうに入るものと考えら
れる。

【図面の簡単な説明】

第１図は、本発明を活用する環境の概略図である。 第２図は、本発明の実施例の基本素子のブロック線図で
ある。 第３図は、第２図に示す質問送受信入口装置の質問送信
部のブロック線図である。 第４図は、第２図に示す入口装置の質問受信部のブロッ
ク線図である。 第５図は、第２図に示す方式の識別タグに組込まれる回
路のブロック線図である。 第６図は、第３図に示す素子の概略的論理図である。 第７図は、装置の作動の説明に有益なタイミング図であ
る。 第８Ａ図及び第８Ｂ図は、第５図に示す方式の受信部に
示す素子の概略的論理図である。 第９Ａ図及び第９Ｂ図は、第５図に示す方式の送信部に
示す素子の概略的論理図である。 第１０Ａ図及び第１０Ｂ図は、第４図に示す素子の概略
的論理図である。及び 第１１図は２つのタグからの送信信号の最初の部分、及
び入口受信部に発生する応答信号の概略図である。 〔主要部分の符号の説明〕 １３．１４・・・識別タグ １５・・・入口装置（質問送受信部） １Ｔ・・・水晶制御クロック １９・・・２相マーク変調器 ２０・・・低域フィルタ・パワーアンプ２２・・・入口
ループ ２４・・・タイマ ２６・・識別コード発生器 ６０・・タグループ ６１・・・プリアンプ・フィルタ ６２．６２−１・・・キャリヤ包絡線検波器６３．６３
−１・・・低域フィルタ ６４．６４−１・・・遷移検波器 ６６・・クロック・データセパレータ ６７　質問シーケンス認識回路 ７５・フレームカウンタ ７６・・タイマ ７７．７７−１・・・水晶制御クロック８３・マンチェ
スタ変調器 ８４・　２相発生器 ８９　擬似ランダム２進シーケンス応答カウンタ ９５・・・ハミング発生器 ９８　・識別シーケンス発生器 １００・・シーケンス制御回路 １０７・・パワーアンプ駆動器 ３０２・・・クロック・データセパレータ３０７・・・
処理装置 ３０９・・識別シーケンス認識回路 ３１８・・・２４ビツトシフトレジスタ３２２・・・２
４ビットカウンタ −４９０− ゛タグρ ｌｉｉ−１１−

Claims (1)

1. 【特許請求の範囲】 １、監視局範囲に入る１個または複数個の個別タグ回路
   群を検出すると共に、監視範囲に同時に入る１個以上の
   タグ回路を識別する通信方式であって、 監視局に配設されて監視局の識別コードである第１コー
   ドパターンを含む質問信号を発する手段； 監視局範囲に入ると質問信号を受信する手段と、 質問信号に応答すると共に、第１コードパターンと異な
   りかつタグ回路の識別コードである第２コードパターン
   を含む一連の応答信号を発する手段と少くとも擬似ラン
   ダム要領で連続する応答信号の間隔を変える手段とを備
   える手段、 とを有するタグ回路； 及び監視局に配設されて監視範囲に入る信号を受信して
   検査することにより、信号がタグの識別コードである所
   定のコードパターンを有しているか否かを決定し、前記
   コードパターンを有する場合に限り、受信信号を処理装
   置に送る手段から成ることを特徴とするタグ回路用通信
   方式。 ２、特許請求の範囲第１項に記載の方式であって、前記
   質問信号発生手段が、信号の発生を停止し、その間にタ
   グから複数の応答信号を受信する充分な間隔に続いて周
   期的に質問信号発生サイクルに入れる様にするタイミン
   グ素子を備えることを特徴とするタグ回路用通信方式。 ３、　特許請求の範囲第２項に記載の方式であって、前
   記タグ回路が応答信号を発生する“ｔ”時間継続する“
   ｎ“個のタイムスロットを確立する手段を含み、１回の
   全作動サイクルの間に実際に発生する応答信号の数は全
   サイクルの間に確立される擬似ランダム間隔の関数であ
   り、また前記質問信号発生手段による無信号期間が少く
   ともｎＸｔに等しいことを特徴とするタグ回路用通信方
   式。 ４、％許請求の範囲第１項に記載の方式であって、一連
   の応答信号を発生する前記手段が、キャリヤ周波数信号
   源及びキャリヤ信号を前記応答信号連で変調する手段を
   備え、また連続する応答信号の間隔を変える前記手段が
   変調手段の出力端に接続されたクロック入力端を有する
   擬似ランダム２進シーケンス発生器を備えることを特徴
   とするタグ回路用通信方式。 ５、特許請求の範囲第４項に記載の方式であって、連続
   する応答信号の間隔を変える前記手段がさらに、プリセ
   ット自在の２進ダウンカウンタ、ダウンカウンタがカウ
   ントゼロに達すると、ダウンカウンタを擬似ランダム発
   生器に接続することによってダウンカウンタを擬似ラン
   ダム発生器内にその時存在するカウントにプリセットす
   る手段、及び応答信号を発生する９ｎ”個のタイムスロ
   ットの度にダウンカウンタを刻時して、ダウンカウンタ
   がカウントゼロに達する各タイムスロットの間に応答信
   号を発する手段ヲ備えることを特徴とするタグ回路用通
   信方式。 ６、特許請求の範囲第５項に記載の方式であって、前記
   タグ回路が夫々ゝ゛Ｌ“時間継続するＶＸｎ”個のタイ
   ムスロットを確立する手段を有し、また質問信号発生手
   段による無信号発生期間が少くともｎＸｔに等しいこと
   を特徴とするタグ回路用通信方式。 ７、　特許請求の範囲第２項に記載の方式であって、質
   問信号を発生する前記手段が、第１コードパターンを形
   成し、かつ監視局からの信号を総称的に示す第１プリア
   ンプルコードパターン及び特定の監視局を識別する第１
   のプリセット自在のコードパターンから成るコードパタ
   ーンを発生する様に構成配置された手段を備えることを
   特徴とするタグ回路用通信方式。 ８、　特許請求の範囲第７項に記載の方式であって、応
   答信号連を発生する前記手段が、タグ回路からの信号を
   総称的に表わすと共に第１プリアンプルコードパターン
   と異なる第２プリアンプルコードパターン及び特定のタ
   グ回路を特異的に識別する第２のプリセット自在のコー
   ドパターンを含む第２コードパターンを発生する様に構
   成配置された手段を備えることを特徴とするタグ回路用
   通信方式。 ９、監視局範囲に入る１個または複数個の個別タグ回路
   群を検出すると共に、監視範囲に同時に入る１個以上の
   タグ回路を識別する通信方式であって、 監視局に配設されて監視局の識別コードである第１コー
   ドパターンを含む質問信号を発する手段； 監視局範囲に入ると質問信号を受信する手段、 質問信号を検査して第１コートパターンがプリセット質
   問コードパターンに相当するか否かを決定する手段、 質問信号の検査からパターンが一致することが判った場
   合に限り質問信号に応答すると共に、第１コードパター
   ンと異なりかつその識別コードである所定の第２コード
   パターンを含む一連の応答信号を発生する手段、及び少
   くとも擬似ランダム要領で連続する応答信号の間隔を変
   える手段、 から成る手段とを備えるタグ回路； 及び監視局に配設されて、監視範囲に入る信号を受信検
   査して信号がタグの識別コードである所定のコードパタ
   ーンを有するか否かを決定し、前記コードパターンが存
   在する場合に限り受信信号を処理装置に送る手段から成
   ることを特徴とするタグ回路用通信方式。 １０、監視局範囲に入ると同時に監視範囲に入つた他の
   タグ回路とは別に監視局と通信して識別信号を送るタグ
   回路であって、 監視範囲に入ると、監視局から第１コードパターンを含
   む質問信号をぐ信する手段と： 質問信号に応答すると共に、第１コードパターンと異な
   りかつタグ回路の識別コードである所定の第２コードパ
   ターンを含む一連の応答信号を発生する手段と少くとも
   擬似ランダム要領で連続する応答信号の間隔を変える手
   段とを備える手段； から成ることを特徴とするタグ回路。 １１、特許請求の範囲第１０項に記載の回路であって、
   さらに応答信号を発する１ｔ”時間継続する′Ｘｎ〃個
   のタイムスロットを確立する手段から成り、また１回の
   全作動サイクル中に実際に発せられる応答信号の数が全
   サイクル中に確立される擬似ランダム間隔の関数である
   ことを特徴とするタグ回路。 １２、特許請求の範囲第１０項に記載の回路でめって、
   前記応答信号連発化手段が、キャリヤ周波数信号源及び
   キャリヤ信号を応答信号連で変調する手段を備え、また
   連続応答信号−の間隔を変える前記手段が、変調手段の
   出力端に接続された入力端を有する擬似ランダム２進シ
   ーケンス発生器を備えることを特徴とするタグ回路。 １３、特許請求の範囲第１２項に記載の回路であって、
   連続する応答信号の間隔を変える前記手段がさらに、プ
   リセット自在の２進ダウンカウンタ、ダウンカウンタが
   カウントゼロに達すると、ダウンカウンタを擬似ランダ
   ム発生器に接続してダウンカウンタを擬似ランダム発生
   器内にその時存在するカウントにプリセットする手段、
   及び応答信号を発する′Ｘｎ“個のタイムスロットの度
   にダウンカウンタを刻時してダウンカウンタがカウント
   ゼロに達する前記タイムスロットの度に応答信号を発生
   する手段とを備えることを特徴とするタグ回路。 １４　　特許請求の範囲第１３項に記載の回路であって
   、前記タグ回路が夫々１ｔ“時間継続する９ｎ”個のタ
   イムスロットを確立する手段を含み、また質問信号発生
   手段による無信号発生期間が少くともｎ　十ｔに等しい
   ことを特徴とするタグ回路。 １５、特許請求の範囲第１０項に記載の回路であって、
   前記応答信号連発化手段が、タグ回路から送られてくる
   信号を総称的に表わすプリアンプルコードパターン及び
   特定のタグ回路を特異に識別するプリセット自在のコー
   ドパターンを含むコードパターンを発生する様に構成配
   置された手段を含むことを特徴とするタグ回路。 １６、特許請求の範囲第１５項に記載の回路であって、
   前記応答信号連発化手段がさらに各応答信号にプリセッ
   ト自在のコードパターンに関係する誤り訂正コードパタ
   ーンを付加する手段を含むことを特徴とするタグ回路。 １７、特許請求の範囲第１６項に記載の回路であって、
   前記誤り訂正コードパターン付加手段がハミング発生器
   であることを特徴とするタグ回路。 １８、監視局範囲に入ると、同時に監視範囲に入る他の
   タグ回路とは別に監視局と通信してこれに識別信号を送
   るタグ回路であって、監視範囲に入る際に監視局から第
   １コードパターンを含む質問信号を受信する手段；質問
   信号を検査して第１コードパターンがプリセット質問コ
   ードパターンに相当するか否かを決定する手段； 及び検査によりパターンが一致する場合に限り質問信号
   に応答すると共に、第１コードパターンと異なりかつそ
   のタグ回路の識別コードである所定の第２コードパター
   ンを含む一連の応答信号を発する手段と少くとも擬似ラ
   ンダム要領で連続する応答信号の間隔を変える手段とを
   備える手段；から成ることを特徴とするタグ回路。 １９、監視局範囲に入る１個または複数個の個別タグ回
   路群を検出すると共に、監視範囲に同時に入る１個以上
   のタグ回路を識別する通信方式であって、 監視局に配設されて監視局を表わす質問信号を発する手
   段； 監視範囲に入ると質問信号を受信する手段と、 質問信号に応答すると共に、各タグ回路の識別コードで
   ある所定のコードパターンを含む一連の応答信号を発す
   る手段と少くとも擬似ランダム要領で連続する応答信号
   の間隔を変える手段とを有する手段、 とを備える複数個のタグ回路； 及び監視局に配設、されて監視範囲に入る信号を受信す
   ると共に、他のタグ回路からの応答信号と同時に一タグ
   回路から監視局に到達する応答信号を何れも拒絶する手
   段から成ることを特徴とするタグ回路用通信方式。 加、特許請求の範囲第１９項に記載の方式であって、監
   視局にある前記信号受信手段が、受信信号に存在するコ
   ードパターン遷移の発生を計時する手段、及び前記手段
   に応答してコードパターン遷移が応答信号クロック速度
   に相当する所定の計時間隔で発生しない場合に信号を拒
   絶する手段とを備えることを特徴とするタグ回路用通信
   方式。 冴、質問間と複数個のトランスポンダ回路との間を同時
   に連絡する通信方式であって、質問間に配設された質問
   信号を送信する手段； 質問信号を受信する手段と、 質問信号に応答すると共に、各トランスポンダ回路と関
   連しかつ２つの異なるコードパターンを合計すると自蔵
   のクロック速度遷移が少なくともある程度消滅する電信
   形式に基づく所定のコードパターンを含む一連の応答信
   号を送信する手段と少くとも擬似ランダム要領で各トラ
   ンスポンダ回路から出される連続する応答信号の間隔を
   変える手段とを有する手段、 とを備える複数個のトランスポンダ回路；及び質問間に
   配設されて、トランスポンダ回路からの送信信号を受信
   すると共に、他のトランスポンダ回路からの応答信号と
   同時に一トランスポンダ回路から質問間に到達する応答
   信号を何れも拒絶する手段から成ることを特徴とする通
   信方式。 ２、特許請求の範囲第２１項に記載の方式であって、質
   問間に配設された前記受信手段が受信信号に存在するコ
   ードパターン遷移の発生を泪時する手段、及び前記手段
   に応答して自蔵のクロック速度遷移が消滅すると何れの
   信号も拒絶する手段を備えることを特徴とする通信方式
   。