JPS58159362A - 多層混成集積回路装置 - Google Patents
多層混成集積回路装置Info
- Publication number
- JPS58159362A JPS58159362A JP4326182A JP4326182A JPS58159362A JP S58159362 A JPS58159362 A JP S58159362A JP 4326182 A JP4326182 A JP 4326182A JP 4326182 A JP4326182 A JP 4326182A JP S58159362 A JPS58159362 A JP S58159362A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bent
- integrated circuit
- hybrid integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多層混成集積回路装置の改良に関する多層混成
集積回路として周知のものにマイクロモジ１−ルがある
。マイクロモジュールは複数の絶縁基板に所望の小型回
路素子を組み込みスルーホール電極を介して積層したも
のである。斯るマイクロモジュールでは小型化は図れる
が、組み込みできる回路素子の制約が大きく、すべての
回路に適用できるものではない。またスルーホール電極
を不可欠としているので製造技術上も量産性に乏しい。
集積回路として周知のものにマイクロモジ１−ルがある
。マイクロモジュールは複数の絶縁基板に所望の小型回
路素子を組み込みスルーホール電極を介して積層したも
のである。斯るマイクロモジュールでは小型化は図れる
が、組み込みできる回路素子の制約が大きく、すべての
回路に適用できるものではない。またスルーホール電極
を不可欠としているので製造技術上も量産性に乏しい。
そこで多層の簡易化された構造を第１図−こ示す。
（１）は混成集積回路基板、（２）は枠状の離間材、（
３）は外部リードである。この構造では別々の混成集積
回路基板（１）に別個の工程で所望の回路素子を付着し
、外部リード（３）を電極パ叩ド（図示せず）番と固着
した後、枠状の離間材（２）で両基板（１１（１１を一
体化するものである。従ってパ噌ケージ上では多層構造
と口えるが、回路上は別個の回路を近接したにすぎない
。また両基板（１）（１）は別工程で製造されるので量
産性も今−歩の感が多い。
３）は外部リードである。この構造では別々の混成集積
回路基板（１）に別個の工程で所望の回路素子を付着し
、外部リード（３）を電極パ叩ド（図示せず）番と固着
した後、枠状の離間材（２）で両基板（１１（１１を一
体化するものである。従ってパ噌ケージ上では多層構造
と口えるが、回路上は別個の回路を近接したにすぎない
。また両基板（１）（１）は別工程で製造されるので量
産性も今−歩の感が多い。
本発明は断点に鑑みてなされ、従来の欠点を大巾に改善
した多層混成集積回路装置を提供するものである。以下
に第２図および第３図を参照して本発明の一実施例を詳
述する。
した多層混成集積回路装置を提供するものである。以下
に第２図および第３図を参照して本発明の一実施例を詳
述する。
本発明に依る多層混成集積回路はＵ字状に曲折した金属
基板部と、該基板叫の内側主面に付着された回路素子α
υと、基板（至）の少くとも両端に設けた電極パッド＠
と、該電極パッド圓に固着された外部リード（至）より
構成される。
基板部と、該基板叫の内側主面に付着された回路素子α
υと、基板（至）の少くとも両端に設けた電極パッド＠
と、該電極パッド圓に固着された外部リード（至）より
構成される。
金属基板部としては表面を陽極酸化したアルミニウムを
用い、放熱性を向上させると同時易こ曲折加工を容易に
ならしめる。
用い、放熱性を向上させると同時易こ曲折加工を容易に
ならしめる。
斯る基板頭は第２図に示す如く、平板状の状態で所望の
回路を形成することにより従来の製造技術をそのまま利
用できる。基板頭上には銅箔による導電路α０、スクリ
ーン印刷による抵抗体（５）あるいはトランジスター、
１Ｃ（１６１等を付着して所望の回路を形成する。なお
曲折される基板叫の中央部番こは全く回路を形成せず、
曲折を容易にするためにス’）ｑＨηを形成する。
回路を形成することにより従来の製造技術をそのまま利
用できる。基板頭上には銅箔による導電路α０、スクリ
ーン印刷による抵抗体（５）あるいはトランジスター、
１Ｃ（１６１等を付着して所望の回路を形成する。なお
曲折される基板叫の中央部番こは全く回路を形成せず、
曲折を容易にするためにス’）ｑＨηを形成する。
電極パ・ソド（２）は前述した導電路（１４を延在させ
て基板（至）の両端に一定間隔で設ける。斯る電極Ｊｏ
ｎ）ドしは対向するものと位置的に対応させておく。
て基板（至）の両端に一定間隔で設ける。斯る電極Ｊｏ
ｎ）ドしは対向するものと位置的に対応させておく。
斯上した基板叫は中央部でＵ字状に曲折して、基板α１
の回路素子α１）を設けた内側主面を一定間隔で対向さ
せる。
の回路素子α１）を設けた内側主面を一定間隔で対向さ
せる。
外部リード（ツは各電極パーｗＷＬＪ２ｒ）ど半田によ
り固着されている。この外部リードα３の先端部を第３
図の如くかぶら状になし、このかぶら状先端部（至）を
対向する電極パ噌ドα２に半田付けしても良い。
り固着されている。この外部リードα３の先端部を第３
図の如くかぶら状になし、このかぶら状先端部（至）を
対向する電極パ噌ドα２に半田付けしても良い。
斯る本発明の多層混載集積回路装置では、金属基板αα
を用いることにより同一工程で製造した基板を最後に【
１字状番こ曲折するので、まず従来の枠状の離間材を不
要とし、且つ生産性の向上を図れる利点を有する。
を用いることにより同一工程で製造した基板を最後に【
１字状番こ曲折するので、まず従来の枠状の離間材を不
要とし、且つ生産性の向上を図れる利点を有する。
次に基板αＧの曲折部には導電路（１４１を配置できな
いので両面の回路の接続を行えない欠点を有しているが
、この欠点をかぶら状先端部α口を有する外部リード（
１１１によって解消できる。すなわち、かぶら状先端部
α・により電極の取り出しと同時に両電極を電気約６こ
接続できる両機能を実現できる。従って外部リードα３
として不要のものは切断除去しかぶら状先端部叩による
上下接続ができる。
いので両面の回路の接続を行えない欠点を有しているが
、この欠点をかぶら状先端部α口を有する外部リード（
１１１によって解消できる。すなわち、かぶら状先端部
α・により電極の取り出しと同時に両電極を電気約６こ
接続できる両機能を実現できる。従って外部リードα３
として不要のものは切断除去しかぶら状先端部叩による
上下接続ができる。
以上に詳述した如く本発明に依ればＵ字状金属基板部と
かぶら状外部リード（至）により、極めて容易に且つ量
産性に富む多層混成集積回路装置を実現できる。
かぶら状外部リード（至）により、極めて容易に且つ量
産性に富む多層混成集積回路装置を実現できる。
第１図は従来例を説明する断面図、第２図および第３図
は本発明を説明する平面図および断面図である。 主な図番の説明 叫は金属基板、αυは回路素子、０３は電極１４ｖｌド
、（至）はかぶら状外部リード、αηはスリ・ットであ
る。 第１図 第２図 １″
は本発明を説明する平面図および断面図である。 主な図番の説明 叫は金属基板、αυは回路素子、０３は電極１４ｖｌド
、（至）はかぶら状外部リード、αηはスリ・ットであ
る。 第１図 第２図 １″
Claims (1)
- 【特許請求の範囲】 １、中央部でＵ字状−と曲折した金属基板と該基板の内
側主表面に絶縁薄層を介して形成した所望の回路素子と
前記基板の両端に設けた電極パッドと該電極パ噌ド番ζ
固着した外部リードより構成されることを特徴とする多
層混成集積回路装置。 ２、特許請求の範囲第１項ＫＪいて、前記基板の中央部
にスリ噌トを設は曲折を容鳥にしたことを特徴とする多
層混成集積回路装置。 五 特許請求の範囲第１項ＫＢいて、前記電極パ噌ドを
対向させて対応して設け、かぶら状の先端部を有する外
部リードを固着することを特徴とする多層混成集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4326182A JPS58159362A (ja) | 1982-03-17 | 1982-03-17 | 多層混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4326182A JPS58159362A (ja) | 1982-03-17 | 1982-03-17 | 多層混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58159362A true JPS58159362A (ja) | 1983-09-21 |
| JPS6347271B2 JPS6347271B2 (ja) | 1988-09-21 |
Family
ID=12658903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4326182A Granted JPS58159362A (ja) | 1982-03-17 | 1982-03-17 | 多層混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159362A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008248635A (ja) * | 2007-03-30 | 2008-10-16 | Alpha Corp | ハンドル装置 |
-
1982
- 1982-03-17 JP JP4326182A patent/JPS58159362A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008248635A (ja) * | 2007-03-30 | 2008-10-16 | Alpha Corp | ハンドル装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6347271B2 (ja) | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277308B1 (ko) | 반도체장치 | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| EP1041618A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| KR100452818B1 (ko) | 칩 패키지 및 그 제조방법 | |
| JPS63275127A (ja) | 半導体チップの実装体 | |
| JPS58159362A (ja) | 多層混成集積回路装置 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JPH0766207A (ja) | 表面実装型電子部品及びその製造方法並びに半田付け方法 | |
| JP2745628B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6362339A (ja) | 半導体装置 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| JP2001102516A (ja) | 半導体装置およびその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS6132560A (ja) | 半導体装置 | |
| JPS5834953A (ja) | 半導体装置 | |
| JPH10209320A (ja) | セラミック積層基板の製造方法 | |
| JPS6153854B2 (ja) | ||
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPS5835952A (ja) | 半導体集積回路装置 | |
| JPS6362240A (ja) | 多層セラミツク配線基板 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JP4006321B2 (ja) | 半導体素子の実装構造 | |
| JPH06338539A (ja) | 半導体素子の接続方法 | |
| JPS61259533A (ja) | 半導体装置 | |
| JPH0119395Y2 (ja) |