JPS58146946A - リストメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はリスト構造データを記憶する記憶＋ルに関する
ものである。

記号処理や人工知能に関するプログラム作成のための言
語としてＬｉりに代表されるリスＦ処理言語が広く用い
られている。

り部、ポインタ部から成るリストセルを基本にしてプロ
グラムやリスト構造データを記憶装置内て表現している
。

第１図は記憶装置内の１＠ｔタグ部、データ部、ポイン
タ部として使用し、１００から１０２番地の３＠を用い
てリストデータ（ムＢＣ）を表現した例である。そして
、データ部は実際のデータ人−Ｂ。

Ｃが蓄積されて馳る場所を指してお夛、ポインタ部は次
のリストセルを指してお夛、１０２番地のポインタ部０
　＠ＮＩＬ”はリストデータの最後であることを示して
−る。また、タグ部は各種の目的に使用され、本発明で
はそのリストセルが有効（例えば、“１２によって示さ
れる）か無効かｔＣ別するのに用いられる。

このようなリストセルを用いてリスト処理が進む途中で
リストセルが必！’になると、使用可能セルリストから
取られて使われて行く、また、一時的にワーキング用と
して使用され九リストセルは処理が完了すると記憶装置
の中に放置されることになる。

このために、使用可能セルリストが全て使いはたされる
と、記憶装置内の使用されていないリストセルを回収し
、使用可能リストセルとして登鎌することが必要となる
。この動作をガーペツジコレクション（ＧＣ：　（ず集
め）と呼ばれる。

このａｃ動作は一般に、次の２つのステップで行われる
。

（１）記憶装置内の全リストセルのタグ部を無効状ｍｌ
（“Ｏ”）に初期化する。

（２）計算機内の制御用レジスタや演算処理用Ｏスタッ
ク甲のポインタデータ、など、リスト処理Ｅｌｌ連する
全てのレジスタを基に、これらのレジスタから連結され
走りストセルを探索し、タグ部を有効状１ｔ（＠１”）
にする。

上記２つのステップの後、リストセルの要求が発生する
と次の処理が行われ、与えられる。

（３）　　記憶装置内のリストセルのタグ部を探索し、
無効状態にあるリストセルを見つけ、そのリストセルを
与える。この時、無効状態のリストセルは通常複数個存
在すると考えられるが、例えば、下位番地のものから順
に与えることが行われる。

このような上記３つのステップは、記憶機構しか持たな
い記憶装置を用いた従来の計算機においとによって達成
てれていた。このために、中央処理装置と記憶装置間の
データ転送が頻繁に発生し、リスト処理性能の低下の最
大原因であった。

本発明の目的は、リスト処理で必要とされる機能を内蔵
したリストメモリを提供することであ）、その第１の目
的は、初期化処理をメモリ単位で並列に行うことが可能
なリストメモリを提供することである。

本発明の第２の目的は、有効セルにマーク付けを行うａ
Ｉ能を内蔵するリストメモリを提供することである。

本発明の第３の目的は、マーク付けされたりストセルの
中から使用可能セルを供給する機能を内蔵するリストメ
モリを提供することでらる。

本発明Ｏ第４の目的は使用可能リストセルＯ中から次に
要求され九時に供給するリストセルを前もって準備して
おくａＩ能を内蔵したリストメモリを提供することであ
る。

即ち、本発明によれば、第１にタグ部、データ部、ポイ
ンタ部を備えたリストセルが複数個から成〉、順次アド
レスづけされた番地によって読み書き可能なメモリセル
と、該メモリセルＯ全すストセルＯメグ部を初期化する
第１の処理と、該メモリセルの中のりストセルアドレス
とマーク付は要求が外部装置から与えられると、骸リス
トセルアドレスに対応するリストセルのタグ部を使用状
１１にセットすることによって！−り付けを行うととも
に、ポインタ部を取シ出し、咳ポインタ部がリストデー
タの最後を示す時にはマーク付は終了信号を出力し、該
ポイ／り部が該メモリセル内のリストセルの時には該当
するリストセルについてのマーク付けを続け、該ポイン
タ部が骸メモリ七身外Ｃ）Ｉ＃ストセルの時には蚊ポイ
ンタ部とマーク付は継続信号を出力する第２の処理と、
リストセル要求信号が外部装置よ）与えられると、訣メ
モリセルのリストセルの中で、タグ部が使用状態にセッ
トされておらず、且つ、最小または最大番地のリストセ
ルアドレスを出力し、該リストセルのタグ部１＊用状態
にセットする第３の処理とを制御する制御部を同一チッ
プ上に具備し、リストセルのマーク付けとリストセルの
供給を行う機能を内蔵したリストメモリが得られる。

更に第２として、タグ部、データ部、ポインタ部を備え
たリストセルが複数個から成シ、順次アドレスづけされ
九番地によって読み書き可能なメモリセルと、骸メモリ
セルの全リストセルのタグ部を初期化する第１の処理と
、該メモリセルの中のリストセルアドレスと！−り付は
要求が外部装置から与えられると、該リストセルアドレ
スに対応するりストセルのタグ部を使用状態にセットす
、ることＫよってマーク付けを行うとと４Ｋ、ポイ１１
：。

ンタ部ｔｅｎ出し、該ポインタ部がリストデータの最後
を示す時にはマーク付は終了信号を出力し、該ポインタ
部が該メモリセル内のりストセルの時には該当するリス
トセルについてのマーク付けを続け、該ポインタ部が鋏
メモリセル外のりストセｋＯＦｌｊｆＫＩｄ誼ポインタ
部とマーク付は継続信号を出力する第２の処理とを制御
する第１の制御部と、皺メモリセルのリストセルの中で
、タグｌｌが使用状１１にセットされておらず、且つ、
最小または最大番地のリストセルアドレスを外部装置か
らＯリストセル要求に先行して準備しておく処理を制御
する菖２の制ｍｉｉとｔ＃ｊ１−チップ上に具備し、リ
ストセルのマーク付けと、リストセルの失権）を行うこ
とによってリストセルＯ供給を迅速に行うＳｔ能を内蔵
したリストメモリが得られる。

次に、実施例を用いて詳細に説明する。

纂２＠は本発明を用いたリストメモリの一実施例を示す
ブロック図を示し、メモリセル１、第１０１１１４１蕩
２および第２の制御部３から成っている。

−メモリセルｌはｌｌｍ３３ビツトでｘｏｘａ　＠から
成〉−１上位１ビットは制御部１１、次の１６ビツトは
データ＄１２、次の１６ビツトはポインタ部１３として
使用される。このメモリセルは市販のＩＣメモリと同様
に実現されるもので、１０ビツトのアドレス信号線１０
１に従って、リードライト信号線１０２−１　。

１０２−２の指示に基づく書き込みと読み出しの動作が
行われる。この時、書き込まれるデータは信号線１０３
を介して入力され、また、読み出されたデータは信号＠
１０４を介して＊、ａ出される。

第１の制御部２は、１７ビツトのセルアドレスレジスタ
２１、メモリセルアドレスレジスタ２２，１６ビツト長
の比較器２３、および、制＃回ｌＡ２４から構成される
。セルアドレスレジスタ２１およびメモリアドレスレジ
スタはともに市販の７リツプフロクプＩＣで構成され、
セルアドレスレジスタ２１はリストセルのタグ部とポイ
ンタ部を蓄積し、メモリアドレスレジスタ２２はこのメ
モリセルのアドレスを蓄積する。

比較器２３は、２進データの比較ｔ−行うもので、市販
のゲート回路を用いて構成される。そして、セルアドレ
スレジスタ２１０ポインタ部の上位６ピツトとメモリア
ドレスレジスタ２２との比較、および、セルアドレスレ
ジスタ２１のポインタ部とりストデータの最終を示す定
数値＠ＮＩＬ’との比較のえめに用いられる。

制御回路２４は以下に述べる制御を行うもので、市販０
７リツプフロツプＩＣとゲート回路ＩＣとを組み合わせ
ることによ）構成される。

第２の制御部３Ｆｉ１７ビツトのセルアドレスレジスタ
３１と制御回路３２から構成される。セルアドレスレジ
スタ３１は市販の７リツプフロツプＩＣで構成され、リ
スセルの制御部と次に供給するリストセルのアドレスを
蓄積する。

制御部ｗＩ３２は以下に述べる制御を行うもので、Ｎ飯
の７リツプフロツプＩＣとゲート回路ＩＣとを組み合わ
せることにより構成される。

次に、第１の制御部２の動作と制御回路２４が行う制−
の内容について述べる。

第１ＯＩＩＩＪ御部２は以下の３つの動作を行う。

（１）外部装置よシ、初期化信号２０１が与えられると
、セルアドレスレジスタ２１のセルアドレスをＯから１
０２３番地まで変えながら、制御信号１１９３０１０１
１ＪＩＩＩＩによシ、全リストセルのタグ部を無効状態
（＠０”）Ｋする。

（２）　　外部装置よ〕、マーク付は要求信号２０２が
セルアドレス２０３とともに与えられると、以下の動作
を行う。

セルアドレス２０３の値をセルアドレスレジスタ２１に
セットし、次に、このアドレスを信号１ｉ１０１を介し
てメモリセルＩＫ送ることによりａ当するリストセルに
アクセスする。そして、信号１ｓ３０２によ）、そのリ
ストセルのタグ部ｆｔ＠１”にセットするととＫよ）−
−り付けを行うとともに、ポインタ部を信号Ｍ　２０４
を介してセルアドレスレジスタ２１にセットする。

次に、セルアドレスレジスタ２１の上位６ビツトとメモ
リアドレスレジスタ２２およびセルアドレスレジスタ２
１と定数値＠ＮＩＬ＠とを比較器２３ｔ−用いて比較す
る。セルアドレスレジスタ２１が定数値“ＮＩＬ”Ｋ等
しく□なく、且つ、メモリアドレスレジスタ２２に等し
い場合には、セルアドレスレジスタ２１のセルアドレス
を用いて、上記のマーク付は動作を続ける。また、セル
アドレスレジスタ２１が定数値”ＮＩＬ”’に等しくな
く、且つ、メモリアドレスレジスタ２２にも等しくない
場合には、セルアドレスレジスタ２１のポインタ部を信
号＃　２０６を介して、！−り付は継続信号２０５とと
もに外部装置へ出力する。外１１懺置では、この情報を
用いて、他のメモリセルに対してマーク付は動作管続け
ることになる。更に、メモリアートレスレジスタ２２が
定数値＠ＮＩＬ”に等しい時には、マーク付は終了信号
２０７　ｔ−出力する。

（３Ｊ　　外部装置よ）、リストセル要求信号２０８が
送られると、以下の動作を行う。セルアドレスレジスタ
２１０下位ｌＯビットをＯから１０２３１で変化させる
ことによシ、リストセル要求信号を信号−２０４を介し
てセルアドレスレジスタ２１のタグｌｉＫ読み出す。１
語読み出すどとに、信号１ａ２０９によ）、タグＳが＠
Ｏ”か否かを判定し、最初に＠０″になっているリスト
セルを見つける。タグ部が＠０″Ｏリスト竜ルを見つけ
ると、メモリ七身内のそのリストセルのタグ部を＠１’
にセットすると共に、メモリアドレスを信号＠２１０Ｙ
ｃ介して、セル７ドレスレジスタ２１の上位６ビツトに
セットする。その後、セルアドレスレジスタ２１のセル
アドレスを信号１１２０６を介して外部装置に出力する
。又、この時、タグ部が１０”のリストセルがない場合
に＃ｉ、そのこと示す信号を信号線２１１ｆ：介して外
部装置に出力する。

以上の動作を制御部１ｉ２４のもとで行うことにょ夛、
初期化、ｉ−り付け、リストセル要求、に対する処ＩＩ
Ｉが達成される。

尚、メモリアドレスレジスタ２２は図示されない信号１
１ｉｉｌを介して外部装置からメモリ七ルアドレスがセ
ットされるか、内部の固定回路によシセットされること
が可能である。

次に、第２の制御部３の動作と制御回路３２が行う制御
の内容について述べる。

第２の制御部３は前記第１の制御部２において行ったり
ストセル要求に対する処理を高速に行うことを目的に備
見られたもので、リストセル要求が来る前に、次に供給
するリストセルを準備しておくものである。

ダスト処ｓＲ始に先だって、外部装置よ〉、先取り要求
信号４０１が送られる。この信号に基づいて、制御部ｊ
１３２は、第１４Ｃ）制御部２のメモリアドレスレジス
タ２２のメモリアドレスを信号９４０３を介シてセルア
ドレスレジスタ３１のポインタ部の上位６ビツト部にセ
ットする。

次ニ、セルアドレスレジスタ３１のポインタ部の下位１
０ビツトをＯから１０２３に変化させ、その値を信号１
１４０４を介してメモリセル１に与え、セルアドレスレ
ジスタ３１が示すリストセルのタグ部を信号ｍ４０５を
介してセルアドレスレジスタ３１のタグ魚 ＊に’％取）出す。次に、セルアドレスレジスタ３１０
タグ部を信号、１１４０６を介して入力し、制＃回１１
８３２１１１現在０９ストセルが無効（°０“）か否か
をしらべ、無効セルが見つかるまでこの動作を続ける。

この動作Ｏ結果、セルアドレスレジスタ３１は次Ｋｌ！
！用して良いリストセルのアドレスを保持することにな
る。

次に、リスＦ処理の途中において、リストセル要求信号
４０２が外部装置から与えられると、セルアドレスレジ
スタ３１Ｃ）ポインタ部のデータを信号１１９４０７￥
を介して送り返す。更に、セルアドレスレジスタ３１の
ポインタ部管増加させ、タグ部が無効状態を示すリスト
セルを見つける前記と同様な処理を行うことＫよシ、次
に使用できるリストセルを先＊ｎしておく。また、この
動作において、無効状態のリストセルが奮然ないときに
は、そのことを示す制御信号４０８ｔ−出力する。

以上、本発明管用い九ｌ実施例について述べた。

従って、本リストメモリのりストセルのビット長、語長
は単に一例であシ、どのような構成であってもよい。

【図面の簡単な説明】

第１図はりストデータの構造を示すブロック図、第２８
は本発明のリスＦメモリの一実施例を示１ すブロック図である。

Claims (1)

1. 【特許請求の範囲】 １、タグ部、データ部、ポインタ部を備え先リストセル
   が豪数個からＩＥＪ）、順次アドレスづ叶され九番地に
   よって読み書き可能なメモリセルと、該メ毫すセルＯ全
   すスト七ルのタグ部を初期化する露１の処理と、賦メモ
   リセルの中のりストセルアドレスとマーク付は要求が外
   部装置から与えられると、骸すスト七ルアドレスに対応
   するリストセルのタグ部を使用状１１にセットすること
   によって！−り付けを行うとともに、ポインタ部を取シ
   出し、鋏ポインタ部がリストデータの最後を示す時には
   ！−り付は終了信号を出力し、皺ポインタ部が該メモリ
   セル内のリストセルの時に＃ｉ皺当するリストセルにつ
   いてのマーク付けを続け、鋏ポインタ部が該メモリセル
   外のりストセル０時には鋏ポインタｓ４マーり付は継続
   信号を出力する第２の処理と、リストセル要求信号が外
   部装置よシ与えられると、該メモリセルＯリストセルの
   中で、タグ部が使用状１１にセットされておらず、且つ
   、最小または最大番地のりストセルのアドレスを出力し
   、該リストセルのタグ部を使用状態にセットする第３の
   処理とを制御する制御部とを同一チップ上に具備し、リ
   ストセルのマーク付けとリストセルの供給を行う機能を
   内蔵したことｔ％黴とするリストメモリ。 ２、　タグ部、データ部、ポインタ部を備えたリストセ
   ルが豪数個から［３）、順次アドレスづけされ九番地に
   よって読み書き可能なメモリセルと、骸メモリセルの全
   リストセルのタグ部を初期化する第１の処理と、該メモ
   リセルの中のリストセルアドレスとマーク付は要求が外
   部装置から与えられると、該リストセルアドレスに対応
   するリストセルのタグ部を使用状態にセットすることＫ
   よってマーク付けを行うとともに、ポインタ部ｔｕｂ出
   し、骸ポインタ部がリストデータの最後を示す時にはマ
   ーク付は終了信号を出力し、該ポインタ部が鋏メモリ七
   ル内のリストセルの時には該当するりストセルについて
   のマーク付けを続け、該ポインタ部が咳メモリ七ル外の
   リストセルの時には該ポインタ部とマーク付叶継絖信号
   を出力する第２０４６］１と音制御する第１０制御部と
   、咳メモリセルＯリストセルの中で、タグ部が使用状態
   にセットされておらず、且つ、最小または最大番地のり
   ストセルアドレスを外部装置からのリスト七ル賛求に先
   行して準備しておく処理を制御する第２の制御部とを同
   一チップ上に具備し、リストセルのマーク付けと、リス
   トセルの先取シを行うことＫよってリストセルの供給を
   迅速に行う機能を内蔵しえことを％徴とするリストメモ
   リ。