JPS58143586A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS58143586A JPS58143586A JP2592182A JP2592182A JPS58143586A JP S58143586 A JPS58143586 A JP S58143586A JP 2592182 A JP2592182 A JP 2592182A JP 2592182 A JP2592182 A JP 2592182A JP S58143586 A JPS58143586 A JP S58143586A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- resist
- type
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 230000005669 field effect Effects 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000969 carrier Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- KRQUFUKTQHISJB-YYADALCUSA-N 2-[(E)-N-[2-(4-chlorophenoxy)propoxy]-C-propylcarbonimidoyl]-3-hydroxy-5-(thian-3-yl)cyclohex-2-en-1-one Chemical compound CCC\C(=N/OCC(C)OC1=CC=C(Cl)C=C1)C1=C(O)CC(CC1=O)C1CCCSC1 KRQUFUKTQHISJB-YYADALCUSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する分野
本発明ＦｉＧｍＡ＠結晶を用いた電界効果トランジスタ
の製造方法に−する。
の製造方法に−する。
従来技術とそのｗ６ＩＩ点
ＧａＡｓ電界効果トランジスタ（ＦｇＴ ）は高周皺嵩
子ならひに高速スイッチング素子として注Ｉを集め工い
る０そＯ性能指ａがＣｇｓ／ｇｍで貴わされゐことは棗
〈知られている・ζこでＣｇｓはゲート句ソース間容量
であり、１ＥｔｎＦｉＦＥＴの相互コンダクタンスであ
る拳Ｃｇ魯を減らしｇｍを大きくすることによ勤蟲馬畝
性能は改善される。具体的な改魯方法としては第１５！
ｌに示すようにチャネル部のキャリア分布をｎｆｆ１−
ｔｓａｌ ４１１造とする。すなわち＊ＩＱ近傍のキャ
リアＩ１度を低くし、喪の方を為くすることが知られて
いる。（第１図呻）はＦｈＳＴの構成断顛図、第１１１
（ｂ）は（１）Ｏム−に線で切断した時の不純物一度分
布を示す図）ζうし九分布を実際に得るにはエビタ會シ
ャル法でｎ層Ｑ３、ｎ一層ｆｉ３を連続的に成長させる
か、イオン注入法でまずｎ層Ｕａを形成し次に表面近傍
ＫｐＨイオンを注入してキャリアを補償してｍ−−ｎ構
造を得る方法が考えられる。
子ならひに高速スイッチング素子として注Ｉを集め工い
る０そＯ性能指ａがＣｇｓ／ｇｍで貴わされゐことは棗
〈知られている・ζこでＣｇｓはゲート句ソース間容量
であり、１ＥｔｎＦｉＦＥＴの相互コンダクタンスであ
る拳Ｃｇ魯を減らしｇｍを大きくすることによ勤蟲馬畝
性能は改善される。具体的な改魯方法としては第１５！
ｌに示すようにチャネル部のキャリア分布をｎｆｆ１−
ｔｓａｌ ４１１造とする。すなわち＊ＩＱ近傍のキャ
リアＩ１度を低くし、喪の方を為くすることが知られて
いる。（第１図呻）はＦｈＳＴの構成断顛図、第１１１
（ｂ）は（１）Ｏム−に線で切断した時の不純物一度分
布を示す図）ζうし九分布を実際に得るにはエビタ會シ
ャル法でｎ層Ｑ３、ｎ一層ｆｉ３を連続的に成長させる
か、イオン注入法でまずｎ層Ｕａを形成し次に表面近傍
ＫｐＨイオンを注入してキャリアを補償してｍ−−ｎ構
造を得る方法が考えられる。
ＧａＡａ ＩＣｔどに用いるＦＩＴなどではその特性を
厳しく制御する必要があゐ九め後者の方法が好ましいＯ イオン注入を用いてａ−−ｆｌｌｌｌ造をもつ活性層を
得る最も普通の方法としては第２図（１）にあるようＫ
ｊＦｉ！ＴＯ橋愉層そ４Ｃ１ＯをＥｌ−４１１−ａＱＩ
構造とすｂことでおる。しかし、この構造ではソース、
ドレイン１１４ｋ（ト）０呻郁の表向濃度も低くなって
しまうためＡ−ミック接触抵抗（凡Ｃ）が大趣〈なって
しまう。
厳しく制御する必要があゐ九め後者の方法が好ましいＯ イオン注入を用いてａ−−ｆｌｌｌｌ造をもつ活性層を
得る最も普通の方法としては第２図（１）にあるようＫ
ｊＦｉ！ＴＯ橋愉層そ４Ｃ１ＯをＥｌ−４１１−ａＱＩ
構造とすｂことでおる。しかし、この構造ではソース、
ドレイン１１４ｋ（ト）０呻郁の表向濃度も低くなって
しまうためＡ−ミック接触抵抗（凡Ｃ）が大趣〈なって
しまう。
これを回避するにはゲート電極部のみにｐ型イオンを注
入してｐ＋領域α◆を形成し、ｎ−−ｎ構造とする方法
が考えられる。シ璽ットキ接合をゲートするＭｋ！、Ｓ
ＦＷＴではこれが有効であるが、第２図（ｂＪに示す
ようにＰＮ鴛合ゲグーＦｇＴ （ＪＦ’ｇＴ ）ではゲ
ート直下はｐ”１１４）−ｎ ａｓ’−ｎａ’ａｍ造と
なるが横方向は依然としてｐ−ｎ構造となり接合容量は
大きいままである。
入してｐ＋領域α◆を形成し、ｎ−−ｎ構造とする方法
が考えられる。シ璽ットキ接合をゲートするＭｋ！、Ｓ
ＦＷＴではこれが有効であるが、第２図（ｂＪに示す
ようにＰＮ鴛合ゲグーＦｇＴ （ＪＦ’ｇＴ ）ではゲ
ート直下はｐ”１１４）−ｎ ａｓ’−ｎａ’ａｍ造と
なるが横方向は依然としてｐ−ｎ構造となり接合容量は
大きいままである。
本発明の目的
本発明はこのＪｋ’ＫＴのｌ１ｉｌＷｋ容量をも小さく
する方法１に提供することが目的である。
する方法１に提供することが目的である。
弁明の歓蒙
＃Ｉｇ３図により本発明の概要を説明する。
ｎ型活性層Ｕａを形成したわと、絶縁ａ＠を堆積［２、
さらにその上にレジスト（至）を塗布し２＠構造とする
（第３図（旬）。フォトリングラフィによシレジスト＠
１ＩＴｏけをしたのち、絶縁属−をエツチングする。そ
の際第３図Φ〕のように２層目の換即ち絶縁ｍａｎがオ
ーバーハング状態になるようにエツチングする。この状
態でｐｇ不純物を低エネルギーで高一度注入し、ｎ＠活
性層表向をｐ“層０◆とする。この部分の横方向の寸法
（Ｘ）はフォトリソグラフィによる窓あけ精度により決
まるたｋ）１μｍ或いはそれ以下の寸法でも高い８度で
ｐ＋十層４の形成ができる（第３図（ｂ））。次に、レ
ジストを除去すると、第３図（Ｃ）のように横方向エツ
チングされた寸法ｙの窓が出現する。この状態で再びｐ
型不純物を１回目より少し高いエネルギーで注入し、ｎ
型活性層のキャリアを補償するようにしてやればｐ＋領
領域側辺がｎ一層（至）となる。こうしてｐ十鳩Ｉグー
ト周辺、ゲート直下及びゲートの＠壁部も、すべてｐ”
−Ｒ−ｎ構造となシ接合Ｖ量が小さくできる。この後ソ
ース及びドレインのオーミック電徳ａ９αｅを取り、菖
３図（ｄ）のようなＪＰＥＴが侍られる。
さらにその上にレジスト（至）を塗布し２＠構造とする
（第３図（旬）。フォトリングラフィによシレジスト＠
１ＩＴｏけをしたのち、絶縁属−をエツチングする。そ
の際第３図Φ〕のように２層目の換即ち絶縁ｍａｎがオ
ーバーハング状態になるようにエツチングする。この状
態でｐｇ不純物を低エネルギーで高一度注入し、ｎ＠活
性層表向をｐ“層０◆とする。この部分の横方向の寸法
（Ｘ）はフォトリソグラフィによる窓あけ精度により決
まるたｋ）１μｍ或いはそれ以下の寸法でも高い８度で
ｐ＋十層４の形成ができる（第３図（ｂ））。次に、レ
ジストを除去すると、第３図（Ｃ）のように横方向エツ
チングされた寸法ｙの窓が出現する。この状態で再びｐ
型不純物を１回目より少し高いエネルギーで注入し、ｎ
型活性層のキャリアを補償するようにしてやればｐ＋領
領域側辺がｎ一層（至）となる。こうしてｐ十鳩Ｉグー
ト周辺、ゲート直下及びゲートの＠壁部も、すべてｐ”
−Ｒ−ｎ構造となシ接合Ｖ量が小さくできる。この後ソ
ース及びドレインのオーミック電徳ａ９αｅを取り、菖
３図（ｄ）のようなＪＰＥＴが侍られる。
発明の実ＪｌｌｌｉＮ
半絶縁性ＧａＡｓ結晶ａυに５４イオンを２０１） ｋ
νで５Ｘ１０５１１ 注入し８５０℃で１ｍ分間アニ
ールしてｎ型粘性層ａ４をつくっ友。つづいて出ｏ、ｇ
町を３０００Ｘ ＣＶＤ法テｍ検Ｌ、ソノ上Ｋ ＡＺ
１３５０ ＪポジＶ−）スト＠に＊さｌ＾ｍとなるよう
に塗布した◎フォトリソグラフィにより寸法ｌ声ｍの窓
あけをしＣＦ４と１１２の混酋プラズマを用い九反応性
イオンエツチング（Ｒｌｂ）により８ｉ０．膜（９）の
ドライエツチングを行った。そのルＩｇＦｉ異方性が大
きくレジストの窓わけ寸法とはとんど変らない鵬精度の
エツチングがで龜る◇つついてに４ｋ”とＮｉ−１４Ｆ
の混合液中に約１分浸して８’（ＪｚＪ［の横方向エツ
チングを行った。このときの横方向へのエツチ７グ量は
約０５１ｍであった。この状−でＺｎイオンを６０ｋＶ
で５ Ｘ １０１０ｌ４注入し、そのあとレジストを除
去して、再度Ｚｎイｔ ７ ’ｋ １２０ｋＶ テロ
Ｘ １０”５１１−” 注入り、＊ ノち、 Ｊｏｏ
’ｃで２０分アニールしてｐ＋十層４１の形成とｎ−層
（至）の形成を行つた。そしてＡｕｒａソース、ドレイ
／オーミック電徳を形成し、ｉ’ｋｌＴとした。
νで５Ｘ１０５１１ 注入し８５０℃で１ｍ分間アニ
ールしてｎ型粘性層ａ４をつくっ友。つづいて出ｏ、ｇ
町を３０００Ｘ ＣＶＤ法テｍ検Ｌ、ソノ上Ｋ ＡＺ
１３５０ ＪポジＶ−）スト＠に＊さｌ＾ｍとなるよう
に塗布した◎フォトリソグラフィにより寸法ｌ声ｍの窓
あけをしＣＦ４と１１２の混酋プラズマを用い九反応性
イオンエツチング（Ｒｌｂ）により８ｉ０．膜（９）の
ドライエツチングを行った。そのルＩｇＦｉ異方性が大
きくレジストの窓わけ寸法とはとんど変らない鵬精度の
エツチングがで龜る◇つついてに４ｋ”とＮｉ−１４Ｆ
の混合液中に約１分浸して８’（ＪｚＪ［の横方向エツ
チングを行った。このときの横方向へのエツチ７グ量は
約０５１ｍであった。この状−でＺｎイオンを６０ｋＶ
で５ Ｘ １０１０ｌ４注入し、そのあとレジストを除
去して、再度Ｚｎイｔ ７ ’ｋ １２０ｋＶ テロ
Ｘ １０”５１１−” 注入り、＊ ノち、 Ｊｏｏ
’ｃで２０分アニールしてｐ＋十層４１の形成とｎ−層
（至）の形成を行つた。そしてＡｕｒａソース、ドレイ
／オーミック電徳を形成し、ｉ’ｋｌＴとした。
発桐の効果
こうして得られたＧ■ｓ Ｊ−に’Ｂ’ｌ’の８パラメ
ータを欄定してＣ１１ｍを算出したところ第２ＩＯ（１
）のような従来のＪ、ＦｉｉｉＴのＣｇｓおよび第２図
（ｂ）のよりなｎ−ｎ構造のＪ −ＦＢＴ ＯＣｇｍに
比べてそれぞれ約０３、および０３ｍ度と小さくなって
いることが確−され、壕九この構造をもつ１μゲートＪ
、ＦＷＴを使ったノーマリゝオフｍＧａＡＳＩＣにおけ
るスイッチング速度はインバータ１段あえり消費電力０
．１ ｍＷの時６５９８と従来のＩＣに比べ約１５倍電
高速であった。
ータを欄定してＣ１１ｍを算出したところ第２ＩＯ（１
）のような従来のＪ、ＦｉｉｉＴのＣｇｓおよび第２図
（ｂ）のよりなｎ−ｎ構造のＪ −ＦＢＴ ＯＣｇｍに
比べてそれぞれ約０３、および０３ｍ度と小さくなって
いることが確−され、壕九この構造をもつ１μゲートＪ
、ＦＷＴを使ったノーマリゝオフｍＧａＡＳＩＣにおけ
るスイッチング速度はインバータ１段あえり消費電力０
．１ ｍＷの時６５９８と従来のＩＣに比べ約１５倍電
高速であった。
第１１ＩＦｉｎ−−ｎ構造をもつＦＥｌ”の構成とその
キャリア分布を示す図、第２図はｎ−−ｎｍ造をもつＪ
ｒｇ’ｒｏｙ来の断面図、第３図（ＪＩＪ ７− （ｄ
Ｊ Ｆｉ本発明によるｎ−一ロ構造のＪｉｉ’ｌＣＴの
工根断向図である０１１・・・半絶縁性ＧａＡｍ基板、
１２・・・ｎ型活性層。 １４・・・ｐ中層、 １５．１６・・・オー
ミック電極３７゛・・・Ｓム０．膜、３８・・・レジス
ト、３９・・・ｎ一層代理人 弁理士 則 近 憲 佑 ←ほか１．、名）
キャリア分布を示す図、第２図はｎ−−ｎｍ造をもつＪ
ｒｇ’ｒｏｙ来の断面図、第３図（ＪＩＪ ７− （ｄ
Ｊ Ｆｉ本発明によるｎ−一ロ構造のＪｉｉ’ｌＣＴの
工根断向図である０１１・・・半絶縁性ＧａＡｍ基板、
１２・・・ｎ型活性層。 １４・・・ｐ中層、 １５．１６・・・オー
ミック電極３７゛・・・Ｓム０．膜、３８・・・レジス
ト、３９・・・ｎ一層代理人 弁理士 則 近 憲 佑 ←ほか１．、名）
Claims (1)
- ｎ蓋活性層に絶縁膜を堆積し、その上にレジストを塗布
してからリングラフィとエツチングによりオーバーハン
グ構造をつくり、ｐ型不純物を高ｍＷ注入してｐ中領域
を形成したのちレジストを除去し、再度ｐｍ！不純物を
注入してｐ＋領域馬辺のｎ皺活性層のキャリアを補償す
ることによｌ） ｐ’Ｃ−ｎ蓋のゲートを形成する仁と
を特徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2592182A JPS58143586A (ja) | 1982-02-22 | 1982-02-22 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2592182A JPS58143586A (ja) | 1982-02-22 | 1982-02-22 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58143586A true JPS58143586A (ja) | 1983-08-26 |
| JPH0534824B2 JPH0534824B2 (ja) | 1993-05-25 |
Family
ID=12179236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2592182A Granted JPS58143586A (ja) | 1982-02-22 | 1982-02-22 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58143586A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4895811A (en) * | 1987-10-08 | 1990-01-23 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5116111A (ja) * | 1974-07-30 | 1976-02-09 | Kobe Steel Ltd | Maakingusochi |
-
1982
- 1982-02-22 JP JP2592182A patent/JPS58143586A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5116111A (ja) * | 1974-07-30 | 1976-02-09 | Kobe Steel Ltd | Maakingusochi |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4895811A (en) * | 1987-10-08 | 1990-01-23 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0534824B2 (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3082671B2 (ja) | トランジスタ素子及びその製造方法 | |
| JPH01183856A (ja) | 二重拡散型電界効果半導体装置の製法 | |
| US9917203B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display apparatus | |
| CN104979283B (zh) | Ti-igbt的制作方法 | |
| WO2018040973A1 (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| US4549193A (en) | Field effect transistor device utilizing critical buried channel connecting source and drain | |
| CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| JPS58143586A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6366969A (ja) | 高耐圧多結晶シリコン薄膜トランジスタ | |
| RU2596861C1 (ru) | Способ изготовления полупроводникового прибора | |
| JPH01235276A (ja) | 薄膜半導体装置 | |
| JPS6043866A (ja) | 半導体装置の製造方法 | |
| JPH0234937A (ja) | 半導体装置の製造方法 | |
| JPS588590B2 (ja) | ショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH04158529A (ja) | 半導体素子の製造方法 | |
| JPS6122669A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0449627A (ja) | 化合物半導体装置の製造方法 | |
| DE19957540A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6142963A (ja) | 半導体装置の製造方法 | |
| JPS63226922A (ja) | 半導体装置の製造方法 | |
| CN113964190A (zh) | 高迁移率的p型多晶硅栅LDMOS器件及其制作方法 | |
| KR100866745B1 (ko) | 반도체 소자의 테스트 패턴 형성방법 | |
| JPS58147078A (ja) | 半導体装置 | |
| JPH01214169A (ja) | 半導体装置 |