JPS58127375A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58127375A JPS58127375A JP1074282A JP1074282A JPS58127375A JP S58127375 A JPS58127375 A JP S58127375A JP 1074282 A JP1074282 A JP 1074282A JP 1074282 A JP1074282 A JP 1074282A JP S58127375 A JPS58127375 A JP S58127375A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- high density
- wiring
- contact window
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims 3
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高速で高精度のトランジスタ及びこのトランジ
スタを有する集積回路の製造方法に関するものである。
スタを有する集積回路の製造方法に関するものである。
近年、電子装置の高性能化の要求からこれに使用する半
導体素子の高速、高精度化が必要となっている。高速化
においては横方向及び縦方向の寸法を小さくすることに
より実現されている。
導体素子の高速、高精度化が必要となっている。高速化
においては横方向及び縦方向の寸法を小さくすることに
より実現されている。
一方、高精度化に関しては、比較器を例にとるならば入
力段の差動アンプのｖＢＥの差、すなわちΔ■ＢＥを小
さくすることが要求される。このΔ■ＢＥを小さくする
ためには、 １）電流増幅率のバラツキを小さくする。
力段の差動アンプのｖＢＥの差、すなわちΔ■ＢＥを小
さくすることが要求される。このΔ■ＢＥを小さくする
ためには、 １）電流増幅率のバラツキを小さくする。
１１）エミッタ寸法のバラツキを小さくする。
呻 コンタクト抵抗のバラツキを小さくする。
ことが必要である。この中で１）はペース・エミッタを
イオン、注入により形成することで実現できる。
イオン、注入により形成することで実現できる。
１すはエミッタのフォトマスクを精度よく製作すること
が必要であり、現在では電子ビーム等により実現されて
いる。叫のコンタクト抵抗のバラツキを小さくするため
には、エミッタ濃度を高くするなどしてコンタクト抵抗
を下げる必要がある。
が必要であり、現在では電子ビーム等により実現されて
いる。叫のコンタクト抵抗のバラツキを小さくするため
には、エミッタ濃度を高くするなどしてコンタクト抵抗
を下げる必要がある。
コンタクｉ形成するだめの従来の方法を、簡単に説明す
る。第１図５（ａ２に示すように半導体基板１上に高濃
度拡散層２を形成した後、全面に酸化膜３を形成し、上
記高濃度拡散領域２上に所望のコンタクト窓を開孔して
からアルミニウム（Ａｌ）電極４を形成する。さらに熱
処理を行ない第１図ｆｂ）に示すようにＡｌ−８ｔ共晶
部６（波線で示す）を形成してコンタクト抵抗を下げて
いる。この方法には次の様な欠点がある。
る。第１図５（ａ２に示すように半導体基板１上に高濃
度拡散層２を形成した後、全面に酸化膜３を形成し、上
記高濃度拡散領域２上に所望のコンタクト窓を開孔して
からアルミニウム（Ａｌ）電極４を形成する。さらに熱
処理を行ない第１図ｆｂ）に示すようにＡｌ−８ｔ共晶
部６（波線で示す）を形成してコンタクト抵抗を下げて
いる。この方法には次の様な欠点がある。
１、Ａｌ−８ｔ共晶が熱処理の温度と時間に依存してい
るため、深さ方向の制御が難しく、高速化を図るために
深さ方向の寸法を小さくしていく傾向にある集積回路の
製造において、Ａｌの突き抜けが問題になってきている
。
るため、深さ方向の制御が難しく、高速化を図るために
深さ方向の寸法を小さくしていく傾向にある集積回路の
製造において、Ａｌの突き抜けが問題になってきている
。
２１ コンタクト窓開孔部表面にＮａ ｔ ｕ ｒ ａ
１０ｗ１ｄｅがある場合、十分なコンタクトがとれず
、コンタクト抵抗が高くなる。
１０ｗ１ｄｅがある場合、十分なコンタクトがとれず
、コンタクト抵抗が高くなる。
本発明は上記欠点に鑑みてなされたもので、コンタクト
窓近傍までは従来通り蒸着によりＡｌ配線を形成し、コ
ンタクト部には深さ方向の正確な制御が可能であるイオ
ン注入法を用い、高濃度のＮ！をイオン注入することに
より、コンタクト抵抗の小さい高速、高精度の集積回路
の製造方法を提供せんとするものである。
窓近傍までは従来通り蒸着によりＡｌ配線を形成し、コ
ンタクト部には深さ方向の正確な制御が可能であるイオ
ン注入法を用い、高濃度のＮ！をイオン注入することに
より、コンタクト抵抗の小さい高速、高精度の集積回路
の製造方法を提供せんとするものである。
本発明の構成を第２図により詳しく説明する。
まず、Ｐ形基板１ｏ中にｎ形高濃度拡散層１１を形成し
た後、全面に酸化膜１２を形成し、フォトエツチングに
よりコンタクト窓１３を開孔する（第２図ａ）。さらに
、コンタクト窓１３近傍１でＡｌ配線１４を行なう（第
２図ｂ）。その後、高濃度のＡＩをソースとし、レジス
ト１５をマスクとして高濃度拡散層１１の上部にコンタ
クト窓開孔部１３よりイオン注入を行ない、高濃度ＡＩ
注入層１６を形成するとともに、Ａｌ配線１４と高濃度
ＡｌｃＥ人層１６を電気的に接続する（第２図Ｃ）。こ
こで、イオン注入におけるＡＩのドーズ量をＮＤｓ、投
影飛程及び分布をそれぞれＲｐ、σとすると、深さＸに
おける ＡＩの濃度Ｎ （ｘ）は次式％式％ たとえば、Ａｌを加速エネルギー２０ｋｅＶでドーズ量
ｌＸ１０／ｉ打ち込むと、Ｒｐ＝２８８（Ａ）。
た後、全面に酸化膜１２を形成し、フォトエツチングに
よりコンタクト窓１３を開孔する（第２図ａ）。さらに
、コンタクト窓１３近傍１でＡｌ配線１４を行なう（第
２図ｂ）。その後、高濃度のＡＩをソースとし、レジス
ト１５をマスクとして高濃度拡散層１１の上部にコンタ
クト窓開孔部１３よりイオン注入を行ない、高濃度ＡＩ
注入層１６を形成するとともに、Ａｌ配線１４と高濃度
ＡｌｃＥ人層１６を電気的に接続する（第２図Ｃ）。こ
こで、イオン注入におけるＡＩのドーズ量をＮＤｓ、投
影飛程及び分布をそれぞれＲｐ、σとすると、深さＸに
おける ＡＩの濃度Ｎ （ｘ）は次式％式％ たとえば、Ａｌを加速エネルギー２０ｋｅＶでドーズ量
ｌＸ１０／ｉ打ち込むと、Ｒｐ＝２８８（Ａ）。
＋７＝１２９（Ａ）であるので、Ｎ （Ｒｐ＞ −ＮＤ
Ｓ／％ −ａ ：、−３Ｘ １．、ｏ２２／ｃｒｊ、
また深さＲ２の場所よりσだけ離れた場所でのａ度は
、Ｎ（Ｒｐ±σ）中０．６０７Ｎ （Ｒｐ ） キ１−
８ Ｘ １０２２／ ｃｒＡ となる。つまり、Ａｌ
をドーズ量１×１ｏ ／ｃｄで打ち込んだ場合、Ｓｌ及
び８１０２表面近傍のＡｌの濃度は１ｏ２２のオーダー
となり、蒸着によるＡｌ配線１４の抵抗率９２２〜３×
１ｏ Ω−備とほぼ等しいものとなり、十分な導電性を
示す。イオン注入後、レジスト膜１６を除去すれば、電
極の形成は終了する。
Ｓ／％ −ａ ：、−３Ｘ １．、ｏ２２／ｃｒｊ、
また深さＲ２の場所よりσだけ離れた場所でのａ度は
、Ｎ（Ｒｐ±σ）中０．６０７Ｎ （Ｒｐ ） キ１−
８ Ｘ １０２２／ ｃｒＡ となる。つまり、Ａｌ
をドーズ量１×１ｏ ／ｃｄで打ち込んだ場合、Ｓｌ及
び８１０２表面近傍のＡｌの濃度は１ｏ２２のオーダー
となり、蒸着によるＡｌ配線１４の抵抗率９２２〜３×
１ｏ Ω−備とほぼ等しいものとなり、十分な導電性を
示す。イオン注入後、レジスト膜１６を除去すれば、電
極の形成は終了する。
この製造方法によれば、次の様な利点がある。
１、イオン注入においては加速エネルギーによって深さ
方向の制御を正確に行なうことが可能であるため、集積
回路の高速化にともなう深さ方向の寸法の縮小化に対し
てＡＩの突き抜けを防止することができる。
方向の制御を正確に行なうことが可能であるため、集積
回路の高速化にともなう深さ方向の寸法の縮小化に対し
てＡＩの突き抜けを防止することができる。
２ 、 Ｎａｔｕｒａｌ ０ｘｉｄｅがコンタクト窓開
孔部表面に形成されている場合でも、イオン注入によれ
ばそれを追い越す形でコンタクトが眩れ、コンタクト抵
抗を小さくすることができる。また、Ａｌ配線の表面に
ＡＩの酸化物（Ａ１２０３等）が形成されている場合も
同様にその酸化物層を追い越す形で十分なコンタクトを
取ることが可能である。
孔部表面に形成されている場合でも、イオン注入によれ
ばそれを追い越す形でコンタクトが眩れ、コンタクト抵
抗を小さくすることができる。また、Ａｌ配線の表面に
ＡＩの酸化物（Ａ１２０３等）が形成されている場合も
同様にその酸化物層を追い越す形で十分なコンタクトを
取ることが可能である。
３、イオン注入の加速エネルギーを精度よく制御するこ
とにより、ｎ形高濃度拡散層をの最大濃度領域でコンタ
クトを取ることができ、コンタクト抵抗を小さくするこ
とができる。
とにより、ｎ形高濃度拡散層をの最大濃度領域でコンタ
クトを取ることができ、コンタクト抵抗を小さくするこ
とができる。
以上の様に、本発明はＡＩ電極形成にイオン注入を用い
ることにより、高速、高精度のトランジスタ及びこのト
ランジスタを含む半導体装置を供給することができ、今
後、電子装置の高性能化に犬きく寄与するものである。
ることにより、高速、高精度のトランジスタ及びこのト
ランジスタを含む半導体装置を供給することができ、今
後、電子装置の高性能化に犬きく寄与するものである。
第１図は従来法による工程断面図、第２図は本発明の一
実施例に係る工程断面図を示す。
実施例に係る工程断面図を示す。
Claims (2)
- （１）一方導電型領域に拡散層を形成する第一工程と、
前記拡散層にＡｌをイオン注入しＡｌ注入層を形成する
と同時にＡｌ配綜と前記Ａｌ注入層を接続する第二工程
とを含むことを特徴とする半導体装置の製造方法。 - （２）第二の工程が拡散層近傍までＡｌ配線層を形成す
る工程と、前記拡散層及び前記Ａｌ配線層にＡｌをイオ
ン注入してＡｌ注入層を形成し、前記Ａｌ配線層と前記
Ａｌ注入層とを電気的に接続する工程とよりなることを
特徴とする特許請求の範囲第１項に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1074282A JPS58127375A (ja) | 1982-01-25 | 1982-01-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1074282A JPS58127375A (ja) | 1982-01-25 | 1982-01-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127375A true JPS58127375A (ja) | 1983-07-29 |
Family
ID=11758748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1074282A Pending JPS58127375A (ja) | 1982-01-25 | 1982-01-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127375A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939191A (en) * | 1987-02-20 | 1990-07-03 | Ube Industries, Ltd. | High strength cured cement article and process for manufacturing the same |
-
1982
- 1982-01-25 JP JP1074282A patent/JPS58127375A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939191A (en) * | 1987-02-20 | 1990-07-03 | Ube Industries, Ltd. | High strength cured cement article and process for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4188707A (en) | Semiconductor devices and method of manufacturing the same | |
| US3775192A (en) | Method of manufacturing semi-conductor devices | |
| EP0466166A1 (en) | Gate or interconnection for semiconductor device and method of manufacture thereof | |
| JPS5941864A (ja) | モノリシツク集積回路の製造方法 | |
| US3730778A (en) | Methods of manufacturing a semiconductor device | |
| JPS62183553A (ja) | 集積電子素子の製作方法 | |
| JPS58127375A (ja) | 半導体装置の製造方法 | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6138858B2 (ja) | ||
| JPS58154266A (ja) | 半導体装置の製造方法 | |
| JPS58176970A (ja) | 半導体装置の製造方法 | |
| JP2610906B2 (ja) | ＢｉＭＯＳ半導体回路装置の製造方法 | |
| JPS594055A (ja) | 半導体装置の製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPS6151871A (ja) | 半導体装置 | |
| JPS56165338A (en) | Semiconductor device and manufacture thereof | |
| KR970003735B1 (ko) | 바이폴라 집적회로 제조방법 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPS59105363A (ja) | 半導体装置の製造方法 | |
| JPS59134868A (ja) | 半導体装置の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH03142825A (ja) | 半導体装置の製造方法 | |
| JPS60176264A (ja) | 半導体装置の製造方法 | |
| JPS60233857A (ja) | 半導体装置の製造方法 | |
| JPH01133343A (ja) | 半導体集積回路の製造方法 |