JPH03142825A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03142825A JPH03142825A JP28019889A JP28019889A JPH03142825A JP H03142825 A JPH03142825 A JP H03142825A JP 28019889 A JP28019889 A JP 28019889A JP 28019889 A JP28019889 A JP 28019889A JP H03142825 A JPH03142825 A JP H03142825A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- insulating film
- contact hole
- base
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 230000010354 integration Effects 0.000 abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- SYHGEUNFJIGTRX-UHFFFAOYSA-N methylenedioxypyrovalerone Chemical compound C=1C=C2OCOC2=CC=1C(=O)C(CCC)N1CCCC1 SYHGEUNFJIGTRX-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
コンタクトホールを通してイオン注入を行なってエミッ
タを形成するバイポーラトランジスタの製造方法に圓し
、 簡単な工程で、ベース・エミッタ間ショートを生じるこ
となく微細な１ミツタを形成することを目的とし、 層間絶縁膜によって影ができないような角度で、かつ、
後工程における層ｒ１絶縁膜の膜減り邑よりも大なる距
離だけコンタクトホールのエツジより内側に入り込むよ
うに斜めイオン注入を行なう。
タを形成するバイポーラトランジスタの製造方法に圓し
、 簡単な工程で、ベース・エミッタ間ショートを生じるこ
となく微細な１ミツタを形成することを目的とし、 層間絶縁膜によって影ができないような角度で、かつ、
後工程における層ｒ１絶縁膜の膜減り邑よりも大なる距
離だけコンタクトホールのエツジより内側に入り込むよ
うに斜めイオン注入を行なう。
゛本発明は、コンタクトホールを通してイオン注入を行
なってエミッタを形成するバイポーラトランジスタの製
造方法に関する。
なってエミッタを形成するバイポーラトランジスタの製
造方法に関する。
近年の半導体デバイスの複合化に伴ない、ＣＭＯＳプロ
セスとバイポーラプロセスとを一つにまとめたいわゆる
Ｂｉ ＣＭＯＳデバイスが開発されている。このＢｉ
ＣＭＯＳプロセスではイオン注入法によりエミッタを形
成することが多く、この場合、エミッタサイズを微細に
形成するためにコンタクトホールを通して１ミツタを形
成することが要求されている。
セスとバイポーラプロセスとを一つにまとめたいわゆる
Ｂｉ ＣＭＯＳデバイスが開発されている。このＢｉ
ＣＭＯＳプロセスではイオン注入法によりエミッタを形
成することが多く、この場合、エミッタサイズを微細に
形成するためにコンタクトホールを通して１ミツタを形
成することが要求されている。
（従来の技術）
従来のエミッタ形成方法の一例として、第２図に示す如
く、Ｎ形半導体基板１（コレクタ）にＰ形拡故層のベー
ス２を形成し、コンタクトホール３ａ（破線）を有する
ＰＳＧ層間絶縁膜３（破線）をその表面に形成し、絶縁
膜３をマスクとしコンタクトホール３ａを通してイオン
注入を行なってＮ形拡散層のエミッタ４を形成する方法
がある。
く、Ｎ形半導体基板１（コレクタ）にＰ形拡故層のベー
ス２を形成し、コンタクトホール３ａ（破線）を有する
ＰＳＧ層間絶縁膜３（破線）をその表面に形成し、絶縁
膜３をマスクとしコンタクトホール３ａを通してイオン
注入を行なってＮ形拡散層のエミッタ４を形成する方法
がある。
この方法は、コンタクトホールを設けられた酸化膜表面
に多結晶シリコン層を堆積し、イオン注入を行なうこと
によってコンタクトホール下にエミッタを形成する方法
に比して工程が簡単で、かつ、多結晶シリコン層とシリ
コン基板との界面に自然酸化膜を形成せずに済むことか
ら考えられた方法である。
に多結晶シリコン層を堆積し、イオン注入を行なうこと
によってコンタクトホール下にエミッタを形成する方法
に比して工程が簡単で、かつ、多結晶シリコン層とシリ
コン基板との界面に自然酸化膜を形成せずに済むことか
ら考えられた方法である。
第２図においてエミッタ４形成後、コンタクトホール３
ａにアルミニウム配線層５を形成するためにフッ酸等で
前処理を行なって表面を洗浄する。
ａにアルミニウム配線層５を形成するためにフッ酸等で
前処理を行なって表面を洗浄する。
このため、絶縁膜３が前処理によって実線に示すように
膜減りを生じ、コンタクトホール３ａのエツジが後退し
てベース２が表面に露出し、この結果、ベース２・エミ
ッタ４間が配線層５を介してショートしてしまう不都合
を生じる。
膜減りを生じ、コンタクトホール３ａのエツジが後退し
てベース２が表面に露出し、この結果、ベース２・エミ
ッタ４間が配線層５を介してショートしてしまう不都合
を生じる。
そこで、このようなベース・エミッタ間のショートをな
くすため、リンイオン注入を用いることによって横方向
へ十分拡散したエミッタを形成する方法がある。この方
法によれば、エミッタ形成後に絶縁膜３が膜減りを生じ
てもベース・エミッタ間ショートを防ぐことができる。
くすため、リンイオン注入を用いることによって横方向
へ十分拡散したエミッタを形成する方法がある。この方
法によれば、エミッタ形成後に絶縁膜３が膜減りを生じ
てもベース・エミッタ間ショートを防ぐことができる。
然るにこの方法によると、横方向への十分な拡散と共に
縦方向にも拡散を生じ、これにより、エミッタが深くな
りすぎてエミッタ・コレクタ間ショートとなってしまう
不都合を生じる。
縦方向にも拡散を生じ、これにより、エミッタが深くな
りすぎてエミッタ・コレクタ間ショートとなってしまう
不都合を生じる。
このため、従来、第３図において説明するようにＰＳＧ
層間絶縁膜６形成前にエミッタ９を形成する方法がとら
れている。第３図において、Ｎ形半導体基板７（コレク
タ）にＰ形拡散層のベース８を形成し、エミッタ形成用
マスク〈図示せず〉を用いてイオン注入によってエミッ
タ９を形成する。次に、コンタクトホール６ａ（破線）
を有するＰＳＧ層間絶縁ｉ！１６（破線）を絶縁膜形成
用マスク（図示せず〉を用いて形成し、しかる後、フッ
酸で前処理を行ない、アルミニウム配線層１０を形成す
る。
層間絶縁膜６形成前にエミッタ９を形成する方法がとら
れている。第３図において、Ｎ形半導体基板７（コレク
タ）にＰ形拡散層のベース８を形成し、エミッタ形成用
マスク〈図示せず〉を用いてイオン注入によってエミッ
タ９を形成する。次に、コンタクトホール６ａ（破線）
を有するＰＳＧ層間絶縁ｉ！１６（破線）を絶縁膜形成
用マスク（図示せず〉を用いて形成し、しかる後、フッ
酸で前処理を行ない、アルミニウム配線層１０を形成す
る。
この場合、絶縁膜６の形成前にエミッタ９を構成してい
るので、フッ酸による絶縁１１６の膜減り（実線）を予
め考慮に入れてエミッタ９を形成することができ、これ
により、コンタクトホール６ａのエツジが後退（実線）
してもベース・エミッタ間ショートを生じることはない
。又、リンイオン注入も必要ないのでエミッタ・コレク
タ間シコートも生じることはない。
るので、フッ酸による絶縁１１６の膜減り（実線）を予
め考慮に入れてエミッタ９を形成することができ、これ
により、コンタクトホール６ａのエツジが後退（実線）
してもベース・エミッタ間ショートを生じることはない
。又、リンイオン注入も必要ないのでエミッタ・コレク
タ間シコートも生じることはない。
第３図に示す従来方法は、エミッタ９を形成するための
マスク及びコンタクトホール６ａを有する絶縁１１６を
形成するためのマスクを必要とする。
マスク及びコンタクトホール６ａを有する絶縁１１６を
形成するためのマスクを必要とする。
この場合、２つのマスクの７ラインメント余裕〈第３図
中、Ａで示す〉は１００ＯＡ〜１００ＯＯＡ程度必要で
あり、例えば５０００Ａ程度の７ラインメント余裕がな
いとベース８が表面に露出してしまう。
中、Ａで示す〉は１００ＯＡ〜１００ＯＯＡ程度必要で
あり、例えば５０００Ａ程度の７ラインメント余裕がな
いとベース８が表面に露出してしまう。
このため、エミッタ９のサイズとしては、エツジ後退し
たコンタクトホール６ａの径（第３図中、Ｂで示す）と
７ラインメント余裕（Ａ）とを見込んだ大きさにならざ
るを得ヂ、即ち、エミッタ９を微細に形成できず、バイ
ポーラトランジスタの高速化、高集積化を阻害する問題
点があった。
たコンタクトホール６ａの径（第３図中、Ｂで示す）と
７ラインメント余裕（Ａ）とを見込んだ大きさにならざ
るを得ヂ、即ち、エミッタ９を微細に形成できず、バイ
ポーラトランジスタの高速化、高集積化を阻害する問題
点があった。
本発明は、簡単な工程で、ベース・エミッタ間ショート
を生じることなく微細なエミッタを形成できる半導体装
置の製造方法を提供することを目的とする。
を生じることなく微細なエミッタを形成できる半導体装
置の製造方法を提供することを目的とする。
（課題を解決するための手段）
上記問題点は、層間絶縁膜によって影ができないような
角度で、かつ、後工程における上記層間絶縁膜の膜減り
量（Ｃ）よりも大なる距離（Ｘ）だけ上記コンタクトホ
ールのエツジより内側に入り込むように斜めイオン注入
を行なう工程を含むことを特徴とする半導体装置の製造
方法によって解決される。
角度で、かつ、後工程における上記層間絶縁膜の膜減り
量（Ｃ）よりも大なる距離（Ｘ）だけ上記コンタクトホ
ールのエツジより内側に入り込むように斜めイオン注入
を行なう工程を含むことを特徴とする半導体装置の製造
方法によって解決される。
角度θの斜めイオン注入を行なうことにより、コンタク
！・ホールのエツジからｅ（イオン注入された部分の斜
め方向の距離〉・ＣＯＳθ＝Ｘだけ内側まで入り込んだ
エミッタを形成できる。この場合距離Ｘを層間絶縁膜の
膜減り！ＩＣよりも大にしているので、前処理によって
絶縁膜が躾減りしてもベースが表面に露出することはな
く、エミッタ・ベース間ショートを生じることはない。
！・ホールのエツジからｅ（イオン注入された部分の斜
め方向の距離〉・ＣＯＳθ＝Ｘだけ内側まで入り込んだ
エミッタを形成できる。この場合距離Ｘを層間絶縁膜の
膜減り！ＩＣよりも大にしているので、前処理によって
絶縁膜が躾減りしてもベースが表面に露出することはな
く、エミッタ・ベース間ショートを生じることはない。
又、コンタクトホールを通してエミッタを形成している
ので、エミッタ形成用、層間絶縁膜用の２つのマスクを
用いたものに比してアラインメント余裕を見込む必要は
なく、この方法によるものよりもエミッタを微細に形成
でき、高速化、高集積化を行なうことができる。更に、
多結晶シリコン層を堆積してこの後でイオン注入を行な
う方法よりも工程が簡単であり、しかも基板界面に自然
酸化膜が形成されてしまう心配がない。
ので、エミッタ形成用、層間絶縁膜用の２つのマスクを
用いたものに比してアラインメント余裕を見込む必要は
なく、この方法によるものよりもエミッタを微細に形成
でき、高速化、高集積化を行なうことができる。更に、
多結晶シリコン層を堆積してこの後でイオン注入を行な
う方法よりも工程が簡単であり、しかも基板界面に自然
酸化膜が形成されてしまう心配がない。
第１図は本発明の一実施例の製造Ｉ程図を示す、１同図
（Ａ＞において、Ｎ形半導体基板２０（コレクタ）にＰ
形拡散層のベース２１を形成し、その表面に、例えば０
．８μ−の径（ｂ）のコンタクトホール２２ａ（破ＩＩ
）を有する例えば０．８μｍ厚さ（ａ）のＰＳＧ層間絶
縁膜２２（破線）を形成・する。
（Ａ＞において、Ｎ形半導体基板２０（コレクタ）にＰ
形拡散層のベース２１を形成し、その表面に、例えば０
．８μ−の径（ｂ）のコンタクトホール２２ａ（破ＩＩ
）を有する例えば０．８μｍ厚さ（ａ）のＰＳＧ層間絶
縁膜２２（破線）を形成・する。
次に、同図（Ｂ）において、斜め方向から、エネルギ１
４０ｋｅＶ、ドーズ量５×１０Ｉ５Ｃｒｎ（でヒ素を用
いたイオン注入（回転イオン注入、又は、ステップイオ
ン注入）を行ない、Ｎ形拡散層のエミッタ２３を形成す
る。この場合、基板２０に対するイオン注入の角度をθ
とすると、ｔａｎθ≧ａ／ｂとなる最大のθはｔａｎ
’ （ａ／ｂ）＝４５°であるが、余りθが小さすぎる
と絶縁１！２２の影になってイオン注入ができないので
余裕をとってθ＝５０°の角度で斜めイオン注入を行な
う。前処理における絶縁膜２２の膜減りｌｃは０．０５
μｍ見込まれるので、Ｒｐ （プロジェクション・レン
グス：イオン投影飛程〉としてＲｐ −ｃｏｓ ５０’
＝ Ｏ，ＯＳμ論を満足するＲｐを仮定するとＲｐ＝０
．０７７８μ−である。そこで、イオン注入された部分
の斜め方向の距離をｅとすると、ｅ −ｃｏｓθ〉Ｃと
なるような距離ｅをプロジェクション・レングスＲｐと
して持つようなエネルギ（１４０ｋｅＶ）を設定する。
４０ｋｅＶ、ドーズ量５×１０Ｉ５Ｃｒｎ（でヒ素を用
いたイオン注入（回転イオン注入、又は、ステップイオ
ン注入）を行ない、Ｎ形拡散層のエミッタ２３を形成す
る。この場合、基板２０に対するイオン注入の角度をθ
とすると、ｔａｎθ≧ａ／ｂとなる最大のθはｔａｎ
’ （ａ／ｂ）＝４５°であるが、余りθが小さすぎる
と絶縁１！２２の影になってイオン注入ができないので
余裕をとってθ＝５０°の角度で斜めイオン注入を行な
う。前処理における絶縁膜２２の膜減りｌｃは０．０５
μｍ見込まれるので、Ｒｐ （プロジェクション・レン
グス：イオン投影飛程〉としてＲｐ −ｃｏｓ ５０’
＝ Ｏ，ＯＳμ論を満足するＲｐを仮定するとＲｐ＝０
．０７７８μ−である。そこで、イオン注入された部分
の斜め方向の距離をｅとすると、ｅ −ｃｏｓθ〉Ｃと
なるような距離ｅをプロジェクション・レングスＲｐと
して持つようなエネルギ（１４０ｋｅＶ）を設定する。
このようにして形成されたエミッタ２３は、コンタク１
−ホール２２ａのエツジからｅ −ｃｏｓθ＝Ｘ（例え
ば１００Ａ〜１０００＾程度）だけ内側まで入り込んだ
形となる。従って、同図（Ｃ）に示す如く、前処理にて
絶Ｒｍ２２が膜減りを生じても（実線の絶１！１１０２
２’ ）、ｘ＞ｃに認定しであるのでベース２１が表面
に露出するようなことはなく、第２図において説明した
ようなエミッタ・ベース間ショートを生じることはない
。又、第３図に示すような２つのマスクを用いているの
ではないのでアラインメント余裕（１００ＯＡ〜１００
００Ａ程度）を考慮に入れる必要はなく、Ｘは高々１０
０Ａ〜ＩＧＯＯＡのオーダであるので第３図に示すエミ
ッタよりも大幅に微細に形成でき、高速化、高集積化を
行ない得る。
−ホール２２ａのエツジからｅ −ｃｏｓθ＝Ｘ（例え
ば１００Ａ〜１０００＾程度）だけ内側まで入り込んだ
形となる。従って、同図（Ｃ）に示す如く、前処理にて
絶Ｒｍ２２が膜減りを生じても（実線の絶１！１１０２
２’ ）、ｘ＞ｃに認定しであるのでベース２１が表面
に露出するようなことはなく、第２図において説明した
ようなエミッタ・ベース間ショートを生じることはない
。又、第３図に示すような２つのマスクを用いているの
ではないのでアラインメント余裕（１００ＯＡ〜１００
００Ａ程度）を考慮に入れる必要はなく、Ｘは高々１０
０Ａ〜ＩＧＯＯＡのオーダであるので第３図に示すエミ
ッタよりも大幅に微細に形成でき、高速化、高集積化を
行ない得る。
以上説明した如く、本発明によれば、コンタクトホール
を通して斜めイオン注入を行なってエミッタを形成して
いるので、後］［程によってｌｉａ１ｍ絶縁膜が躾減り
してもベースが表面に露出することはなく、ベース・エ
ミッタ間ショートを防止でき、又、２つのマスクによる
アラインメント余裕を必要とする従来例に比してエミッ
タを大幅に微細化でき、高速化、高集積化でき、更に、
多結晶シリコンを用いた従来例に比して工程が簡単であ
り、しかも基板表面に不必要な自然酸化膜が形成されず
に済む。
を通して斜めイオン注入を行なってエミッタを形成して
いるので、後］［程によってｌｉａ１ｍ絶縁膜が躾減り
してもベースが表面に露出することはなく、ベース・エ
ミッタ間ショートを防止でき、又、２つのマスクによる
アラインメント余裕を必要とする従来例に比してエミッ
タを大幅に微細化でき、高速化、高集積化でき、更に、
多結晶シリコンを用いた従来例に比して工程が簡単であ
り、しかも基板表面に不必要な自然酸化膜が形成されず
に済む。
第１図は本発明の一実施例の製造工程図、第２図は従来
の一例の構成図、 第３図は従来の他の例の構成図である。 図において、 ２０は半導体基板、 ２１はベース、 ２２は層間絶縁膜、 ２２′は膜減りした居間絶縁膜、 ２２ａはコンタクトホール、 ２３はエミッタ を示す。 ２ ２ａ 〜２０ 、本、売１月の一突昶シ沖１の製造工程図第１図
の一例の構成図、 第３図は従来の他の例の構成図である。 図において、 ２０は半導体基板、 ２１はベース、 ２２は層間絶縁膜、 ２２′は膜減りした居間絶縁膜、 ２２ａはコンタクトホール、 ２３はエミッタ を示す。 ２ ２ａ 〜２０ 、本、売１月の一突昶シ沖１の製造工程図第１図
Claims (1)
- 【特許請求の範囲】 層間絶縁膜（２２）のコンタクトホール （２２ａ）を通してイオン注入を行なってバイポーラト
ランジスタのエミッタ（２３）を形成する方法において
、 上記層間絶縁膜（２２）によって影ができないような角
度で、かつ、後工程における上記層間絶縁膜（２２）の
膜減り量（Ｃ）よりも大なる距離（Ｘ）だけ上記コンタ
クトホール（２２ａ）のエッジより内側に入り込むよう
に斜めイオン注入を行なう工程を含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28019889A JPH03142825A (ja) | 1989-10-27 | 1989-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28019889A JPH03142825A (ja) | 1989-10-27 | 1989-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03142825A true JPH03142825A (ja) | 1991-06-18 |
Family
ID=17621675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28019889A Pending JPH03142825A (ja) | 1989-10-27 | 1989-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03142825A (ja) |
-
1989
- 1989-10-27 JP JP28019889A patent/JPH03142825A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5480816A (en) | Method of fabricating a bipolar transistor having a link base | |
| JPH03142825A (ja) | 半導体装置の製造方法 | |
| JP3090669B2 (ja) | 半導体装置の製造方法 | |
| JP2730650B2 (ja) | 半導体装置の製造方法 | |
| JPH0456456B2 (ja) | ||
| JPS58176970A (ja) | 半導体装置の製造方法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JP2644201B2 (ja) | 半導体装置の製造方法 | |
| JPS5846674A (ja) | 半導体装置の製造方法 | |
| JPS6213026A (ja) | 半導体装置の製造方法 | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
| JPH042134A (ja) | 半導体装置及びその製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS59135764A (ja) | 半導体装置の製造方法 | |
| JPS59208780A (ja) | トランジスタの製造方法 | |
| JPH05234930A (ja) | 半導体装置の製造方法 | |
| JPH05145072A (ja) | 高耐圧ｍｏｓｆｅｔの製造方法 | |
| JPS59177965A (ja) | 半導体装置の製造方法 | |
| JPH0311730A (ja) | 半導体装置の製造方法 | |
| JPS58132963A (ja) | 半導体装置の製造方法 | |
| JPH01196122A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS6213025A (ja) | 半導体装置の製造方法 | |
| JPS61104615A (ja) | 半導体装置の製造方法 |