JPS5812447A - レ−ザ−ダイオ−ド駆動回路 - Google Patents
レ−ザ−ダイオ−ド駆動回路Info
- Publication number
- JPS5812447A JPS5812447A JP56110547A JP11054781A JPS5812447A JP S5812447 A JPS5812447 A JP S5812447A JP 56110547 A JP56110547 A JP 56110547A JP 11054781 A JP11054781 A JP 11054781A JP S5812447 A JPS5812447 A JP S5812447A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- terminal
- circuit
- laser diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明り大容量光ゲイジメル通信装置等に使用するレー
ザーダイオード（以下ＬＤと略す）駆動回路に関する。
ザーダイオード（以下ＬＤと略す）駆動回路に関する。
従来の高速光ディジタル通信装置においては、最初に、
非零復帰信号すなわちＮＲＺ （Ｎｏｗ−ｒｅ ｔｕ−
ｒａ ｔｏ Ｚａｒｏｌｌ１号を零復帰信号すなわち（
）（ｎｔｕｒｎｔｏ Ｚｅｒｏ）信号に変換する（この
変換を以下ではＲＺ変換と略す）回路によｐ送出すべき
ＲＺパルスを作９、この８２パルス出力を終段の電流切
替論理回路（以下ＣＭＬと略す）Ｋよｐ波形整形してＬ
ＤＫ供給している〇 第１１１ａ従来の駆動回路を示す回路図である。
非零復帰信号すなわちＮＲＺ （Ｎｏｗ−ｒｅ ｔｕ−
ｒａ ｔｏ Ｚａｒｏｌｌ１号を零復帰信号すなわち（
）（ｎｔｕｒｎｔｏ Ｚｅｒｏ）信号に変換する（この
変換を以下ではＲＺ変換と略す）回路によｐ送出すべき
ＲＺパルスを作９、この８２パルス出力を終段の電流切
替論理回路（以下ＣＭＬと略す）Ｋよｐ波形整形してＬ
ＤＫ供給している〇 第１１１ａ従来の駆動回路を示す回路図である。
図において、トランジスタ１Ｇ２．１０３および１０４
は入力の論理和（ＯＲ）シよび非論理和（ＮＯＲ）を出
力するゲート回路であ）、トランジスタ１０８および１
０９は波形整形回路を構成する。また。
は入力の論理和（ＯＲ）シよび非論理和（ＮＯＲ）を出
力するゲート回路であ）、トランジスタ１０８および１
０９は波形整形回路を構成する。また。
ダイオード１０５．１０６および１０７は直流電位のシ
フトを行なうレベルシフトダイオードである。
フトを行なうレベルシフトダイオードである。
入力端子ａ’ＫＮＲＺ信号人力熾子６にクロック信号を
与えるとトランジスタ１０４のコレクタには端子ｌシよ
びｂに入力されたそれぞれの信号の論理和が出力され、
零復帰の反転信号が得られる。
与えるとトランジスタ１０４のコレクタには端子ｌシよ
びｂに入力されたそれぞれの信号の論理和が出力され、
零復帰の反転信号が得られる。
さらに、トランジスタ１０８および１０９により波形整
形されて、この整形され九ＲＺパルス電流がレーザーダ
イオード１０１に流れ、光のＲＺパルスが発生するとい
うＮ埋によ）％送信用光信号が得られる。
形されて、この整形され九ＲＺパルス電流がレーザーダ
イオード１０１に流れ、光のＲＺパルスが発生するとい
うＮ埋によ）％送信用光信号が得られる。
しかしながら、このような従来回路においては、数１０
０Ｍ”／ｓ（メガビット／秒）以上の高速ビットレート
で使用するときに社、トランジスタ１０８および１０９
としてし中断周波数りが１０ＧＨｘ程度の特別な超高速
トランジスタを用いるかまたはトランジスタ１０８のベ
ースに大振幅の入力信号を加える必要がある。さら（、
レベルシフトダイオード１０５．１０６および１０７が
存在するため温度変化によるＬＤパルス電流波形の変動
−ｌＩ！増大する等の欠点がある。また回路規模も大き
いという欠点もある。
０Ｍ”／ｓ（メガビット／秒）以上の高速ビットレート
で使用するときに社、トランジスタ１０８および１０９
としてし中断周波数りが１０ＧＨｘ程度の特別な超高速
トランジスタを用いるかまたはトランジスタ１０８のベ
ースに大振幅の入力信号を加える必要がある。さら（、
レベルシフトダイオード１０５．１０６および１０７が
存在するため温度変化によるＬＤパルス電流波形の変動
−ｌＩ！増大する等の欠点がある。また回路規模も大き
いという欠点もある。
本発明の目的は通常の入手可能な高速トランジスタを用
いた簡易な回路構成により数１００Ｍ／以上のビットレ
ートに対応できる高速性を有しかつ温度安定性にすぐれ
たＬＤ駆動回路を提供する乙とに６る。
いた簡易な回路構成により数１００Ｍ／以上のビットレ
ートに対応できる高速性を有しかつ温度安定性にすぐれ
たＬＤ駆動回路を提供する乙とに６る。
本発明のＬＤ駆動回路線、第１の非零復帰ユニポーラ入
力信号がベース端子に印加される第１のトランジスタと
抵抗を介して該第１の非零復帰ユニポーラ入力信号とは
逆極性の第２の非零復帰ヱエポーツ入力信号がベース端
子に印加される第２０トランジスタとがエミッタ結合さ
れたエミッタ結合論理回路と、前記第２のトランジスタ
のコレクタ端子に直接まｔは抵抗を介して接続されたレ
ーザーダイオードと、前記第２（Ｄ）ランジスタのベー
ス端子にクロック信号を印加するクロック印加手段とか
ら構成されている０ 次に本発明について図面を参照して詳細に説明するＯ 第２図線本発明の第１の実施例を示す回路図である０図
において、参照数字２０１は、駆動されるＬＤｆ＆ｊ）
％ トランジスタ２１０および２１１と抵抗２１３とに
よりＣＭＬを構成するＯ参照数字２１２はクロック信号
をトランジスタ２１１０ベースに伝達するためのトラン
ジスタ、同数字２１４紘トランジスタ２１２の動作点を
与える抵抗、同端子ｆにクロック電圧を生じさせるため
の負荷抵抗である０端子Ｃからｉ；ｊＬＤの直流／＜イ
アスミ流を流し、光発振寸前のバイアスとするＯ第３図
（り 、 （１１，（Ｃ） 、 （ｄＪおよＦ司はそれ
ぞれ燗子” ＠ ” Ｉ ｂ＠ Ｊｉ’およびｆにおけ
る波形のタイムチャートを示す。また、同図（１）社Ｌ
Ｄの光出力波形を示す。
力信号がベース端子に印加される第１のトランジスタと
抵抗を介して該第１の非零復帰ユニポーラ入力信号とは
逆極性の第２の非零復帰ヱエポーツ入力信号がベース端
子に印加される第２０トランジスタとがエミッタ結合さ
れたエミッタ結合論理回路と、前記第２のトランジスタ
のコレクタ端子に直接まｔは抵抗を介して接続されたレ
ーザーダイオードと、前記第２（Ｄ）ランジスタのベー
ス端子にクロック信号を印加するクロック印加手段とか
ら構成されている０ 次に本発明について図面を参照して詳細に説明するＯ 第２図線本発明の第１の実施例を示す回路図である０図
において、参照数字２０１は、駆動されるＬＤｆ＆ｊ）
％ トランジスタ２１０および２１１と抵抗２１３とに
よりＣＭＬを構成するＯ参照数字２１２はクロック信号
をトランジスタ２１１０ベースに伝達するためのトラン
ジスタ、同数字２１４紘トランジスタ２１２の動作点を
与える抵抗、同端子ｆにクロック電圧を生じさせるため
の負荷抵抗である０端子Ｃからｉ；ｊＬＤの直流／＜イ
アスミ流を流し、光発振寸前のバイアスとするＯ第３図
（り 、 （１１，（Ｃ） 、 （ｄＪおよＦ司はそれ
ぞれ燗子” ＠ ” Ｉ ｂ＠ Ｊｉ’およびｆにおけ
る波形のタイムチャートを示す。また、同図（１）社Ｌ
Ｄの光出力波形を示す。
トランジスタ２１１Ｃ）コレクタ電流は端子ｆの電位が
端子ｌの電位よルも高くなったときにのみ流れるため、
ＲＺ信号とな９本回路によＪ）ＮＲＺ信号をＲＺ信号に
変換できるＯ なお、潮干ｅには基準電位（アース）％端子ｄに社、負
電源電圧を加えておくｏ ）ランジスタ２１２のコレク
タ負荷インピーダンスは低いため、仁のトランジスタＯ
動作速度は高速となるｏしたがりて、トランジスタ２１
１の動作の速度も向上し、高速なＬＤ駆動電流パルスが
得られる。
端子ｌの電位よルも高くなったときにのみ流れるため、
ＲＺ信号とな９本回路によＪ）ＮＲＺ信号をＲＺ信号に
変換できるＯ なお、潮干ｅには基準電位（アース）％端子ｄに社、負
電源電圧を加えておくｏ ）ランジスタ２１２のコレク
タ負荷インピーダンスは低いため、仁のトランジスタＯ
動作速度は高速となるｏしたがりて、トランジスタ２１
１の動作の速度も向上し、高速なＬＤ駆動電流パルスが
得られる。
第４図は本発明の第２の実施例を示す回路図である。参
、照数字４０１ａＬＤ％同数字４１０および４１１ａＣ
ＭＬを構成するトランジスタ、同数字４１Ｂはトランジ
スタ４１０および４１１の工ｔｙタ電流の和を定電流と
するためのトランジスタ、同数字４１９は、トランジス
タ４１Ｇおよび４１１４りペースに互−に反転したＮＲ
Ｚ信号を供給するためのニオツタ結合論理回路によるゲ
ートまたはフリップフロップであ〕、ダイオード４２０
゜４２１．４２２および４２３はトランジスタ４１０お
よび４１１のベース電位を低下させるためにレベルシフ
トを行なう・ 端子すにクロック信号を印加すると、トランジスタ４１
２％抵抗４１４および４１７ならびにコンデン＋４１５
によ〕クロッ藩電圧がＮＲＺ信号に相加される。端子ｆ
の電位が端子ｆの電位よりも高いときのみ、トランジス
タ４１１のコレクタ電流が流れるため、Ｌｎ２Ｏ３には
ＲＺ信号電流が流れ、仁れに対応した光パルスが発生す
る。
、照数字４０１ａＬＤ％同数字４１０および４１１ａＣ
ＭＬを構成するトランジスタ、同数字４１Ｂはトランジ
スタ４１０および４１１の工ｔｙタ電流の和を定電流と
するためのトランジスタ、同数字４１９は、トランジス
タ４１Ｇおよび４１１４りペースに互−に反転したＮＲ
Ｚ信号を供給するためのニオツタ結合論理回路によるゲ
ートまたはフリップフロップであ〕、ダイオード４２０
゜４２１．４２２および４２３はトランジスタ４１０お
よび４１１のベース電位を低下させるためにレベルシフ
トを行なう・ 端子すにクロック信号を印加すると、トランジスタ４１
２％抵抗４１４および４１７ならびにコンデン＋４１５
によ〕クロッ藩電圧がＮＲＺ信号に相加される。端子ｆ
の電位が端子ｆの電位よりも高いときのみ、トランジス
タ４１１のコレクタ電流が流れるため、Ｌｎ２Ｏ３には
ＲＺ信号電流が流れ、仁れに対応した光パルスが発生す
る。
ｔ−／＃：、％ トランジスタのコレクタ負荷抵抗４１
６の存在により端子ＩにはＲＺ信号電圧が得られるとい
う特徴も有する。
６の存在により端子ＩにはＲＺ信号電圧が得られるとい
う特徴も有する。
ま九、端子ｄには端子ＣＫ対し負の電圧を与え、端子＠
からＬｎ２Ｏ３の発振スレツク冒ルド電流よ）やや小さ
い値の直流電流を流しておく。
からＬｎ２Ｏ３の発振スレツク冒ルド電流よ）やや小さ
い値の直流電流を流しておく。
第５図は本発明の第３０実施例を示す回路図である０本
実施例において、トランジスタ５１１０ベースに社、抵
抗５２４ｓＩ−よび５２５を介して固定バイアスを与え
るとともにトランジスタ５１２によりクロック電圧が加
えられる。トランジスタ５１２および５２６はクロック
波形の整形を行うＣＭＬを構成している・ 本実施例のように％ トランジスタ５１０および５１１
のエミッタ回路は抵抗５１３のみで構成してもよい。ま
た、本実施例でａ、Ｌｎ２Ｏ３とトランジスタ５１１の
コレクタとの間に抵抗５２７を挿入し、駆動電流パルス
の振動やオーバーシェードを低減している。
実施例において、トランジスタ５１１０ベースに社、抵
抗５２４ｓＩ−よび５２５を介して固定バイアスを与え
るとともにトランジスタ５１２によりクロック電圧が加
えられる。トランジスタ５１２および５２６はクロック
波形の整形を行うＣＭＬを構成している・ 本実施例のように％ トランジスタ５１０および５１１
のエミッタ回路は抵抗５１３のみで構成してもよい。ま
た、本実施例でａ、Ｌｎ２Ｏ３とトランジスタ５１１の
コレクタとの間に抵抗５２７を挿入し、駆動電流パルス
の振動やオーバーシェードを低減している。
以上、一本発明には、ＲＺ変換およびＬＤの駆動の両機
能を有し温度安定性にすぐれ特殊な半導体部品を使用せ
ずに簡単な回路構成で高速なパルス電流を得ることハ゛
できるという効果がある。
能を有し温度安定性にすぐれ特殊な半導体部品を使用せ
ずに簡単な回路構成で高速なパルス電流を得ることハ゛
できるという効果がある。
第１図は従来のＬＤ駆動回路を示す回路図、第２図線本
発明の第１の実施例を示す回路図、第３杜本発明の菖２
の実施例を示す回路図および第５図は本発明の第３の実
施例を示す回路図である。 図において、１０１．２０１，４０１．５０１−−−−
−レーず−ダイオード、１０１１０３．１０４．１０８
．１０９゜２１０．２１１，２１２．４１Ｇ、４１１．
４１２．４１８．５１０゜５１１．５１２．５２６−−
−）ランジスタ、１０５，１０６゜１０丁、４２０．４
２１．４！２．４２３．５２２．５２３ ・・・−ダイ
オード、２１３，２１４，２１６．２１７，４１４，４
１６゜４１７．５１３．５１６．５２４，５２５．５２
７−一抵抗、２１５．４１５−・・−コンデンサ％４１
９．５１９−−−エミッタ結合論理回路、ａ−−Ｎ凡２
信号入力喝子、ｂ−−−クロック入力端子、ｌ・−・−
反転ＮＲＺ信号入力端子、ｃ＝−ＬＤバイアス電流供給
端子％ｄ−・−負電源端子、Ｃ−一基準電位端子、／−
−−−）２ンジスタ１１のベース電圧観測端子、ｊｌ−
−−−−Ｒ鴇 １ 図
発明の第１の実施例を示す回路図、第３杜本発明の菖２
の実施例を示す回路図および第５図は本発明の第３の実
施例を示す回路図である。 図において、１０１．２０１，４０１．５０１−−−−
−レーず−ダイオード、１０１１０３．１０４．１０８
．１０９゜２１０．２１１，２１２．４１Ｇ、４１１．
４１２．４１８．５１０゜５１１．５１２．５２６−−
−）ランジスタ、１０５，１０６゜１０丁、４２０．４
２１．４！２．４２３．５２２．５２３ ・・・−ダイ
オード、２１３，２１４，２１６．２１７，４１４，４
１６゜４１７．５１３．５１６．５２４，５２５．５２
７−一抵抗、２１５．４１５−・・−コンデンサ％４１
９．５１９−−−エミッタ結合論理回路、ａ−−Ｎ凡２
信号入力喝子、ｂ−−−クロック入力端子、ｌ・−・−
反転ＮＲＺ信号入力端子、ｃ＝−ＬＤバイアス電流供給
端子％ｄ−・−負電源端子、Ｃ−一基準電位端子、／−
−−−）２ンジスタ１１のベース電圧観測端子、ｊｌ−
−−−−Ｒ鴇 １ 図
Claims (1)
- 【特許請求の範囲】 ０） 第１の非零復帰エニポーラ入力信号がベース端子
に印加される第１のトランジスタと該第１の非零復帰エ
ニボーラ人力信号とは逆極性の第２の非零復帰ユニポー
２入力信号が抵抗を介してベース端子に印加される第２
０）ランジスタとが工擢ツタ結合されたエミッタ結合論
理回路と、前記第２のトランジスタのコレクタ端子に直
接または抵抗を介して接続されたレーず−ダイオードと
、前記第２のトランジスタのベース端子にクロック信号
を印加するクロック印加手段とから構成されたことを特
徴とするレーず一ダイオード駆動回路。 （２）非零復帰エニボーラ入力信号がベース端子に印加
される第１０トランジスタと予め定めた一定電圧がベー
ス端子に印加される第２のトランジスタとがニオツタ結
合された工之ツタ結合論理回路と、前記第２のトランジ
スタのコレクタ端子に直接を九は抵抗を介して接続され
たレーザーダイオードと、前記第２のトランジスタのベ
ース端子にクロック信号を印加するクロック印加手段と
から構成され九ことを特徴とするレーず一ダイオード駆
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56110547A JPS5812447A (ja) | 1981-07-15 | 1981-07-15 | レ−ザ−ダイオ−ド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56110547A JPS5812447A (ja) | 1981-07-15 | 1981-07-15 | レ−ザ−ダイオ−ド駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5812447A true JPS5812447A (ja) | 1983-01-24 |
| JPS6139761B2 JPS6139761B2 (ja) | 1986-09-05 |
Family
ID=14538583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56110547A Granted JPS5812447A (ja) | 1981-07-15 | 1981-07-15 | レ−ザ−ダイオ−ド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812447A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6343069B2 (ja) | 2016-07-24 | 2018-06-13 | 株式会社テックコーポレーション | 微細気泡生成装置及び微細気泡生成方法 |
-
1981
- 1981-07-15 JP JP56110547A patent/JPS5812447A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6139761B2 (ja) | 1986-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4571506A (en) | LED Driver Circuit | |
| US7411987B2 (en) | System and method for using an output transformer for laser diode drivers | |
| US4810908A (en) | Semiconductor logic circuit comprising clock driver and clocked logic circuit | |
| US4599526A (en) | Clocked latching circuit | |
| JPH02168722A (ja) | Ｔｔｌからｅｃｌへの入力変換器／ドライバ回路 | |
| JP6907734B2 (ja) | 駆動回路 | |
| JPH0137053B2 (ja) | ||
| CN210246716U (zh) | 一种隔离式信号传输电路及利用其的通信装置 | |
| JP2858270B2 (ja) | Ｅｃｌ／ｃｍｌ擬似レール回路、カットオフドライバ回路及びラッチ回路 | |
| US5969579A (en) | ECL pulse amplitude modulated encoder driver circuit | |
| JPS5812447A (ja) | レ−ザ−ダイオ−ド駆動回路 | |
| JP2001257578A (ja) | ドライバ回路 | |
| JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
| CN210927586U (zh) | 一种隔离式igbt栅极驱动信号传输电路 | |
| KR910005576A (ko) | 차동 출력을 지니는 ttl-ecl/cml 트랜슬레이터 회로 | |
| JPH01166582A (ja) | レーザ駆動回路 | |
| JP2580250B2 (ja) | バイポーラｃｍｏｓレベル変換回路 | |
| JPS6334658B2 (ja) | ||
| JP3578740B2 (ja) | レベル変換回路 | |
| KR920008047B1 (ko) | 논리회로 | |
| JP2776201B2 (ja) | フリップフロップ回路 | |
| JPH06244483A (ja) | 半導体発光素子駆動回路 | |
| JPS58200629A (ja) | パルス回路 | |
| JPS58136138A (ja) | 半導体論理回路 | |
| JPH02215170A (ja) | 発光素子駆動回路 |