JPS58200629A - パルス回路 - Google Patents
パルス回路Info
- Publication number
- JPS58200629A JPS58200629A JP57084578A JP8457882A JPS58200629A JP S58200629 A JPS58200629 A JP S58200629A JP 57084578 A JP57084578 A JP 57084578A JP 8457882 A JP8457882 A JP 8457882A JP S58200629 A JPS58200629 A JP S58200629A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- collector
- pulse
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタル通信装置等において使用されるR
Zパルス波形を得るためのパルス回路に関する。
Zパルス波形を得るためのパルス回路に関する。
ディジタル通信装置等においては、ディジタル情報を処
理あるいは伝送するためのパルス波形として、パルス占
有率100 %のいわゆるNRZパルス波形およびパル
ス占有率xoo*未満のいわゆる′fLzパルス波形が
用いられる。
理あるいは伝送するためのパルス波形として、パルス占
有率100 %のいわゆるNRZパルス波形およびパル
ス占有率xoo*未満のいわゆる′fLzパルス波形が
用いられる。
し九がって、このような装置ではNRZパルス波形をR
Zパルス波形に変換するパルス回路が必要となる場合が
ある。第1図はこのような場合に用いる回路で、比較的
動作速度の高い領域に用いられる。バイポーラトランジ
スタによる電流切換形パルス回路の例、第2図は本回路
動作を説明するための波形図である。第1図において、
1,2.4はトランジスタであり、トランジスタlのベ
ースには第2図@に示すクロック11 M V oが、
トランジスタ20ペースには第2回置に示すデータ人力
Vcが、トランジスタ40ベースには基準電圧Vrがそ
れでれ入力される。3は定電流源であり、7は負電源で
ある。
Zパルス波形に変換するパルス回路が必要となる場合が
ある。第1図はこのような場合に用いる回路で、比較的
動作速度の高い領域に用いられる。バイポーラトランジ
スタによる電流切換形パルス回路の例、第2図は本回路
動作を説明するための波形図である。第1図において、
1,2.4はトランジスタであり、トランジスタlのベ
ースには第2図@に示すクロック11 M V oが、
トランジスタ20ペースには第2回置に示すデータ人力
Vcが、トランジスタ40ベースには基準電圧Vrがそ
れでれ入力される。3は定電流源であり、7は負電源で
ある。
5.6はRZパルスを取出すためのトランジスタ2.4
の負荷抵抗である。本回路は上記のデータ人力Yakよ
びクロック人力Vc K対して基準電圧Vrを閾値とし
て正論理OR(およびN0R)ゲート動作を行ない、そ
れKよって負荷抵抗5の一端子には第2図00電圧波形
が。
の負荷抵抗である。本回路は上記のデータ人力Yakよ
びクロック人力Vc K対して基準電圧Vrを閾値とし
て正論理OR(およびN0R)ゲート動作を行ない、そ
れKよって負荷抵抗5の一端子には第2図00電圧波形
が。
負荷抵抗6の一端子には第2図口の電圧波形が表われ、
互に逆極性のRZパルスを得ている。
互に逆極性のRZパルスを得ている。
この回路は例えばディジタル光通信装置に用いる場合、
負荷抵抗6のかわりにレーザダイオード、発光ダイオー
ドなどの発光素子を接続すれば、負荷抵抗5の両端の電
圧には発光素子の光出力波形と同様のパルス波形を得る
ことができる。し九がって発光素子の駆動並びに光出力
信号に対応する電気信号の分岐を同時に行なうこ:□□
11 とが可能となる。 1 この回路構成はOR(またはNOR)ゲート論理集積回
路を用いる場合よりも消費電力が少なく回路規模も比較
的少ないが、負荷抵抗5に対してはトランジスタlkよ
び2のコレクターベース間接合容量が共に帯域制限の要
因となるために動作速度の限界ははIzこの容量で決定
される。し九がって、さらに高速動作が要求される場合
には、第3図に示すように電流切換形パルス回路を構成
するトランジスタ2.4のエミッタに接続される定電流
源を構成するトランジスタlをクロックVcでオン−オ
フ動作させる回路が用いられる。しかし、第3図の回路
には、負荷抵抗5および6の出力が第4図囚゛に示すデ
ータ入力VDと、第4図(′E4K”示すクロックVc
K対し、第4図(q、0のように符号の極性のみが互い
に反転した同極性の二つのRZパルスとなってしまうと
いう欠点がある。
負荷抵抗6のかわりにレーザダイオード、発光ダイオー
ドなどの発光素子を接続すれば、負荷抵抗5の両端の電
圧には発光素子の光出力波形と同様のパルス波形を得る
ことができる。し九がって発光素子の駆動並びに光出力
信号に対応する電気信号の分岐を同時に行なうこ:□□
11 とが可能となる。 1 この回路構成はOR(またはNOR)ゲート論理集積回
路を用いる場合よりも消費電力が少なく回路規模も比較
的少ないが、負荷抵抗5に対してはトランジスタlkよ
び2のコレクターベース間接合容量が共に帯域制限の要
因となるために動作速度の限界ははIzこの容量で決定
される。し九がって、さらに高速動作が要求される場合
には、第3図に示すように電流切換形パルス回路を構成
するトランジスタ2.4のエミッタに接続される定電流
源を構成するトランジスタlをクロックVcでオン−オ
フ動作させる回路が用いられる。しかし、第3図の回路
には、負荷抵抗5および6の出力が第4図囚゛に示すデ
ータ入力VDと、第4図(′E4K”示すクロックVc
K対し、第4図(q、0のように符号の極性のみが互い
に反転した同極性の二つのRZパルスとなってしまうと
いう欠点がある。
本発明の目的は1JN3図の電流切換形NRZ/RZi
換パルス回路なみに高速で、第1図の回路と同様の1に
逆極性の2つのRZパルスを得ることのできるパルス回
路を提供するととKある。
換パルス回路なみに高速で、第1図の回路と同様の1に
逆極性の2つのRZパルスを得ることのできるパルス回
路を提供するととKある。
前記目的を達成するために本発明によるパルス回路はそ
のペースにデータが入力されるトランジスタのエミッタ
とそのペースに基準電圧が入力されるトランジスタのエ
ミッタを接続してトランジスタの対を作抄、このトラン
ジスタの対のエミッタにそのペースにクロックが入力さ
れるトランジスタのコレクタを接続し、前記トランジス
タの対の各コレクタにそれぞれ接続された負荷からRZ
パルスを得る回路形式の電流切換形パルス回路において
、そのペースに第2の基準電圧が入力されるトランジス
タのコレクタを前記トランジスタの対の一方のコレクタ
K。
のペースにデータが入力されるトランジスタのエミッタ
とそのペースに基準電圧が入力されるトランジスタのエ
ミッタを接続してトランジスタの対を作抄、このトラン
ジスタの対のエミッタにそのペースにクロックが入力さ
れるトランジスタのコレクタを接続し、前記トランジス
タの対の各コレクタにそれぞれ接続された負荷からRZ
パルスを得る回路形式の電流切換形パルス回路において
、そのペースに第2の基準電圧が入力されるトランジス
タのコレクタを前記トランジスタの対の一方のコレクタ
K。
エミッタを前記トランジスタの対のエミッタに接続さf
したトランジスタのエミッタKm、[しである。
したトランジスタのエミッタKm、[しである。
前記構成によればより高速で、かつ互に逆極性のRZパ
ルスを得ることができ、本発明の目的は完全に達成され
る。
ルスを得ることができ、本発明の目的は完全に達成され
る。
以下、図面を参照して本発明をさらに詳しく説明する。
第5図は本発明によるパルス回路の実施例を示す回路図
である。トランジスタ2゜4のトランジスタの対および
これらトランジスタ2.4の結合エミッタに接続された
トランジスタは第3図の構成と同じであり、トランジス
タ8のエミッタとトランジスタ2のコレクタ間にトラン
ジスタ9が接続されて−る。トランジスタ2.4は第1
の電流切換形パルス回路の働きをし、トランジスタ1.
9の対は第2の電流切換形パルス回路の働きをする。ト
ランジスタ1(Dベースに高レベルのクロックが入力す
ればトランジスタlは導通、トランジスタ9は遮断され
るためw41の電流切換形パルス回路の動作状−は第3
図に示される従来回路のそれと同じとなる。ま九クロッ
クレベルが低レベルにあればトランジスタlが遮断、ト
ランジスタ9が導通するためトランジスタ2.4が共に
遮断されるKもかかわらず負荷抵抗5にはトランジスタ
9から電流が供給される。したがって、第6図に示すよ
うに負荷抵抗5シよび6には第2図と同様な1いに逆極
性のRZパルスが得られる(#I6図Ω(至))。を九
、トランジスタ9は、コレクタ・ベース間逆バイアス電
圧が充分高くとれるためコレクターペース関接合容量が
小さく、したがって、第1図の回路のように高速動作を
阻害することはない。
である。トランジスタ2゜4のトランジスタの対および
これらトランジスタ2.4の結合エミッタに接続された
トランジスタは第3図の構成と同じであり、トランジス
タ8のエミッタとトランジスタ2のコレクタ間にトラン
ジスタ9が接続されて−る。トランジスタ2.4は第1
の電流切換形パルス回路の働きをし、トランジスタ1.
9の対は第2の電流切換形パルス回路の働きをする。ト
ランジスタ1(Dベースに高レベルのクロックが入力す
ればトランジスタlは導通、トランジスタ9は遮断され
るためw41の電流切換形パルス回路の動作状−は第3
図に示される従来回路のそれと同じとなる。ま九クロッ
クレベルが低レベルにあればトランジスタlが遮断、ト
ランジスタ9が導通するためトランジスタ2.4が共に
遮断されるKもかかわらず負荷抵抗5にはトランジスタ
9から電流が供給される。したがって、第6図に示すよ
うに負荷抵抗5シよび6には第2図と同様な1いに逆極
性のRZパルスが得られる(#I6図Ω(至))。を九
、トランジスタ9は、コレクタ・ベース間逆バイアス電
圧が充分高くとれるためコレクターペース関接合容量が
小さく、したがって、第1図の回路のように高速動作を
阻害することはない。
本発明は、以上詳しく説明l−たように電流切換形パル
ス回路においてエミッタ結合点の他に一方のコレクタに
も電流供給回路を接続して二つの回路負荷のいずれか一
方には必らず電流が流れるように構成することにより回
路の高速性を損わずに二つの逆極性のRZパルスが得ら
れるという効果を有する。
ス回路においてエミッタ結合点の他に一方のコレクタに
も電流供給回路を接続して二つの回路負荷のいずれか一
方には必らず電流が流れるように構成することにより回
路の高速性を損わずに二つの逆極性のRZパルスが得ら
れるという効果を有する。
第1図は、NRZパルス波形からRZパルス波形を得る
ための従来の電流切換形パルス回路の回路図、第2図は
第1図の回路の各部の波形図、第3図は従来の電流切換
形パルス回路の他の例を示す回路図、第4図云第3図の
各部の波形図、ti45図は、本発明による電流切換回
路の一実施例を示す回路図、第6図は第5図の各部の波
形図である。 1.2,4.9・・・トランジスタ 3・・・定電流# 5.6・・・負荷抵抗7・・・
買電[8・・・抵抗 ” 特許出−人 日本電気株式会社 代珊人 弁理士 井 ) ロ 壽 第1図 22図 才3図 24図 第5図 26図
ための従来の電流切換形パルス回路の回路図、第2図は
第1図の回路の各部の波形図、第3図は従来の電流切換
形パルス回路の他の例を示す回路図、第4図云第3図の
各部の波形図、ti45図は、本発明による電流切換回
路の一実施例を示す回路図、第6図は第5図の各部の波
形図である。 1.2,4.9・・・トランジスタ 3・・・定電流# 5.6・・・負荷抵抗7・・・
買電[8・・・抵抗 ” 特許出−人 日本電気株式会社 代珊人 弁理士 井 ) ロ 壽 第1図 22図 才3図 24図 第5図 26図
Claims (1)
- そのベースにデータが入力されるトランジスタのエミッ
タとそのベースに基準電圧が入力されるトランジスタの
エミッタを接続してトランジスタの対を作り、このトラ
ンジスタの対のエミッタにそのベースにクロックが入力
されるトランジスタのコレクタを接続し、前記トランジ
スタの対の各コレクタにそれぞれ接続された負荷からR
Zパルスを得る回路形式の電流切換形パルス回路におい
て、そのベースに第2の基準電圧が入力されるトランジ
スタのコレクタを前記トランジスタの対の一方のコレク
タに、エミッタを前記トランジスタの対のエミッタにI
iI続されたトランジスタのエミッタに接続したことを
特徴とするパルス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57084578A JPS58200629A (ja) | 1982-05-18 | 1982-05-18 | パルス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57084578A JPS58200629A (ja) | 1982-05-18 | 1982-05-18 | パルス回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58200629A true JPS58200629A (ja) | 1983-11-22 |
Family
ID=13834552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57084578A Pending JPS58200629A (ja) | 1982-05-18 | 1982-05-18 | パルス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58200629A (ja) |
-
1982
- 1982-05-18 JP JP57084578A patent/JPS58200629A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05276070A (ja) | 終端回路 | |
US4897564A (en) | BICMOS driver circuit for high density CMOS logic circuits | |
JPS5910031A (ja) | スイツチ回路 | |
JPH0137053B2 (ja) | ||
JPS60500987A (ja) | And/nand機能を備えたttl−ecl入力変換回路 | |
JPS5922414B2 (ja) | ラインドライバ回路 | |
JPH0154890B2 (ja) | ||
JPH02892B2 (ja) | ||
US3946246A (en) | Fully compensated emitter coupled logic gate | |
JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
EP0132005A2 (en) | Voltage signal translator | |
JPS6363222A (ja) | 論理回路網 | |
JPS58200629A (ja) | パルス回路 | |
JPS6334652B2 (ja) | ||
US3156830A (en) | Three-level asynchronous switching circuit | |
JP2564433B2 (ja) | プッシュプル・オフチップ・ドライバ | |
JP3294909B2 (ja) | 電子スイッチ回路 | |
JP2998334B2 (ja) | Ecl型半導体集積回路装置 | |
JP2995898B2 (ja) | Ecl出力回路 | |
JP3278826B2 (ja) | インタフェース回路 | |
JPS6255327B2 (ja) | ||
JP3338355B2 (ja) | 半導体回路 | |
JP2570480B2 (ja) | レベル変換回路 | |
JP3233473B2 (ja) | 電圧レベル変換回路 | |
JPS60502182A (ja) | 電流切換装置 |