JPS58200629A - パルス回路 - Google Patents
パルス回路Info
- Publication number
- JPS58200629A JPS58200629A JP57084578A JP8457882A JPS58200629A JP S58200629 A JPS58200629 A JP S58200629A JP 57084578 A JP57084578 A JP 57084578A JP 8457882 A JP8457882 A JP 8457882A JP S58200629 A JPS58200629 A JP S58200629A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- collector
- pulse
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタル通信装置等において使用されるＲ
Ｚパルス波形を得るためのパルス回路に関する。
Ｚパルス波形を得るためのパルス回路に関する。
ディジタル通信装置等においては、ディジタル情報を処
理あるいは伝送するためのパルス波形として、パルス占
有率１００ ％のいわゆるＮＲＺパルス波形およびパル
ス占有率ｘｏｏ＊未満のいわゆる′ｆＬｚパルス波形が
用いられる。
理あるいは伝送するためのパルス波形として、パルス占
有率１００ ％のいわゆるＮＲＺパルス波形およびパル
ス占有率ｘｏｏ＊未満のいわゆる′ｆＬｚパルス波形が
用いられる。
し九がって、このような装置ではＮＲＺパルス波形をＲ
Ｚパルス波形に変換するパルス回路が必要となる場合が
ある。第１図はこのような場合に用いる回路で、比較的
動作速度の高い領域に用いられる。バイポーラトランジ
スタによる電流切換形パルス回路の例、第２図は本回路
動作を説明するための波形図である。第１図において、
１，２．４はトランジスタであり、トランジスタｌのベ
ースには第２図＠に示すクロック１１ Ｍ Ｖ ｏが、
トランジスタ２０ペースには第２回置に示すデータ人力
Ｖｃが、トランジスタ４０ベースには基準電圧Ｖｒがそ
れでれ入力される。３は定電流源であり、７は負電源で
ある。
Ｚパルス波形に変換するパルス回路が必要となる場合が
ある。第１図はこのような場合に用いる回路で、比較的
動作速度の高い領域に用いられる。バイポーラトランジ
スタによる電流切換形パルス回路の例、第２図は本回路
動作を説明するための波形図である。第１図において、
１，２．４はトランジスタであり、トランジスタｌのベ
ースには第２図＠に示すクロック１１ Ｍ Ｖ ｏが、
トランジスタ２０ペースには第２回置に示すデータ人力
Ｖｃが、トランジスタ４０ベースには基準電圧Ｖｒがそ
れでれ入力される。３は定電流源であり、７は負電源で
ある。
５．６はＲＺパルスを取出すためのトランジスタ２．４
の負荷抵抗である。本回路は上記のデータ人力Ｙａｋよ
びクロック人力Ｖｃ Ｋ対して基準電圧Ｖｒを閾値とし
て正論理ＯＲ（およびＮ０Ｒ）ゲート動作を行ない、そ
れＫよって負荷抵抗５の一端子には第２図００電圧波形
が。
の負荷抵抗である。本回路は上記のデータ人力Ｙａｋよ
びクロック人力Ｖｃ Ｋ対して基準電圧Ｖｒを閾値とし
て正論理ＯＲ（およびＮ０Ｒ）ゲート動作を行ない、そ
れＫよって負荷抵抗５の一端子には第２図００電圧波形
が。
負荷抵抗６の一端子には第２図口の電圧波形が表われ、
互に逆極性のＲＺパルスを得ている。
互に逆極性のＲＺパルスを得ている。
この回路は例えばディジタル光通信装置に用いる場合、
負荷抵抗６のかわりにレーザダイオード、発光ダイオー
ドなどの発光素子を接続すれば、負荷抵抗５の両端の電
圧には発光素子の光出力波形と同様のパルス波形を得る
ことができる。し九がって発光素子の駆動並びに光出力
信号に対応する電気信号の分岐を同時に行なうこ：□□
１１ とが可能となる。 １ この回路構成はＯＲ（またはＮＯＲ）ゲート論理集積回
路を用いる場合よりも消費電力が少なく回路規模も比較
的少ないが、負荷抵抗５に対してはトランジスタｌｋよ
び２のコレクターベース間接合容量が共に帯域制限の要
因となるために動作速度の限界ははＩｚこの容量で決定
される。し九がって、さらに高速動作が要求される場合
には、第３図に示すように電流切換形パルス回路を構成
するトランジスタ２．４のエミッタに接続される定電流
源を構成するトランジスタｌをクロックＶｃでオン−オ
フ動作させる回路が用いられる。しかし、第３図の回路
には、負荷抵抗５および６の出力が第４図囚゛に示すデ
ータ入力ＶＤと、第４図（′Ｅ４Ｋ”示すクロックＶｃ
Ｋ対し、第４図（ｑ、０のように符号の極性のみが互い
に反転した同極性の二つのＲＺパルスとなってしまうと
いう欠点がある。
負荷抵抗６のかわりにレーザダイオード、発光ダイオー
ドなどの発光素子を接続すれば、負荷抵抗５の両端の電
圧には発光素子の光出力波形と同様のパルス波形を得る
ことができる。し九がって発光素子の駆動並びに光出力
信号に対応する電気信号の分岐を同時に行なうこ：□□
１１ とが可能となる。 １ この回路構成はＯＲ（またはＮＯＲ）ゲート論理集積回
路を用いる場合よりも消費電力が少なく回路規模も比較
的少ないが、負荷抵抗５に対してはトランジスタｌｋよ
び２のコレクターベース間接合容量が共に帯域制限の要
因となるために動作速度の限界ははＩｚこの容量で決定
される。し九がって、さらに高速動作が要求される場合
には、第３図に示すように電流切換形パルス回路を構成
するトランジスタ２．４のエミッタに接続される定電流
源を構成するトランジスタｌをクロックＶｃでオン−オ
フ動作させる回路が用いられる。しかし、第３図の回路
には、負荷抵抗５および６の出力が第４図囚゛に示すデ
ータ入力ＶＤと、第４図（′Ｅ４Ｋ”示すクロックＶｃ
Ｋ対し、第４図（ｑ、０のように符号の極性のみが互い
に反転した同極性の二つのＲＺパルスとなってしまうと
いう欠点がある。
本発明の目的は１ＪＮ３図の電流切換形ＮＲＺ／ＲＺｉ
換パルス回路なみに高速で、第１図の回路と同様の１に
逆極性の２つのＲＺパルスを得ることのできるパルス回
路を提供するととＫある。
換パルス回路なみに高速で、第１図の回路と同様の１に
逆極性の２つのＲＺパルスを得ることのできるパルス回
路を提供するととＫある。
前記目的を達成するために本発明によるパルス回路はそ
のペースにデータが入力されるトランジスタのエミッタ
とそのペースに基準電圧が入力されるトランジスタのエ
ミッタを接続してトランジスタの対を作抄、このトラン
ジスタの対のエミッタにそのペースにクロックが入力さ
れるトランジスタのコレクタを接続し、前記トランジス
タの対の各コレクタにそれぞれ接続された負荷からＲＺ
パルスを得る回路形式の電流切換形パルス回路において
、そのペースに第２の基準電圧が入力されるトランジス
タのコレクタを前記トランジスタの対の一方のコレクタ
Ｋ。
のペースにデータが入力されるトランジスタのエミッタ
とそのペースに基準電圧が入力されるトランジスタのエ
ミッタを接続してトランジスタの対を作抄、このトラン
ジスタの対のエミッタにそのペースにクロックが入力さ
れるトランジスタのコレクタを接続し、前記トランジス
タの対の各コレクタにそれぞれ接続された負荷からＲＺ
パルスを得る回路形式の電流切換形パルス回路において
、そのペースに第２の基準電圧が入力されるトランジス
タのコレクタを前記トランジスタの対の一方のコレクタ
Ｋ。
エミッタを前記トランジスタの対のエミッタに接続さｆ
したトランジスタのエミッタＫｍ、［しである。
したトランジスタのエミッタＫｍ、［しである。
前記構成によればより高速で、かつ互に逆極性のＲＺパ
ルスを得ることができ、本発明の目的は完全に達成され
る。
ルスを得ることができ、本発明の目的は完全に達成され
る。
以下、図面を参照して本発明をさらに詳しく説明する。
第５図は本発明によるパルス回路の実施例を示す回路図
である。トランジスタ２゜４のトランジスタの対および
これらトランジスタ２．４の結合エミッタに接続された
トランジスタは第３図の構成と同じであり、トランジス
タ８のエミッタとトランジスタ２のコレクタ間にトラン
ジスタ９が接続されて−る。トランジスタ２．４は第１
の電流切換形パルス回路の働きをし、トランジスタ１．
９の対は第２の電流切換形パルス回路の働きをする。ト
ランジスタ１（Ｄベースに高レベルのクロックが入力す
ればトランジスタｌは導通、トランジスタ９は遮断され
るためｗ４１の電流切換形パルス回路の動作状−は第３
図に示される従来回路のそれと同じとなる。ま九クロッ
クレベルが低レベルにあればトランジスタｌが遮断、ト
ランジスタ９が導通するためトランジスタ２．４が共に
遮断されるＫもかかわらず負荷抵抗５にはトランジスタ
９から電流が供給される。したがって、第６図に示すよ
うに負荷抵抗５シよび６には第２図と同様な１いに逆極
性のＲＺパルスが得られる（＃Ｉ６図Ω（至））。を九
、トランジスタ９は、コレクタ・ベース間逆バイアス電
圧が充分高くとれるためコレクターペース関接合容量が
小さく、したがって、第１図の回路のように高速動作を
阻害することはない。
である。トランジスタ２゜４のトランジスタの対および
これらトランジスタ２．４の結合エミッタに接続された
トランジスタは第３図の構成と同じであり、トランジス
タ８のエミッタとトランジスタ２のコレクタ間にトラン
ジスタ９が接続されて−る。トランジスタ２．４は第１
の電流切換形パルス回路の働きをし、トランジスタ１．
９の対は第２の電流切換形パルス回路の働きをする。ト
ランジスタ１（Ｄベースに高レベルのクロックが入力す
ればトランジスタｌは導通、トランジスタ９は遮断され
るためｗ４１の電流切換形パルス回路の動作状−は第３
図に示される従来回路のそれと同じとなる。ま九クロッ
クレベルが低レベルにあればトランジスタｌが遮断、ト
ランジスタ９が導通するためトランジスタ２．４が共に
遮断されるＫもかかわらず負荷抵抗５にはトランジスタ
９から電流が供給される。したがって、第６図に示すよ
うに負荷抵抗５シよび６には第２図と同様な１いに逆極
性のＲＺパルスが得られる（＃Ｉ６図Ω（至））。を九
、トランジスタ９は、コレクタ・ベース間逆バイアス電
圧が充分高くとれるためコレクターペース関接合容量が
小さく、したがって、第１図の回路のように高速動作を
阻害することはない。
本発明は、以上詳しく説明ｌ−たように電流切換形パル
ス回路においてエミッタ結合点の他に一方のコレクタに
も電流供給回路を接続して二つの回路負荷のいずれか一
方には必らず電流が流れるように構成することにより回
路の高速性を損わずに二つの逆極性のＲＺパルスが得ら
れるという効果を有する。
ス回路においてエミッタ結合点の他に一方のコレクタに
も電流供給回路を接続して二つの回路負荷のいずれか一
方には必らず電流が流れるように構成することにより回
路の高速性を損わずに二つの逆極性のＲＺパルスが得ら
れるという効果を有する。
第１図は、ＮＲＺパルス波形からＲＺパルス波形を得る
ための従来の電流切換形パルス回路の回路図、第２図は
第１図の回路の各部の波形図、第３図は従来の電流切換
形パルス回路の他の例を示す回路図、第４図云第３図の
各部の波形図、ｔｉ４５図は、本発明による電流切換回
路の一実施例を示す回路図、第６図は第５図の各部の波
形図である。 １．２，４．９・・・トランジスタ ３・・・定電流＃ ５．６・・・負荷抵抗７・・・
買電［８・・・抵抗 ” 特許出−人 日本電気株式会社 代珊人 弁理士 井 ） ロ 壽 第１図 ２２図 才３図 ２４図 第５図 ２６図
ための従来の電流切換形パルス回路の回路図、第２図は
第１図の回路の各部の波形図、第３図は従来の電流切換
形パルス回路の他の例を示す回路図、第４図云第３図の
各部の波形図、ｔｉ４５図は、本発明による電流切換回
路の一実施例を示す回路図、第６図は第５図の各部の波
形図である。 １．２，４．９・・・トランジスタ ３・・・定電流＃ ５．６・・・負荷抵抗７・・・
買電［８・・・抵抗 ” 特許出−人 日本電気株式会社 代珊人 弁理士 井 ） ロ 壽 第１図 ２２図 才３図 ２４図 第５図 ２６図
Claims (1)
- そのベースにデータが入力されるトランジスタのエミッ
タとそのベースに基準電圧が入力されるトランジスタの
エミッタを接続してトランジスタの対を作り、このトラ
ンジスタの対のエミッタにそのベースにクロックが入力
されるトランジスタのコレクタを接続し、前記トランジ
スタの対の各コレクタにそれぞれ接続された負荷からＲ
Ｚパルスを得る回路形式の電流切換形パルス回路におい
て、そのベースに第２の基準電圧が入力されるトランジ
スタのコレクタを前記トランジスタの対の一方のコレク
タに、エミッタを前記トランジスタの対のエミッタにＩ
ｉＩ続されたトランジスタのエミッタに接続したことを
特徴とするパルス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084578A JPS58200629A (ja) | 1982-05-18 | 1982-05-18 | パルス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084578A JPS58200629A (ja) | 1982-05-18 | 1982-05-18 | パルス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58200629A true JPS58200629A (ja) | 1983-11-22 |
Family
ID=13834552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57084578A Pending JPS58200629A (ja) | 1982-05-18 | 1982-05-18 | パルス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58200629A (ja) |
-
1982
- 1982-05-18 JP JP57084578A patent/JPS58200629A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05276070A (ja) | 終端回路 | |
| US4897564A (en) | BICMOS driver circuit for high density CMOS logic circuits | |
| JPS5910031A (ja) | スイツチ回路 | |
| JPH0137053B2 (ja) | ||
| JPS60500987A (ja) | Ａｎｄ／ｎａｎｄ機能を備えたｔｔｌ−ｅｃｌ入力変換回路 | |
| JPS5922414B2 (ja) | ラインドライバ回路 | |
| JPH0154890B2 (ja) | ||
| JPH02892B2 (ja) | ||
| US3946246A (en) | Fully compensated emitter coupled logic gate | |
| JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
| EP0132005A2 (en) | Voltage signal translator | |
| JPS6363222A (ja) | 論理回路網 | |
| JPS58200629A (ja) | パルス回路 | |
| JPS6334652B2 (ja) | ||
| US3156830A (en) | Three-level asynchronous switching circuit | |
| JP2564433B2 (ja) | プッシュプル・オフチップ・ドライバ | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JP2995898B2 (ja) | Ｅｃｌ出力回路 | |
| JP3278826B2 (ja) | インタフェース回路 | |
| JPS6255327B2 (ja) | ||
| JP3338355B2 (ja) | 半導体回路 | |
| JP2570480B2 (ja) | レベル変換回路 | |
| JP3233473B2 (ja) | 電圧レベル変換回路 | |
| JPS60502182A (ja) | 電流切換装置 |