JPH05276070A - 終端回路 - Google Patents

終端回路

Info

Publication number
JPH05276070A
JPH05276070A JP4016246A JP1624692A JPH05276070A JP H05276070 A JPH05276070 A JP H05276070A JP 4016246 A JP4016246 A JP 4016246A JP 1624692 A JP1624692 A JP 1624692A JP H05276070 A JPH05276070 A JP H05276070A
Authority
JP
Japan
Prior art keywords
transistor
potential
transmission line
resistor
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4016246A
Other languages
English (en)
Other versions
JPH073958B2 (ja
Inventor
Makoto Igarashi
良 五十嵐
Tatsuo Morikawa
龍男 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP4016246A priority Critical patent/JPH073958B2/ja
Priority to US07/916,920 priority patent/US5329190A/en
Priority to EP19930300691 priority patent/EP0554121A3/en
Publication of JPH05276070A publication Critical patent/JPH05276070A/ja
Publication of JPH073958B2 publication Critical patent/JPH073958B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B25HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25JMANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J17/00Joints
    • B25J17/02Wrist joints
    • B25J17/0241One-dimensional joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Robotics (AREA)
  • Mechanical Engineering (AREA)
  • Logic Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【目的】 伝送線路の遠端でのノイズによる反射波の発
生を防止し終端インピーダンス中の消費電力を低減する
動作マージンの大きな終端回路を提供する。 【構成】 終端回路10は、終端回路の動作マージンを
大きくするために、新規に、終端回路の出力段を成す第
1電位に接続された第1トランジスタ13及び第2電位
に接続された第2トランジスタ16のそれぞれを、入出
力特性が異なる別々の第1及び第2インバータ1,2で
駆動するように構成されている。特に、第2電位が第1
電位よりも低いとすると、第2トランジスタ16を駆動
する第2インバータ2は、入力電圧が上昇するに従って
第1インバータ1が第1トランジスタ13をオンにする
よりも早く第2トランジスタ16をオフにする出力電圧
を出力するような入出力特性を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】
【0002】本発明は、伝送線路の終端回路に関し、特
に、伝送線路の入力端とは反対側の遠端に設けられて歪
みの少ない信号波の伝送を可能にし、伝送線路のノイズ
を低減し、さらに遠端を終端させる終端インピーダンス
の消費電力を低減すると共に動作マージンを大きくした
終端回路に関する。
【従来の技術】
【0003】従来より、伝送線路によつて信号を伝送す
る場合には、伝送線路での反射により信号の波形が歪む
のを抑えるために、伝送線路の特性インピーダンスに等
しいインピーダンスで終端する終端回路が色々提案され
て用いられている。例えば、伝送線路の遠端にその特性
インピーダンスに等しい終端インピーダンスを設けた終
端回路等である。そのような終端回路は、信号の波形歪
みを抑え優れた伝搬特性をもたらしているが、しかし、
終端インピーダンスにおける電力消費が大きいという欠
点を有している。
【0004】そこで、伝送線路の信号が変化しないとき
には終端インピーダンスに電流が流れないようにする構
成の終端回路が提案されている。例えば、特開平2−1
96528号、特開昭61−25325号、IBM Techni
cal Disclosure Bulletin, Vol.32 No.4ASeptember 198
9 pp.393-395 及び IBM Technical Disclosure Bulleti
n, Vol.28 No.10March 1986 pp.4268-4269 に示されて
いるCMOSのような能動素子を用いた能動終端回路で
ある。
【0005】そのような能動終端回路の1例を図6に示
す。この能動終端回路では、2個のCMOSインバータ
62及び64で構成されたラッチ回路60が、終端回路
を成している。ラッチ回路60には電源電圧Vddが印加
されている。伝送線路68から端子66をへてラッチ回
路60に与えられる信号電圧が、0VからVdd近く又は
dd近くから0V近くであれば、ラッチ回路60は安定
に動作する。しかしながら、Vddの1/2程度の電圧変
化に対しては動作が不安定となる。
【0006】このことは、図7に示されたCMOSイン
バータ62の入出力特性を参照すればより明確となるで
あろう。即ち、Vddを5Vとして示したこの入出力特性
のグラフより、信号電圧が0VからVddの1/2である
2.5Vに変化するときには、CMOSインバータ62
の出力電圧は5Vから4V付近までしか変化せず、4V
近い出力電圧ではCMOSインバータ64の接地電位に
接続されているNチャネルMOSトランジスタをオンか
らオフにすることができず、従って、伝送線路68の0
Vから2.5Vに変化した信号電圧は帰還線65からオ
フにならないNチャネルMOSトランジスタを通る電流
の流れを生じ、動作は安定せず、電力を消費してしまう
ことになる。
【0007】また、信号電圧が5Vから2.5Vに変化
するときには、CMOSインバータ62の出力電圧は0
Vから4V付近まで変化し、4V近い出力電圧ではCM
OSインバータ64の電源電圧に接続されているPチャ
ネルMOSトランジスタをオンからオフにすることはで
きるが、しかし、CMOSインバータ64の接地電位に
接続されているNチャネルMOSトランジスタをオンに
してしまい、従って、伝送線路68の5Vから2.5V
に変化した信号電圧は帰還線65からオンになったNチ
ャネルMOSトランジスタを通る電流の流れを生じ、や
はり、動作は安定せず、電力を消費してしまうことにな
る。
【0008】ところで、伝送線路の信号電圧が電源電圧
ddの半分程度になるようなことは、次のような場合に
起きる。例えば、伝送線路の入力端及び遠端の両端にお
いて伝送線路の特性インピーダンスに等しいインピーダ
ンスで終端させることにより、それら両端での信号波の
反射を抑えて理想的な信号伝送を行おうとする場合であ
る。この場合、伝送線路の遠端には、入力信号の電圧変
化の半分位の電圧変化の信号波が生じる。
【0009】従って、伝送線路の入力端及び遠端の両端
での信号波の反射を抑えて理想的な信号伝送を行う場合
には、伝送線路の遠端に設けられる終端回路は、入力信
号の電圧変化の半分位の電圧変化の信号波に対して安定
に動作することができるように大きな動作マージンが確
保されていなければならないが、従来の終端回路には、
そのようなことは確保されていなかった。
【0010】
【発明が解決しようとする課題】
【0011】このように、従来の終端回路は、伝送線路
の入力端及び遠端の両端での信号波の反射を抑えて理想
的な信号伝送を行う場合には、動作が不安定になるとい
う問題を生じる。
【0012】それ故に、本発明の目的は、伝送線路にお
いて信号波の反射を抑えると共にノイズによる反射波の
発生を防止する動作マージンの大きな終端回路を提供す
ることである。
【0013】本発明の目的には、終端インピーダンス中
の消費電力を低減する動作マージンの大きな終端回路を
提供することも含まれる。
【0014】また、本発明の目的には、入力信号の電圧
変化の半分位の電圧変化の信号波に対して安定に動作す
ることができる終端回路を提供することも含まれる。
【0015】そして、本発明の目的には、伝送信号の定
常状態における終端インピーダンス中の消費電力を零に
することができる終端回路を提供することも含まれる。
【0016】さらに、本発明の目的には、伝送線路の遠
端を伝送線路の特性インピーダンスで終端して信号電圧
の変化に対するノイズの発生を抑止する終端回路を提供
することも含まれる。
【0017】
【課題を解決するための手段】
【0018】本発明による終端回路は、終端回路の動作
マージンを大きくするために、新規に、終端回路の出力
段を成す第1電位に接続された第1トランジスタ及び第
2電位に接続された第2トランジスタのそれぞれを、入
出力特性が異なる別々の第1及び第2インバータで駆動
するように構成されている。特に、第2電位が第1電位
よりも低いとすると、第2トランジスタを駆動する第2
インバータは、入力電圧が上昇するに従って第1インバ
ータが第1トランジスタをオンにするよりも早く第2ト
ランジスタをオフにする出力電圧を出力するような入出
力特性を有する。例えば、伝送線路へ入力される信号の
最大電圧の半分位の小さな電圧の信号波に対して、第1
インバータは第1トランジスタをオンにはしないような
出力電圧を出力する入出力特性を有し、第2インバータ
は第2トランジスタをオフにするような出力電圧を出力
する入出力特性を有する。
【0019】従って、本発明による終端回路は、従来よ
りも小さい電圧変化の信号波に対しても応答することが
できる。このため、そのような小さい電圧変化の信号波
に応答して、第1トランジスタ及び第2トランジスタの
うちのいずれか一方のオン状態にあるトランジスタのみ
がオフ状態になり、しかる後に、他方のオフ状態にある
トランジスタがオン状態に変化する。このように、本発
明による終端回路は、小さい電圧変化の信号波に対して
も応答することができるように構成されているので、大
きな動作マージンを有している。
【0020】また、本発明による終端回路は、伝送信号
の定常状態における終端インピーダンス中には電流が流
れないように構成されているので、消費電力を大幅に低
減することができる。
【0021】さらに、本発明による終端回路は、伝送線
路の遠端を伝送線路の特性インピーダンスで終端するよ
うに構成されているので、遠端での反射によるノイズの
増大を抑止することができる。
【実施例】
【0022】次に図を参照しながら本発明の実施例につ
いて説明する。
【0023】本発明の1実施例による終端回路を図1に
示す。図1に示された終端回路10において、インバー
タ1は電源電圧Vddと接地電位との間に直列接続された
PチャネルMOSトランジスタ11及びNチャネルMO
Sトランジスタ12で構成され、インバータ2も電源電
圧Vddと接地電位との間に直列接続されたPチャネルM
OSトランジスタ14及びNチャネルMOSトランジス
タ15で構成されている。インバータ1の出力はPチャ
ネルMOSトランジスタ13を駆動し、インバータ2の
出力はNチャネルMOSトランジスタ16を駆動する。
【0024】出力段は、第1トランジスタを成す電源電
圧Vddに接続されたPチャネルMOSトランジスタ13
と、第2トランジスタを成す接地電位に接続されたNチ
ャネルMOSトランジスタ16と、PチャネルMOSト
ランジスタ13とNチャネルMOSトランジスタ16と
の間に直列接続された抵抗3と抵抗4とで構成されてい
る。出力段の出力は、出力ノードを成す抵抗3と抵抗4
との接続点から帰還線17によつてインバータ1及びイ
ンバータ2の入力に帰還されている。入力端子18が伝
送線路の遠端に接続される。
【0025】終端回路10おいて伝送線路の特性インピ
ーダンスで終端するようにするために、PチャネルMO
Sトランジスタ13のオン状態のインピーダンスと抵抗
3との和がその特性インピーダンスにほぼ等しくなるよ
うに選択される。同様に、NチャネルMOSトランジス
タ16のオン状態のインピーダンスと抵抗4との和がそ
の特性インピーダンスにほぼ等しくなるように選択され
る。
【0026】図1に示された終端回路10おいては、伝
送線路の遠端を伝送線路の特性インピーダンスで終端す
るようにするために、出力段は第1及び第2トランジス
タの他に抵抗3と抵抗4とを有しており、これらの抵抗
が終端インピーダンスを伝送線路の特性インピーダンス
にほぼ等しくするのに用いられている。出力段をこのよ
うな構成にすると、PチャネルMOSトランジスタ13
とNチャネルMOSトランジスタ16のオン状態のイン
ピーダンスを小さく選んで、主として抵抗3及び4によ
り終端インピーダンスを設定することができるため、電
流と電圧に関して直線性の優れた高性能終端が可能とな
る。また、PチャネルMOSトランジスタ13の特性パ
ラメータ及び抵抗3の値の設定とNチャネルMOSトラ
ンジスタ16の特性パラメータ及び抵抗4の値の設定と
を独立に行うことができるため、回路設計の自由度は大
きくなる。
【0027】出力段は、そのような1対の抵抗を第1ト
ランジスタと第2トランジスタとの間に設ける代わり
に、第1トランジスタと第2トランジスタとの接続点と
出力ノードとの間に抵抗を設けて構成することもでき
る。この場合も、第1トランジスタのオン状態のインピ
ーダンスとその抵抗との和が伝送線路の特性インピーダ
ンスにほぼ等しくなるように選択され、そして、第2ト
ランジスタのオン状態のインピーダンスとその抵抗との
和が伝送線路の特性インピーダンスにほぼ等しくなるよ
うに選択される。このように、抵抗の値は、第1トラン
ジスタ及び第2トランジスタの両方のオン状態のインピ
ーダンスを考慮して設定されるので、先に示した場合に
比べて、回路設計の自由度は小さくなるが、抵抗が1個
で済むため、回路構成は簡単になる。また、このような
回路構成の出力段でもやはり、主として抵抗でもって終
端インピーダンスを設定することができるため、電流と
電圧に関して直線性の優れた高性能終端が可能となる。
【0028】さて、図2及び図3を参照して図1に示さ
れた終端回路の動作を説明する。
【0029】図2は、図1に示された終端回路で伝送線
路を終端した場合を示している。終端回路及びその構成
素子については図1と同じものには同じ参照番号が用い
られている。伝送線路24は、入力端側の端子22が抵
抗25を介して信号源20に接続され、遠端側の端子2
3が終端回路10の入力端子18に接続されている。抵
抗25は伝送線路24の特性インピーダンスにほぼ等し
くなるように選択される。
【0030】図3は、入力の最大電圧及び電源電圧Vdd
を5Vとして、終端回路10を構成している2個のイン
バータ1及び2の入出力特性を示している。特性曲線3
1がインバータ1の入出力特性を表し、特性曲線32が
インバータ2の入出力特性を表している。特性曲線32
より、インバータ2は、入力電圧が0Vから2.5Vに
変化したときに出力電圧が5Vから0.3Vになるの
で、NチャネルMOSトランジスタ16を確実にオフに
できる。また、インバータ2は、入力電圧が5Vから
2.5Vに変化したときに出力電圧が0Vから0.3V
位にしかならないので、NチャネルMOSトランジスタ
16を決してオンにはしない。
【0031】図2を参照するに、初期条件として端子2
1、22及び23の電位を0Vとすると、PチャネルM
OSトランジスタ11及び14はオンであり、Nチャネ
ルMOSトランジスタ12及び15はオフである。従っ
て、PチャネルMOSトランジスタ13及びNチャネル
MOSトランジスタ16のゲートの電位は、電源電圧V
ddを5Vとして説明しているので、電源電圧Vddの5V
となり、PチャネルMOSトランジスタ13はオフであ
り、NチャネルMOSトランジスタ16はオンである。
【0032】この場合、抵抗4とNチャネルMOSトラ
ンジスタ16のオン抵抗の和が伝送線路24の特性イン
ピーダンスにほぼ等しい値に選ばれているので、伝送線
路24はその特性インピーダンスで終端される。このた
め、伝送線路24の遠端でのノイズによる反射波の発生
は防止される。そして、接地電位に接続されたNチャネ
ルMOSトランジスタ16がオンになっていて抵抗4の
一方は接地電位になっており、また、伝送線路24の端
子23の電位が0Vになっていて帰還線17により抵抗
4の他方も接地電位と同じ0Vになっているので、抵抗
4には電流は流れず、それ故に、伝送線路24の信号電
圧が0Vの定常状態での電力消費は零である。
【0033】次に、信号源20により端子21の電位を
0Vから5Vに変化させると、抵抗25が伝送線路24
の特性インピーダンスに等しい値に選ばれているので、
端子22の電位変化は0Vから2.5Vとなる。この電
位変化は伝送線路24を伝搬して端子23に現れる。そ
して、端子23は抵抗4とNチャネルMOSトランジス
タ16のオン抵抗により伝送線路24の特性インピーダ
ンスで終端されていて、伝送線路24の遠端での反射波
の発生は防止されているので、端子23の電位は2.5
Vに保持される。
【0034】この端子23における電位変化にインバー
タ2が応答する。即ち、図3に示されたインバータ2の
入出力特性の特性曲線32から明らかなように、入力電
圧が0Vから2.5Vに変化すると、その出力電圧は5
Vからほぼ0Vに変化する。インバータ2の出力電圧が
ほぼ0Vになるので、NチャネルMOSトランジスタ1
6はオフにされる。NチャネルMOSトランジスタ16
がオフにされると、NチャネルMOSトランジスタ16
を通って接地電位へ流れる電流は遮断されるので、抵抗
4中を流れている電流は、向きを変えて伝送線路24の
端子22の方向に伝搬するようになる。このことは、N
チャネルMOSトランジスタ16を流れる電流の遮断に
伴って、伝送線路24の端子23に0Vから2.5Vに
電位変化する反射波が発生するのと同等である。その端
子23の電位は、反射波が重畳される結果として5Vと
なる。また、この反射波は、伝送線路24の入力端側に
設けられている伝送線路24の特性インピーダンスに等
しい抵抗25により終端されて、伝送線路24の端子2
2で再び反射されることはない。
【0035】さらに、伝送線路24の端子23の電位が
5Vになると、図3から明らかなように、インバータ1
の出力電圧は5V付近から0Vにまで変化して、Pチャ
ネルMOSトランジスタ13はオフからオンになる。P
チャネルMOSトランジスタ13がオンになると、抵抗
3とPチャネルMOSトランジスタ13のオン抵抗の和
が伝送線路24の特性インピーダンスにほぼ等しい値に
選ばれているので、伝送線路24はその特性インピーダ
ンスで終端される。従って、後で詳しく述べるが、伝送
線路24にノイズ(通常+1.5V以下)が誘起される
場合には、その特性インピーダンスで終端されているた
め、ノイズによる反射波の発生は防止される。そして、
電源電圧Vddの5Vに接続されたPチャネルMOSトラ
ンジスタ13がオンになっていて抵抗3の一方は5Vに
なっており、また、伝送線路24の端子23の電位が5
Vになっていて帰還線17により抵抗3の他方も5Vに
なっているので、抵抗3には電流は流れず、それ故に、
伝送線路24の信号電圧が5Vの定常状態での電力消費
は零である。
【0036】以上の説明より、伝送線路24に0Vから
5Vに変化する信号が入力される場合には、Nチャネル
MOSトランジスタ16がオンになっていることにより
伝送線路24の端子23がその特性インピーダンスで終
端されている状態で、伝送線路24の端子23の電位が
0Vから5Vの半分の2.5Vになるにもかかわらずイ
ンバータ2の入出力特性によりNチャネルMOSトラン
ジスタ16がオフにされて、NチャネルMOSトランジ
スタ16を通る電流は遮断されるので、伝送線路24の
端子23には2.5V電圧が増加する反射波が発生す
る。この反射波により伝送線路24の端子23の電位が
5Vに変化してPチャネルMOSトランジスタ13がオ
ンになることにより、伝送線路24の端子23がその特
性インピーダンスで再び終端されるのである。
【0037】このように、本発明による終端回路10
は、信号波が遠端に到着した時にのみ反射波の発生を許
容して伝送線路24の遠端である端子23の電圧レベル
を倍変化するように構成されている。即ち、終端回路1
0は、信号波の+2.5V程度の電位変化に応答して動
作し、+2.5V程度の反射波の発生を許容する。しか
しながら、+2.5Vよりも小さい通常+1.5V以下
の電位変化であるノイズに対しては、図3に示されたイ
ンバータ1及び2の入出力特性の特性曲線31及び32
から明らかなように、入力電圧が0Vから1.5Vに変
化しても、それらの出力電圧は5V付近のままでほとん
ど変わらないので、インバータ1によりPチャネルMO
Sトランジスタ13はオフにされたままであり、また、
インバータ2によりNチャネルMOSトランジスタ16
はオンにされたままでオフにされることはなく、それ故
に、終端回路10が動作することはない。そのようなノ
イズは、終端回路10により伝送線路24の特性インピ
ーダンスにほぼ等しいインピーダンスで終端されて抑制
される。
【0038】結局、信号波及びノイズのいずれに対して
も、出力段のPチャネルMOSトランジスタ13及びN
チャネルMOSトランジスタ16が同時にオンになるこ
とはないので、ノイズの低減ばかりでなく電力消費をも
大幅に低減することができる。
【0039】次に、信号源20により端子21の電位を
5Vから0Vに変化させると、伝送線路24の端子22
の電位は5Vから2.5Vに変化する、即ち、端子22
では振幅2.5Vの負の電位変化が生じる。この電位変
化が伝送線路24を伝搬し、伝送線路24の端子23に
現れると、図3に示されたインバータ1の入出力特性の
特性曲線31から明らかなように、インバータ1の出力
電圧は0Vから5V付近まで変化して、PチャネルMO
Sトランジスタ13がオンからオフにされ、Pチャネル
MOSトランジスタ13を通る電流は遮断される。
【0040】PチャネルMOSトランジスタ13を通る
電流が遮断される結果として、伝送線路24の端子23
に振幅2.5Vの負の電位変化に等しい反射波が発生す
る。この反射波が伝送線路24を伝搬して端子23に現
れる電位変化に重畳し、伝送線路24の端子23の電位
は零になる。また、前述したように、この反射波は伝送
線路24の端子22の方に伝搬して伝送線路24の特性
インピーダンスに等しい抵抗25により終端されるの
で、この反射波がその端子22で再び反射されることは
ない。
【0041】さらに、伝送線路24の端子23の電位が
0Vになると、図3から明らかなように、インバータ2
の出力電圧は0V付近から5Vにまで変化して、Nチャ
ネルMOSトランジスタ16はオフからオンになる。N
チャネルMOSトランジスタ16がオンになると、抵抗
4とNチャネルMOSトランジスタ16のオン抵抗の和
が伝送線路24の特性インピーダンスにほぼ等しい値に
選ばれているので、伝送線路24の遠端はその特性イン
ピーダンスで終端される。従って、後で詳しく述べる
が、伝送線路24にノイズ(通常−1.5V以下)が誘
起される場合には、その特性インピーダンスで終端され
ているため、ノイズによる反射波の発生は防止される。
そして、接地電位の0Vに接続されたNチャネルMOS
トランジスタ16がオンになっていて抵抗4の一方は0
Vになっており、また、伝送線路24の端子23の電位
が0Vになっていて帰還線17により抵抗4の他方も0
Vになっているので、抵抗4には電流は流れず、それ故
に、伝送線路24の信号電圧が0Vの定常状態での電力
消費は零である。
【0042】以上の説明より、伝送線路24に5Vから
0Vに変化する信号が入力される場合には、Pチャネル
MOSトランジスタ13がオンになっていることにより
伝送線路24の端子23がその特性インピーダンスで終
端されている状態で、伝送線路24の端子23の電位が
5Vから5Vの半分の2.5Vになってもインバータ1
の入出力特性によりPチャネルMOSトランジスタ13
がオフにされて、PチャネルMOSトランジスタ13を
通る電流は遮断されるので、伝送線路24の端子23に
は2.5V電圧が減少する反射波が発生する。この反射
波により伝送線路24の端子23の電位が0Vに変化し
てNチャネルMOSトランジスタ16がオンになること
により、伝送線路24の端子23がその特性インピーダ
ンスで再び終端されるのである。
【0043】このように、信号波の電位が降下する場合
にもやはり、本発明による終端回路10は、信号波が遠
端に到着した時にのみ反射波の発生を許容して伝送線路
24の遠端である端子23の電圧レベルを倍変化するよ
うに構成されている。即ち、終端回路10は、信号波の
−2.5V程度の電位変化に応答して動作し、−2.5
V程度の反射波の発生を許容する。しかしながら、−
2.5Vよりも小さい通常−1.5V以下の電位変化で
あるノイズに対しては、図3に示されたインバータ1及
び2の入出力特性の特性曲線31及び32から明らかな
ように、入力電圧が5Vから3.5Vに変化しても、そ
れらの出力電圧は0V付近のままでほとんど変わらない
ので、インバータ1によりPチャネルMOSトランジス
タ13はオンにされたままでオフにされることはなく、
また、インバータ2によりNチャネルMOSトランジス
タ16はオフにされたままであり、それ故に、終端回路
10が動作することはない。そのようなノイズは、終端
回路10により伝送線路24の特性インピーダンスにほ
ぼ等しいインピーダンスで終端されて抑制される。
【0044】そして、この場合にもやはり、信号波及び
ノイズのいずれに対しても、出力段のPチャネルMOS
トランジスタ13及びNチャネルMOSトランジスタ1
6が同時にオンになることはないので、ノイズの低減ば
かりでなく電力消費をも大幅に低減することができる。
【0045】認識されるように、本発明による終端回路
は、従来の終端回路にみられた伝送線路の入力端及び遠
端の両端での信号波の反射を抑えて理想的な信号伝送を
行う場合に動作が不安定になるという問題を見事に解決
している。本発明による終端回路を伝送線路に適用する
と、伝送線路の入力端の電位変化が伝送線路を伝搬して
遠端に現れると共に、遠端で実質的に同位相の反射波が
発生してそれらが重畳するので、波形歪を伴うことはな
い。
【0046】これまでの説明では、本発明による終端回
路としてCMOSトランジスタを用いた回路が述べられ
たが、本発明はCMOSトランジスタを用いた回路に限
定されるものではなく、バイポーラトランジスタを用い
て本発明による終端回路を構成することもできる。
【0047】例えば、バイポーラトランジスタを用いた
終端回路の1例を図4に示す。図4に示された終端回路
では、2個のCMOSインバータ1及び2はそのまま使
用されているが、出力段にPチャネルMOSトランジス
タ13及びNチャネルMOSトランジスタ16に代わっ
てそれぞれPNPバイポーラトランジスタ42及びNP
Nバイポーラトランジスタ46が使用されている。抵抗
43及び44は、入力端子48に接続される伝送線路が
帰還線47を介してその特性インピーダンスで終端され
るように選択されている。
【0048】さらに、バイポーラトランジスタを用いた
終端回路の他の例を図5に示す。図5に示された終端回
路では、全てバイポーラトランジスタが用いられてい
る。この終端回路の動作について説明する。初期条件と
して伝送線路の遠端に接続される入力端子58の電位が
0Vであるとすると、PNPバイポーラトランジスタ5
2及びNPNバイポーラトランジスタ54はそれぞれオ
フ及びオンである。
【0049】この場合、抵抗56とNPNバイポーラト
ランジスタ54のオン抵抗の和が伝送線路の特性インピ
ーダンスにほぼ等しい値に選ばれているので、伝送線路
はその特性インピーダンスで終端されている。このた
め、伝送線路の遠端でのノイズによる反射波の発生は防
止される。そして、接地電位に接続されたNPNバイポ
ーラトランジスタ54がオンになっていて抵抗56の一
方は接地電位になっており、また、伝送線路の遠端に接
続される入力端子58の電位が0Vになっていて帰還線
57により抵抗56の他方も接地電位と同じ0Vになっ
ているので、抵抗54には電流は流れず、それ故に、伝
送線路の信号電圧が0Vの定常状態での電力消費は零で
ある。
【0050】次に、伝送線路の遠端に接続される入力端
子58の電位が0Vから2.5Vに変化すると、ダイオ
ード72はオンからオフに変化し、PNPバイポーラト
ランジスタ53及びNPNバイポーラトランジスタ54
がオンからオフに変化する。NPNバイポーラトランジ
スタ54がオフになると、帰還線57を介しての反射波
により入力端子58の電位は2.5Vから5Vに変化す
る。この変化に伴って、NPNバイポーラトランジスタ
51がオフからオンに変化する。その結果として、PN
Pバイポーラトランジスタ52がオフからオンに変化す
る。
【0051】この場合、抵抗55とPNPバイポーラト
ランジスタ52のオン抵抗の和が伝送線路の特性インピ
ーダンスにほぼ等しい値に選ばれているので、伝送線路
はその特性インピーダンスで終端されている。このた
め、やはり伝送線路の遠端でのノイズによる反射波の発
生は防止される。そして、5Vの第1電位V1に接続さ
れたPNPバイポーラトランジスタ52がオンになって
いて抵抗55の一方は5Vになっており、また、伝送線
路の遠端に接続される入力端子58の電位が5Vになっ
ていて帰還線57により抵抗55の他方も5Vになって
いるので、抵抗55には電流は流れず、それ故に、伝送
線路の信号電圧が5Vの定常状態での電力消費は零であ
る。
【0052】さて、図5に示された終端回路に使用され
ている素子のそれぞれの役割について述べる。第1電位
V1を5Vそして第2電位V2を3Vとすると、ダイオ
ード71は入力端子58の電位が約3V以上の場合にN
PNバイポーラトランジスタ51のベースに過剰電流が
流れないように挿入され、一方、抵抗81はNPNバイ
ポーラトランジスタ51をオンにするためのベース電流
を供給するために設けられている。抵抗83はPNPバ
イポーラトランジスタ52のベースに過剰電流が流れな
いように挿入され、そして、抵抗82はPNPバイポー
ラトランジスタ52がオンからオフに切り替わるのを助
けるために設けられている。
【0053】さらに、ダイオード72は入力端子58の
電位が約2.5V以上の場合に抵抗85を介して3Vの
第2電位V2に流れる電流を阻止するために挿入されて
いる。抵抗85はPNPバイポーラトランジスタ53の
ベースに過剰電流が流れないように挿入され、抵抗84
はPNPバイポーラトランジスタ53がオンからオフに
切り替わるのを助けるために設けられている。同様に、
抵抗86はNPNバイポーラトランジスタ54がオンか
らオフに切り替わるのを助けるために設けられている。
【0054】ところで、図5に示された終端回路におい
ても、NPNバイポーラトランジスタ51及びPNPバ
イポーラトランジスタ53のオン状態での電流は小さい
値に選ぶことができるので、終端回路に要する電力を低
減することが可能である。
【発明の効果】
【0055】本発明により、伝送線路の遠端でのノイズ
による反射波の発生を防止して終端インピーダンス中の
消費電力を低減することができるばがでなく、入力信号
の電圧変化の半分位の電圧変化に対して安定に動作する
ことができる動作マージンの大きな終端回路が得られ
る。
【図面の簡単な説明】
【図1】本発明の1実施例による終端回路を示す図であ
る。
【図2】図1に示された終端回路で伝送線路を終端した
場合を示す図である。
【図3】図1に示された終端回路を構成している2個の
インバータの入出力特性を示す図である。
【図4】本発明の1実施例によるバイポーラトランジス
タを用いた終端回路を示す図である。
【図5】本発明の1実施例によるバイポーラトランジス
タを用いた他の終端回路を示す図である。
【図6】従来の終端回路を示す図である。
【図7】図6に示された従来の終端回路を構成している
入力段インバータの入出力特性を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森川 龍男 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】出力ノードが伝送線路の遠端に接続され、
    第1電位に接続された第1トランジスタと第2電位に接
    続された第2トランジスタとを有し、前記伝送線路の遠
    端を前記伝送線路の特性インピーダンスに実質的に等し
    いインピーダンスで終端する出力段と、 前記伝送線路の遠端と前記第1トランジスタの制御電極
    との間に接続され、前記伝送線路の遠端における信号に
    応答して前記第1トランジスタを駆動する第1インバー
    タと、 前記伝送線路の遠端と前記第2トランジスタの制御電極
    との間に接続され、前記伝送線路の遠端における信号に
    応答して前記第2トランジスタを駆動し、前記第1イン
    バータの入出力特性とは異なる入出力特性を有する第2
    インバータと、 を備える終端回路。
  2. 【請求項2】前記第2電位は前記第1電位よりも低く、
    前記第2インバータは、入力電圧が上昇するに従って前
    記第1インバータが前記第1トランジスタをオンにする
    よりも早く前記第2トランジスタをオフにする出力電圧
    を出力するような入出力特性を有する請求項1の終端回
    路。
  3. 【請求項3】前記出力段は、前記第1トランジスタと前
    記第2トランジスタとの接続点と前記出力ノードとの間
    に接続された抵抗を有し、導通時の前記第1トランジス
    タ及び前記抵抗の全インピーダンスと導通時の前記第2
    トランジスタ及び前記抵抗の全インピーダンスとが前記
    伝送線路の特性インピーダンスに実質的に等しい請求項
    1の終端回路。
  4. 【請求項4】前記出力段は、前記第1トランジスタと前
    記出力ノードとの間に接続された一方の抵抗と、前記第
    2トランジスタと前記出力ノードとの間に接続された他
    方の抵抗とを有し、導通時の前記第1トランジスタ及び
    前記一方の抵抗の全インピーダンスと導通時の前記第2
    トランジスタ及び前記他方の抵抗の全インピーダンスと
    が前記伝送線路の特性インピーダンスに実質的に等しい
    請求項1の終端回路。
  5. 【請求項5】前記第1インバータ及び前記第2インバー
    タは、夫々、前記第1電位と前記第2電位との間に直列
    接続されたPチャネルMOSトランジスタ及びNチャネ
    ルMOSトランジスタで構成されている請求項1又は請
    求項2の終端回路。
  6. 【請求項6】前記第1インバータは、前記第1電位に接
    続された第1抵抗と、当該第1抵抗に接続された第2抵
    抗と、コレクタが当該第2抵抗にそしてエミッタが第3
    電位に接続されたNPNバイポーラトランジスタと、当
    該NPNバイポーラトランジスタのベースと前記第1電
    位との間に接続された第3抵抗と、前記NPNバイポー
    ラトランジスタのベースと前記伝送線路の遠端との間に
    接続された第1ダイオードとから成り、 前記第2インバータは、前記第2電位に接続された第4
    抵抗と、エミッタが前記第3電位にそしてコレクタが前
    記第4抵抗に接続されたPNPバイポーラトランジスタ
    と、当該PNPバイポーラトランジスタのベースと前記
    第3電位との間に接続された第5抵抗と、前記PNPバ
    イポーラトランジスタのベースに接続された第6抵抗
    と、当該第6抵抗と前記伝送線路の遠端との間に接続さ
    れた第2ダイオードとから成る、請求項1又は請求項2
    の終端回路。
  7. 【請求項7】前記第1電位は電源電圧であって前記第1
    トランジスタはPチャネルMOSトランジスタであり、
    前記第2電位は接地電位であって前記第2トランジスタ
    はNチャネルMOSトランジスタである請求項3又は請
    求項4の終端回路。
  8. 【請求項8】前記第1電位は電源電圧であって前記第1
    トランジスタはPNPバイポーラトランジスタであり、
    前記第2電位は接地電位であって前記第2トランジスタ
    はNPNバイポーラトランジスタである請求項3又は請
    求項4の終端回路。
JP4016246A 1992-01-31 1992-01-31 終端回路 Expired - Lifetime JPH073958B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4016246A JPH073958B2 (ja) 1992-01-31 1992-01-31 終端回路
US07/916,920 US5329190A (en) 1992-01-31 1992-07-20 Termination circuit
EP19930300691 EP0554121A3 (en) 1992-01-31 1993-01-29 Line termination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4016246A JPH073958B2 (ja) 1992-01-31 1992-01-31 終端回路

Publications (2)

Publication Number Publication Date
JPH05276070A true JPH05276070A (ja) 1993-10-22
JPH073958B2 JPH073958B2 (ja) 1995-01-18

Family

ID=11911201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4016246A Expired - Lifetime JPH073958B2 (ja) 1992-01-31 1992-01-31 終端回路

Country Status (3)

Country Link
US (1) US5329190A (ja)
EP (1) EP0554121A3 (ja)
JP (1) JPH073958B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3048067A1 (de) * 1980-12-19 1982-07-15 Kuka Schweissanlagen + Roboter Gmbh, 8900 Augsburg Getriebeanordnung fuer einen mit dem ausleger eines manipulators verbundenen gelenkkopf
WO2023135922A1 (ja) * 2022-01-11 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 終端回路および半導体回路

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634014A (en) * 1993-06-18 1997-05-27 Digital Equipment Corporation Semiconductor process, power supply voltage and temperature compensated integrated system bus termination
FR2709217B1 (fr) * 1993-08-19 1995-09-15 Bull Sa Procédé et dispositif d'adaptation d'impédance pour un émetteur et/ou récepteur, circuit intégré et système de transmission les mettant en Óoeuvre.
SE9400657D0 (sv) * 1994-02-25 1994-02-25 Ellemtel Utvecklings Ab En, en kontrollspänning alstrande, krets
JP3400853B2 (ja) * 1994-04-27 2003-04-28 三菱電機株式会社 半導体装置
US5491436A (en) * 1994-07-29 1996-02-13 International Business Machines Corp. Compensated CMOS driver circuit with reduced DC losses
DE69528356D1 (de) * 1995-05-30 2002-10-31 St Microelectronics Srl Fernsprechschnittstellenschaltung mit einer Abschlussimpedanz während der Pause zwischen den Rufsignalen
JP3192937B2 (ja) * 1995-08-31 2001-07-30 株式会社東芝 バスホールド回路
US5726583A (en) * 1996-07-19 1998-03-10 Kaplinsky; Cecil H. Programmable dynamic line-termination circuit
US5760601A (en) * 1996-08-26 1998-06-02 International Business Machines Corporation Transmission line driver circuit for matching transmission line characteristic impedance
US5815107A (en) * 1996-12-19 1998-09-29 International Business Machines Corporation Current source referenced high speed analog to digitial converter
US5923276A (en) * 1996-12-19 1999-07-13 International Business Machines Corporation Current source based multilevel bus driver and converter
US6275088B1 (en) * 1997-09-30 2001-08-14 Intel Corporation Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line
US6054881A (en) * 1998-01-09 2000-04-25 Advanced Micro Devices, Inc. Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto
US6127840A (en) * 1998-03-17 2000-10-03 International Business Machines Corporation Dynamic line termination clamping circuit
US20030017138A1 (en) * 1998-07-08 2003-01-23 Menzo Havenga Chimeric adenoviruses
US6316969B1 (en) * 1999-02-26 2001-11-13 Micron Technology, Inc. Differential receivers in a CMOS process
JP4119062B2 (ja) * 1999-10-25 2008-07-16 日本テキサス・インスツルメンツ株式会社 終端回路
US6320427B1 (en) * 2000-10-11 2001-11-20 Winbond Electronics Corp. High-speed, low-power continuous-time CMOS current comparator
TW536066U (en) 2001-03-13 2003-06-01 Realtek Semiconductor Corp Impedance matching circuit
US6351138B1 (en) * 2001-03-22 2002-02-26 Pericom Semiconductor Corp. Zero-DC-power active termination with CMOS overshoot and undershoot clamps
US6541998B2 (en) * 2001-04-17 2003-04-01 Cypress Semiconductor Corp. Active termination circuit with an enable/disable
US7102200B2 (en) * 2001-09-04 2006-09-05 Intel Corporation On-die termination resistor with analog compensation
US6686763B1 (en) 2002-05-16 2004-02-03 Pericam Semiconductor Corp. Near-zero propagation-delay active-terminator using transmission gate
KR100486301B1 (ko) * 2003-01-27 2005-04-29 삼성전자주식회사 전력 소비를 감소시키는 종단 회로.
US6970011B2 (en) * 2003-11-28 2005-11-29 Hewlett-Packard Development Company, L.P. Partial termination voltage current shunting
US7161379B2 (en) 2004-04-14 2007-01-09 Hewlett-Packard Development Company, L.P. Shunted current reduction
US8064175B2 (en) * 2005-09-15 2011-11-22 Rambus Inc. Power supply shunt
KR100881195B1 (ko) * 2007-05-22 2009-02-05 삼성전자주식회사 고주파 성능을 개선한 odt 회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112262A (en) * 1977-07-26 1978-09-05 Bell Telephone Laboratories, Incorporated Telephone station repeater
JPH02196528A (ja) * 1989-01-26 1990-08-03 Fujitsu Ltd 終端回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3048067A1 (de) * 1980-12-19 1982-07-15 Kuka Schweissanlagen + Roboter Gmbh, 8900 Augsburg Getriebeanordnung fuer einen mit dem ausleger eines manipulators verbundenen gelenkkopf
WO2023135922A1 (ja) * 2022-01-11 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 終端回路および半導体回路

Also Published As

Publication number Publication date
EP0554121A3 (en) 1994-07-27
JPH073958B2 (ja) 1995-01-18
EP0554121A2 (en) 1993-08-04
US5329190A (en) 1994-07-12

Similar Documents

Publication Publication Date Title
JPH05276070A (ja) 終端回路
EP1318601B1 (en) Voltage mode differential driver and method
US5635861A (en) Off chip driver circuit
US5410267A (en) 3.3 V to 5 V supply interface buffer
JPS63193720A (ja) 論理回路
JPH06244711A (ja) Ecl回路を駆動する低電圧スイング出力mos回路
KR100232661B1 (ko) 아날로그 스위치회로
US20090289668A1 (en) Output driver circuit for an integrated circuit
JPH02892B2 (ja)
JPH0666678B2 (ja) Ecl回路
JP3499157B2 (ja) クランプ回路及びそれを用いたインターフェース回路
JP3530582B2 (ja) シングルエンド入力論理ゲートを有する集積論理回路
JP3159247B2 (ja) 入力回路
JPH0482319A (ja) 論理回路
US4868904A (en) Complementary noise-immune logic
WO2003055073A1 (en) Cmos ecl output buffer
JPS61174814A (ja) Ecl出力回路
JP2666435B2 (ja) 温度補償レベルシフト回路
JP2853280B2 (ja) 出力回路
JPS58103230A (ja) スイツチング回路
JP2998334B2 (ja) Ecl型半導体集積回路装置
JP2760732B2 (ja) Ecl出力バッファ回路
JP2998329B2 (ja) 半導体集積回路
JP3237686B2 (ja) 電流切り替え型論理回路
JPH10322190A (ja) 論理インターフェース回路