JPS58123745A - ハイブリツドｉｃ - Google Patents

ハイブリツドｉｃ

Info

Publication number
JPS58123745A
JPS58123745A JP57005711A JP571182A JPS58123745A JP S58123745 A JPS58123745 A JP S58123745A JP 57005711 A JP57005711 A JP 57005711A JP 571182 A JP571182 A JP 571182A JP S58123745 A JPS58123745 A JP S58123745A
Authority
JP
Japan
Prior art keywords
substrate
powder
terminals
coating
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57005711A
Other languages
English (en)
Inventor
Toshio Tsuji
敏夫 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57005711A priority Critical patent/JPS58123745A/ja
Publication of JPS58123745A publication Critical patent/JPS58123745A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　　発明の技術分野 本発明はハイブリッドＩＣ，４１に粉体による樹脂コー
ティングを行なうハイブリッドＩＣＥ関するもＯ″′ｅ
ある０ （２）技術の背景 ハイブリッドＩＣはセラ電ツク等の基板上にトランジス
タや毫ノリシックＩＣのチップを搭載し、且つ基板上に
蒸着やスパッタリング、スクリーン印刷等により抵抗ヤ
コンデｙすや配線層を形成し九ＩＣ（集積回路）である
Ｏ ハイブリッドＩＣはでノリシックＩＣＫ比咬して、簡単
に種々の回路が形成でき、比較的小量多品種のＩＣの用
途に適合している・ （萄　従来技術と問題点 従来ハイブリッドＩＣの外装法として第１図に示すよう
なシングルインツインパッケージ（ＳＩＰ）と第２ＷＪ
に示すようなデ晶アルインツインパッケージ（Ｄ　Ｉ　
Ｐ）の二種類が主として使用されている。ｔ！ｉ！に於
いて、ｌは基板、２は回路素子、３は外部リード端子、
４は外義樹脂であゐ◎第１図０８ＩＰではプｖｙト板に
実装した場合、第１図−）に示すように高さが高くなる
という欠点を有してお〕、第１ＩＥＩ（６）に示すよう
に外部リード端子を折り曲げて実値する方法も行なわれ
ているが、この場合、図のｔだけ実値上余分なスペース
を必要とし、実値！１ｍ！の点から問題があり九◎一方
８２図に示すＤＩＰの場合、モジ晶−ル高さは低くでき
るが、基板の両側に外部リード端子が配列しているため
ＳＩＰで行なっている粉体による樹脂；−ティングを行
なうことができず、型を作）樹脂の注入成皺を行なわな
ければなうなかつ’ｋ。
第３図は粉体による樹脂コーティングの方法を図示した
もので、容ａ５中Ｋ例えばエポキシ樹脂の粉体４′が入
れられ、容！５の下から窒素ガスを入れて粉体４′をパ
フリングして４１のように舞い上らせ、そこにリード３
で支持しながら基板ｌを挿入する。基板には例えば１５
０℃程度加熱しておくと、粉末のエポキシ樹脂は基板に
付着すると同時に＃融し、基板ｌに樹脂コーティング４
ｔ−行なうことができる０なおこのように粉末を舞ｉ上
らせた状態で行なうことによ〕基板に均−Ｋｌｔ脂コー
ティングを行なうことができる。
このような粉末コーティング法は基板の大きさ形状が変
わっても自由に行なうことができ、前述のように小量多
種製品が要求されるハイブリッドＩＣの外装法としては
最適な方法と考えられている。しかしながらＤＩＰの場
合、両側に外部端子が並んでおシ、シかもその端子の間
隔が非常に狭いため粉体コーティング法を行なうと、こ
の両側に並んだ外部端子にさえぎられて粉体が基板の片
面に十分付着せず、均一なコーティングを行なうことが
できない◎ 従って実装密度を考えた場合、ＳＩＰよ）すぐれている
ＤＩＰも大量に生産される規格品を除いてはハイブリッ
ドＩＣではＴｏｔｂ採用されず、ハイブリッドＩＣの外
装法としては現在ＳＩＰが主流となりている。
（４）発明の目的 これに対し本発明はＤＩＰと同様の実装密度を可能とし
、且つ粉体樹脂コーティングを可能としたハイブリッド
ＩＣの外部端子配列構造を提案する−のである〇 （団　発明の構成 すなわち本発明のハイブリッドＩＣは基板のほぼ中央部
に一列に外部リード端子を有し粉体による樹脂コーティ
ングが行なわれていることを４Ｉ倣とする◎ （＠　発明の実ｓｉｎ　　　　’ 第４図に本発明のｆｓ施例を示す。第４図（ａ）は断面
図、第４図（ｂ）は基板部分の上面図であって、基［１
０中央に外部リード端子４を一列に配列する。
２は各種回路素子を示している◎基板１への外部リード
端子３の取付は方法ａＤＩＰの場合と同様に行なうこと
ができ、基板１に孔をあけ、リン青−等で作られたリー
ドフレームのリード部分管挿入し、半円環で固着する。
各リードのフレーム部分は粉体コーティングの際の砲手
として利用し、コーティング終了後切断する◎ （７）発明の効果 以上述べ九ように本発明によれば外部リード端子が一列
に配列されているために、粉体コーティングな行なって
も基板の両面に樹脂を均一に付着させることができ、又
ＤＩＰと同様な外部リードの取出し構造となっているた
め、実装の際、低く取付けることができ、高密度実装が
可−となる０なお基板表面の中央に外部リードが並ぶた
め、回路素子が二１ｔｌｌＫｌｌＩ成することになるが
、回路設計によりこのような構成は十分可能であり、特
に問題とはならない。
【図面の簡単な説明】
第ｉｌｌ及び謳２図は従来のハイブリッドＩＣの構造、
第３図は本発明のハイブリッドＩＣの！Ｉｉ！造に使用
される粉体による樹脂コーティング法の説明図、第４図
は本発明の実施例を示し、葎）は断面図、（ｂ）線上面
図である。 図において、ｌは基板、２は回路素子、３は外部リード
端子、４は外装樹脂、５は樹脂コーティングに使用する
容器である。 第１図 （α）（ｂ） 第２図 期３図 第　４　図 （Ｌ） ク ク （ｂ）

Claims (1)

    【特許請求の範囲】
  1. 基板のほぼ中央部に一列に外部リード端子を有し、粉体
    くよる樹脂；−ティングが行なわれていることｔ特徴と
    するノーイブリッドＩＣ。
JP57005711A 1982-01-18 1982-01-18 ハイブリツドｉｃ Pending JPS58123745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57005711A JPS58123745A (ja) 1982-01-18 1982-01-18 ハイブリツドｉｃ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57005711A JPS58123745A (ja) 1982-01-18 1982-01-18 ハイブリツドｉｃ

Publications (1)

Publication Number Publication Date
JPS58123745A true JPS58123745A (ja) 1983-07-23

Family

ID=11618699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57005711A Pending JPS58123745A (ja) 1982-01-18 1982-01-18 ハイブリツドｉｃ

Country Status (1)

Country Link
JP (1) JPS58123745A (ja)

Similar Documents

Publication Publication Date Title
US5120577A (en) Method of performing metal coating on metallized surfaces of electronic component chips with an electronic component chip holder
JPS5921047A (ja) リ−ドレスチツプキヤリア
CN106206331B (zh) 堆叠封装装置及其制造方法
US7506794B1 (en) High-temperature alloy standoffs for injection molding of solder
JPH10135267A (ja) 実装基板の構造及びその製造方法
JPH0936174A (ja) 半導体装置とその実装方法
JPS58123745A (ja) ハイブリツドｉｃ
JPH07335992A (ja) 配線基板と配線基板の製造方法
JPS58204547A (ja) Ｉｃの封止方法
US6281445B1 (en) Device and method for connecting two electronic components
JPS5958843A (ja) フリツプチツプ用バンプ製造方法
JP2523942B2 (ja) ベアチップの実装構造
JP3582286B2 (ja) 配線基板の製造方法
JPH0367337B2 (ja)
JPS5848947A (ja) 半導体装置の製法
JPH098423A (ja) 回路基板およびその製造方法
JPH1167838A (ja) バンプ付電子部品の製造方法
JP2000031324A (ja) 電子部品の構造
JPS5989438A (ja) 半導体装置
JP3104527B2 (ja) 電子部品および電子部品の製造方法
JPS60251636A (ja) 半導体装置
JPH04188656A (ja) 混成集積回路の封止構造
JPH05226391A (ja) Ｉｃチップの封止方法
JPH05109929A (ja) 半導体の封止方法
JPS6327029A (ja) 樹脂封止型半導体装置の製造方法