JPS58106619A - モノリシツク分圧器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背量 （１）発明の分野 本発明は電源に関するものである。もつと具体的にいえ
は、集積回路のための電源に関するものである。

（２）　　先行技術の説明 いろいろな集積回路があるが、これらはしばしｔｆ２つ
もしくはそれ以上の異なる電圧をもった電源を必要とす
る。例えば、デジタル−クォーツ集積回路時計のための
マルチプレックス液晶表示装ｆｉ　（ＬＣ！Ｄ　）はし
はしは２つの電源電ミ典型的には−１，５５ボルトと−
３，１０ボルト、を必要とする。小さい方の電圧は１．
５５ボルト酸化銀電池のような電池によって直接に供給
することができる。大きい方の電源電圧は、典型的には
、電池によって供給される電圧を２倍圧するコンデンサ
切替電圧倍圧器によってつくられる。

これらの倍圧器はしはしは比較的サイズの大きなコンデ
ンサを２個必要とする。このコンデンサの典型的な値は
０．０４７マイクロフアラドである。これらのコンデン
サの寸法は比較的大きいため罠、これらのコンデンサは
典型的にはセラミック・チップ・コンデンサトシてつく
られ、これらを集積回路チップの一部分とすることは一
般にはできない。したがって、これらのコンデンサはチ
ップとは別につくられ、そして集積回路チップと物理的
に接続される。このことはコストを増加させ、そして製
造工程な速結にするので、最終製品のコストを高くする
。さらに、チップと外部との間の接続は破損または切断
することがあり、したがって、製品の信頼性が低下する
。

さらに、外部コンデンサは表示装置を直接駆動するのに
よく用いられる。表示装置はコンデンサから電流を取出
すので、コンデンサを再充電する必要がある。その結果
、コンデンサを再充電するスイッチング回路は電流を消
費し、それにより、電池の寿命は短くなる。

本発明の概要 本発明の目的は、大きな外部コンデンサを用いないで、
１つの入力電源電圧から２つの異なる電圧を供給できる
、改良されたモノリシック集積回路電源をうろことであ
る。、、。

本発明の別の目的は、消費電流が小さくそして安定な出
力をもった分圧電源をうることである。

本発明のなお別の目的は、入力電源電圧の予め定められ
た分圧比分である電圧を供給しうる集積回路電源をうろ
ことである。

本発明により、比較的／Ｊ’％さな２つのコンデンすを
有する分圧回路かえられ、これらのコンデンサをモノリ
シック集積回路チップに集積することができる。この２
つのコンデンサは２つのモードの間で周期的に切替えら
れる。その第１モードでは、コンデンサは直列に接続さ
れ、そして電源の供給電圧はこの直列接続されたコンデ
ンサの両端に加えられる。第２モータでは、コンデンサ
は並列接続に切替えられる。コンデンサは、制御信号に
より、これらの２つのモードの間を繰返し切替えられる
。以下の詳細な説明で明らかになるように、各コンデン
サの両端の電圧は電源電圧の電圧レベルの半分に漸近的
に近づく。したがって、この分圧回路は、入力電源の供
給電圧を分圧する、すなわち、半分に分圧する。

このようにしてえられたコンデンサの両端の電圧は、大
きな入力インピーダンスをもった電圧制御器への基準電
圧入力として用いられる。電圧制御器は地動器バッファ
を有しており、このバッファは、入力電源の電圧の２分
の１の第２供給電圧を、表示装置のような出力負荷に供
給する。これらの部品は、切替えられるコンデンサと共
に、すべて１つのチップ上に集積することができ、それ
により、２つの供給電圧を必要とする装置の組立てを簡
単にする。さらに、本発明の分圧器は、消費電力が極め
て小さ−ことと、動作で安定であることとの特徴をさら
にもつ。

実施例の説明 本発明による分圧回路の好ましい実施例が第１図におい
て１０で全体的に示されてｉる。この分圧回路１０は半
分圧部１２を有して匹る。この半分圧部は、バス１４の
−３，０ボルト入力電圧を、出力１６に示された−１．
５ボルト出力電圧に分圧する。もちろん、特定の用途の
ために、特定の値をもった他の供給電圧をうろことも可
能である。

この分圧回路１０は、モノリシック集積回路の一部分と
して、例えば、デジタル軛時計回路の一部分として完全
に集積することができる。しだがつて、この分圧回路１
０は、時計集積回路の一部分として、２レベル多重化（
デュプレックス）液晶表示装置によって通常要求される
異なる２つの電圧（いまの場合、−６，０ボルトと−１
，５ボルト）を供給することができる。液晶表示装置（
ＬＯＤ　）は時計回路によってえられた時刻情報を表示
し、その表示形式はデジタル読取り形式であることが多
い・ 半分圧部１２は、第１コンデンサ１８と第２コンデンサ
２０を有している。これらのコンデンサは、第２Ａ図に
示されるように、−６，０ボルトの間に直列接続された
状態と、第２Ｂ図に示されるように、並列接続された状
態との間を、交互に切替えられる。コンデンｔ１８およ
び２０の充電の極性は、直列接続から並列接続に切替え
られる時、保持される。具体的にいえは、コンデンサ１
８の正極板は、並列モードにおいて、コンヂンす２０の
正極板に接続される。

コンデン７１８および２０が２つの異なるモードの間で
周期的に切替えられる時、コンヂンサ２０（そしてまた
コンデンサ１８）の両端の電圧は入力電圧の半分の値に
漸近的に近づく。コンデンサ１８および２００両端のこ
の電圧は、例示された実施例ではこの電圧は１．５ボル
トであるが、電圧制御器２２（ｍ１図〕の基準電圧とし
て用いらｉする。電圧制御器２２は差動増幅器２３とバ
ッファ駆動トランジスタ２４を有して匹る。この差動増
幅器２３は非常に大きな入力インピーダンスを有し、そ
してバッファ駆動トランジスタ２４は１６に−１，５ボ
ルトを供給する。以下の評細な説明からより明確になる
が、電圧制御すの高入力インピーダンスにより、コンデ
ンサ１８および２０を十分にｌトさくすることができ、
それでモノリシックチップ上に集積するこｈが拳実上司
能となる。

さらに、電圧制御器２２は負荷からコンデンサ１８およ
び２０をバッファする。このことＫより、例示された分
圧回路１０が消費する電力はさらに減少する。

コンデンサ１８および２０を直列接続子−ドと並列接続
モードとの間で切替えるための制御信号は、この半分圧
部１２に接続されたスイッチング信号部２６によって供
給される。スイッチング信号部２６は入力２８を有して
いる。この入力には５１２　Ｈｚデジタル入力信号が供
給され、この信号により、Ａ、Ｂおよびｉで示された制
御信号が個別に発生される。例示された実施例では、５
１２Ｈｚ入力信号は−１，５ボルト論理レベルにある。

この論理レベルは、スイッチング信号部により、より高
い−６，０ボルト論理レベルに移行する。また、このス
イッチング信号部２６は、スイッチング中に：Ｆンデン
サ１８および２ｏから不必要な電荷損失を防止するため
に、制御信号ム、ＢおよびＢの中Ｋ「ブレーク・ビフォ
ア・メーク」（ｂｒ＠ａｋ−ｂ＠ｆｏｒｅ−ｍａｋｅ　
）遅延信号を生ずる。このことは後でもつと詳細に説明
される。

−３，０ボルト入力電圧は、例えは、リチウム電池のよ
うな電池によって供給することができる。

このリチウム電池の典製的な供給電圧値は２．８〜３．
５ボルトである。したがって、−３，０ボルトパス１４
はリチウム電池（図示されていなりｈ）の負端子に接続
され、そしてアースバス、すなわち、ゼロポルトバス３
０がこの電池の正端子に接続される。

＝３．０ボルトの両ｍＫコンデンサ１８および２０を直
列接続するために、コンデンサ１８の正極板をアースバ
ス３０に接続するためのＰチャンネル・スイッチング電
界効果トランジスタ（ＦＩＴ）３２がそなえられる。コ
ンデンサ１８の負極板は、ｉ２Ｐチャンネル・スイッチ
ングトランジスタ３４によって、コンデンサ２０の正極
板に接続される。コンデンサ２００員極板は−６，０ポ
ルトバス１４に直接に接続される。スイッチング・トラ
ンジスタ３２および３４がオンになると、第２Ａ図に示
されているように、コンデンサ１８および２０は−３，
０ボルト入力電圧の間に実効的に直列接続される。スイ
ッチング信号部２６からの制御信号線路３６はスイッチ
ング・トランジスタ３２および３４のデートに制御信号
ムを供給する。制御信号ムが−゛６．０６．０ポル時、
この値は論理値低レベルに対応するが、その時、トラン
ジスタ３２および３４はオンになる。

第１コンデンサ１８の正極板はまた、第３Ｐチヤンネル
・スイッチング・トランジスタ３８により、コンデンサ
２０の正極板に接続される。コンデンサ１８の負極板は
、ＮチャンネルＰＥＴである第４スイツチング・トラン
ジスタ４０により、第２：１ンテンｔ２０の負極板忙接
続される。スイッチング・トランジスタ３２および３４
がオンである時、スイッチング・トランジスタ３８およ
び４０がオフになり、コンデン−Ｆ１８および２０が直
列に接続される。

スイッチング・トランジスタ３８および４０のための制
御信号は、それぞれ、ＢおよびＢで示されている。これ
らの信号は、スイッチング信号部２６から、それぞれ、
制御信号線路４２および４４に供給される。制御信号ム
が論理値低レベルである時（その時−間中スイッチング
トランジスタ３２および３４はオンになって−る）、制
御信号ＢおよびＢは、それぞれ、論理値高レベル（ゼ党
ポルト）および論理値低レベルである。制御信号Ａ、Ｂ
およびＢがこれらのそれぞれの論理状態な持続している
時間は、第６図に示されているように、時間間隔「１」
で表される。したがって、コンデン′Ｆ１８および２０
は、時間間隔「１」の間、直列接続状態にある。

コ／デン７１８および２０が直列接続状態にあるのが時
間間隔「２」であるが、この時間間隔「２」が始まるの
に先立って、制御信号Ａが論理値高レベルに上昇し、そ
れにより、スイッチングトランジスタ３２および３４が
オフになる。このために、コンデンサ１８の正極板がア
ースバス３０と非接続になる。そしてまた、コンデンサ
１８の負極板がコンデンサ２０の正極板と非接続になる
。このようにして、コンデンサ１８および２０はもはや
直列接続状態ではなくなる。

約５００ナノ秒ないし１マイクロ秒程度の短い遅延の後
、制御信号Ｂは論理値低レベルに降下し、そして制御信
号Ｂは論理値高レベルに上昇する。

この時間遅延は、Ｍ３図では誇張して示されてＡる。制
御信号Ｂが論理値低レベルにあると、Ｐチャンネルトラ
ンジスタ３８がオンになり、それにより、コンデンサ１
８の正極板がコンデンｆ２０の正極板に接続される。制
御信号ｉが論理値高レベル状態にあると、Ｎチャンネル
・スイッチングトランジスタ４０がオンになり、それに
よって、コンデンサ１Ｂの負極板がコンデン−ｙ′２０
の負極板に接続される。その結果、第２Ｂ図に示されて
いるように、コンデン２１８および２０が並列接続され
゛る。

トランジスタ３２および３４がオフになってからトラン
ジスタ３Ｂおよび４０がオンになるまでの短時間の遅延
により、直列接続モードから並列接続モードへの切替え
のさいのコンデンサ１８および２０からの好ましくない
電荷流失が防止される。

時間間隔「２」の終りのところでスイッチングトランジ
スタ３８および４０がオフになり、コンデンサ１８と２
０は並列接続状態でなくなる。別の遅延時間の経過後、
スイッチング・トランジスタ３２および３４はオンに復
帰し、そしてコンデンサ１８および２０は次の時間間隔
「１」の関（第３図）直列接続状態になる。

制御信号ム、ＢおよびＢはスイッチング信号部２６によ
ってつくられる。このスイッチング信号部は反転器４６
を有している。反転器４６は１対の０ＭＯ８（相補形金
属・酸化物半導体）トランジスタ４Ｂおよび５０を有し
、そしてこれらのデートは５１２１Ｈ２入力２Ｂに接続
される。０ＭＯ８）ランシフタ４８および５０の出力は
、０Ｍ０Ｂレベル・シフタ５２の第１人力５１に接続さ
れる。レベル・シフタ５２の第２人力５３は５１２’Ｈ
ｚ入力２８に接続される。レベル・シフタ５２は１対の
Ｐチャンネル入カトランジスタ５４および５６含有する
。この１対のＰチャンネル人力トランジスタ５４および
５６は１対の交差接続Ｎチャンネルトランジスタ５８お
よび６０に接続される。Ｎチャンネルトランジスタ６０
およびＰチャンネルトランジスタ５６の出力は、レベル
・シフタ５２の１つの出力６１となる。出力６１は制御
信号Ａを伝送する制御信号線路３６に接続される。Ｐチ
ャンネル・トランジスタ５４およびＮチャンネル・トラ
ンジスタ５８の出力はレベル・シフタ５２の反転出力６
３となる。反転出力６３祉、制御信号Ｂを伝送する制御
信号線路４２に接続される。したがって、制御信号Ｂは
制御信号人に対して反転されている。

第３図に示された時間遅延は、レベル・シ７り５２の１
つの出力が他の出力が論理値状態を変えた後、その論理
値状態を変えるのに要する時間である。この遅延は、Ｐ
チャンネルトランジスタ５４または５６がオフになった
時、対応する。Ｎチャンネルトランジスタ５８ｔたは６
０のいずれかがオンに遷移するのに時間を要するために
生ずる。

制御信号線路４２はまた第２反転器６２０入力に接続さ
れる。この第２反転器はＰチャンネルトランジスタ６４
およびＮチャンネルトランジスタ６６を有する。反転器
６２の出力は、制御信号Ｂを伝送する制御信号線路４４
である。

よう。したがって、第６図に示されているように、制御
信号ムおよびｉは最初低レベルであジ、そして制御信号
Ｂは高レベルである。その結果、スイッチング・トラン
ジスタ３２および３４はオンであシ、そしてスイッチン
グ・トランジスタ３８および４０はオフであシ、シたが
って、コンデンサ１８および２０は第２Ａ図に示されて
いるように−６，０ボルト電圧の両端に直列接続される
。分圧回路１０の動作を具体的に示すために、コンデン
サ１８および２０の電気容量は、それぞれ、２ピコフア
ラドおよび８ピコフアラドであるとする。

これらの電気容量値は従来の装置のものよシ何桁も小さ
い。

関係式 （ここで、Ｑはコンデンサに蓄えられた電気量、Ｃはコ
ンデンサの電気容量値、Ｖはコンデンサの電圧）を用い
ることによシ、コンデンサ１８および２０に蓄えられる
全電気量を、求めることができる。したがって、コンデ
ンサ１Ｂおよび２０に加わっている個々の電圧は、第１
サイクルの時間間隔「１」の間、加えられた全電圧が−
６，０ボルトの場合、それぞれ約−２，４ボルトおよび
−０，６ボルトと計算される。スイッチング・トランジ
スタ３８および４０がオンになる以前に、スイッチング
トランジスタ３２および３４がオフにされるので、時間
間隔「１」の間にコンデンサ１Ｂおよび２０に蓄えられ
た電気量は、第２ム図の直列接続から第２Ｂ図の並列接
続に切替えられる結果として失われるが、それが最小限
に貿められる。時間間隔「１」の期間中の計算された全
電気量が、時間間隔「２」の期間中コンデンサに保持さ
れているとして、時間間隔「２」の期間中のコンデンサ
１８および２０の電圧は、関係式ｖ＝Ｑ／’ｔ（ここで
、ｏｔは合成並列電気容量値）を用いて、−０，９６ボ
ルトであると計算される。したがって、時間間隔「１」
および「２」の第１サイクルの間、コンデンサ２００両
端の電圧の絶対値は０．６ボルトから０．９６ボルトに
増加する。（今後、電圧の極性が第１図に示された通シ
であるとして、個々のコンデンサの電圧は、各コンデン
サの両端の電圧の絶対値で与えることにする。） 第２サイクルの時間間隔「１」の期間中、コンデンサ１
Ｂおよび２０は−３，０ボルト入力電圧の間に再び直列
に接続される。コンデンサ１８および２０の電圧と電気
量は、時間間隔「２」並列接続のさいのコンデンサの両
端の電圧の２倍と入力電圧との差に基づいて、サイクル
２の時間間隔「１」のさいに変化するであろう。この電
圧差（ｖＤｉｆで示される）の分配は次の式によって与
えられる。

電圧変化（コンデンサ１８　）　＝　ｖＤ□ｆＸ−−セ
土−一０１１１　＋　０２０ ここで、コンデンサ１８および２０の電気容量が、それ
ぞれ、０１＄お上び０２０で示さ、れている。前記式を
用いて、電圧差ｖＤｉｆは１．０８ボルトであることが
わかる。コンデンサ１Ｂの電圧変化は０．８６４ボルト
であシ、そしてコンデンサ２０の電圧変化は０．２１６
ボルトであろう。したがってコンデンサ２０の電圧は、
サイクル２０時間間隔「１」の終りにおいて、０．９６
　＋　０．２１６ボルト、す表わち、１．１７（Ｓポル
トであろう。それから、電気量は前のように計算するこ
とができ、そしてサイクル２の並列接続の電圧は１．３
０５６ボルトであることがわかる。

第６サイクルの時間間隔「１］の期間中、コンデンサ１
８および２０の電圧Ｌ、前のサイクル２と同様に、変わ
るであろう。けれども、電圧差は今回は小さいＶＤよ、
　（０，３８８８ポルト）である。

したがって、コンデンサ１Ｂの両端の変化は０．３１１
０４ボルトであシ、そしてコンデンサ２００両端の変化
は０．７７７６ボルトである。したがって、時間間隔「
２」の期間中のコンデ゛ンサ２０の両端の電圧は１．４
３００ボルトであろう。

前記変化は、コンデンサ２０および１８の両端の電圧が
加えられた電源電圧の半分に到達するまで、すなわち、
各コンデンサの両端の電圧が１．５００ボルトに到達す
るまで続くであるへ。この後の第４サイクル〜第８サイ
クルでは次のようになる。

４　　　　　　　１．４７４８ボルト ５　　　　　　１．４９０９ボルト ６　　　　　　　１．４９６７ボルト ７　　　　　　１．４９８８ボルト ８　　　　　　１．４９９６ボルト 第８サイクルにおけるコンデンサ２ｏの両端の電圧は、
前記のように、１．４９９（Ｓボルトである。

したがって、この例では電圧は入力電源電圧の半分に１
ミリボルトの範囲内で安定化して堕ることがわかる。デ
ジタル時計のための液晶表示装置のような応用に対して
は、許容度として５０ミリボルトまで許容可能である。

コンデンサ２０の電圧−１，５ボルト（入力電源電圧の
正端子を基準とする）によルミ圧制御器２２０入力γ０
に対する基準入力電圧がえられる。

電圧制御器２２の利得は１７ｔ’４，９、そして出力□ １６における−１．５ボルトを制御する。さらに、駆動
トランジスタ２４は出力１６における負荷からコンデン
サ２０をバッファする。

電圧制御器２２の０Ｍ０１３差動増幅器２３は２つの０
Ｍ０８人力分枝Ｔ４および７６を有している。

第１人力分枝Ｔ４は、Ｐチャンネル入力トランジスタ８
０とＮチャンネル負荷トランジスタ８２を有する。同様
に、第２人力分枝７６は、Ｐチャンネル入力トランジス
タ８４とＮチャンネル負荷トランジスタ８６を有してい
る。入力トランジスタ８０のデートは差動増幅器２３の
非反転入力であシ、そして入力線路ＴＯによシコンデン
サ２０に接続される。入力トランジスタ８４のデートは
差動増幅器２３の反転入力８８である。

差動増幅器入力トランジスタ８０は極めて太き々入力イ
ンぎ−ダンスを有しておシ、シたがって、基準コンデン
サ２０には大きな負荷とはならなへ例示された実施例で
は、入力トランジスタ８０は１００メグオーム以上の入
力インピーダンスをもった絶縁デー、）　ＭＯ８７ＩＣ
Ｔである。入カド２ンジスタ８０は；ンデン？２０から
小さな電流しか取出さないから、コンデンサ１８および
２０の電気量保持の１！精はしたがって容易に満される
。

差動増幅器２３は電流源９０をさらに有しており、この
電流源はそれぞれ第１分枝７４および第２分校７６に接
続されている。例示された実施例では、電流源９０は電
流ミラー（ｃｕｒｒｅｎｔ−ｍｉｒｒｏｒｅ４）　Ｐチ
ャンネルＭＯ８ＦＥＴであって、これはオンになるのに
「弱い反転Ｊ　（ｗｅａｋ　１ｎｖｅｒｓｉｏｎ）だけ
が必要である。この弱い反転電流源のために制御器２２
の消費電力は極めて小さく、その典型的な値は０．２４
−ｒイクロワット（３がルトで８０ナノアンペア）であ
る。したがって、この分圧回路１０の消費電力は、コン
デンサ２０の両端の−１，５ボルトの基準電圧が一旦達
成されると、はぼゼロであることがわかる。電池を用い
る場合、この低消費電力は電源電池の寿命を伸ばすため
に特に重要である。

電圧制御器２２は周波数補償コンデンサ９１をさらに有
し、このコンデンサにより、差動増幅器２３の出力９２
から反転入力８８へのフィードバック経路ができる。周
波数補償コンデンサ９１は増幅器２３を安定化させ、そ
の発振管防止する。

コンデンサ９１の電気容量値は、例えば、２ぎコファラ
ドないし５ｔコフアラドである。

差動増幅器２３の出力９２はバッファ駆動トランジスタ
２４のデートに接続される。トランジスタ２４の出力は
この分圧回路１０の出力１６に接続され、およびまたト
ランジスタ８４０反転入力８８に接続される。トランジ
スタ２４の出力１６によシ、デュゾレツクス液晶表示装
置のような負荷回路に対する、−１，５ボルトの供給電
圧がえられる。したがって、表示装置はトランジスタ２
４の負荷となっているのであって基準コンデンサ２０の
負荷というわけではない。

コンデンサ１８および２０に対し表示装置（ｔたは差動
増幅器２３）が負荷となっていないので、これらのコン
デンサは極めて小さな電気容量値をもつことが可能であ
り、それＫよシ、これらのコンデンサをチップの上につ
くることが実用上可能となる。したがって、外部コンデ
ンサはもはや不必要である。この外部コンデンサはコス
トを高くする原因であシ、そして２個またはそれ以上の
電源電圧を必要とする装置の組立を複雑にしていた。

さらに、コンデンサ１Ｂおよび２０は表示装置を直接に
駆動するのではないから、表示装置に供給した電流分を
補充するために、これらのコンデンサを周期的に再充電
する必要はない。このことにより、コンデンサを再充電
するのに用いられるスイッチング回路による消費電力が
減少する。さらに、バッファ駆動器トランジスタ２４は
電池から定常供給電流を引出す。

０ＭＯ８金属デート半導体工程または他の半導体製造工
程を用いて製造された装置のように、トランジスタ化さ
れた装置では寄生電気容量が生ずることがある。この寄
生電気容量は、もしそれが補正されない々らば、コンデ
ンサ１Ｂおよび２０が直列接続と並列接続の間で切替え
られる時、これらのコンデンサの電気量の均衡が劣化す
る。この寄生電気容量は、第１図のコン、デンサ１００
によって表されている。寄生電気容量によシ生ずる電気
量の不均衡を補償するために、バランス・コンデンサ１
０２がこの半分圧部１２に加えられる。

時間間隔「１」の期間中、寄生コンデンサ１００とバラ
ンス・コンデンサ１０２はいずれもそれぞれスイッチン
グトランジスタ３２および３４によって短絡されておシ
、シたがってこれらはいずれも帯電していたい。時間間
隔「２」の期間中は、寄生コンデンサ１００はスイッチ
ング・トランジスタ３２の両端の電圧まで充電される。

このことは、コンデンサ１８の正極板から電荷の一部分
を取去ることを起させる。この効果を中和するために、
寄生コンデンサ１００の電気容量値と事−実上等しい電
気容量値をもったバランス・コンデンサ１０２がそなえ
られる。このバランス・コンデンサ１０２は寄生コンデ
ンサ１００と逆向きに充電され、その結果、注入電気量
の合計はゼロとなる。

したがって例示された実施例の分圧回路１−０は、６ボ
ル）　ＩＪチウム電池によって供給される電圧を、２レ
ベルマルチプレツクス（デュプレックス）液晶時計表示
装置を駆動するのに用いられる１、５ボルトに分圧する
ことがわかる。前記回路は供給電圧を極めて正確に半分
に分圧することができ、した多くの かって、液晶表示装置を駆動する以オでΣ〜をもつこと
かで龜る。

さらに、この分圧回路は１つのチップの上にまたは大き
なチップのシステム素子として完全に集積することがで
き、そして外部素子を必要としないことがわかる。さら
に、この分圧回路によシ、極めて消費電力の小さま分圧
回路がえられる。

いろいろな点で本発明を変更することは当業者にとって
可能であるが、これらの変更は通常の電子回路設計の観
点からすぐにわかることである。

したがって、具体的応用に基づいて、特別に設計された
本発明の別の実施例をつくることは可能である。例えば
、例示され九実施例を参照しながらこれまで説明しそき
た電源電圧を半分にするのに用いられた原理は、また、
５分の１および３分の２といった他の分圧比に、電源電
圧を分圧するのにも用いることができる。

第４人図から第４Ｄ図までは、電源電圧ｖ、ｕｐｐエア
を４相スイツチング法を用いて３分の１および３分の２
に同時に分圧する、切替フンデンサ電圧分圧回路の１例
管示したものである。第１図の分圧回路に対する第２ム
図および第２Ｂ図に示されたのと類似の簡単化された形
式で、４つの時間間隔のおのおのに対する回路構成が示
されている。

第１相、すなわち、時間間隔「１」において、６個のコ
ンデンサ１２０〜１２２が、第４ム図に示されているよ
うに、電源電圧Ｖ　　　に直列Ｋｕｐｐｌｙ 接続される。第４ム図〜第４Ｄ図の分圧回路は２つの電
圧制御器を有しておシ、それらはいずれも第１図の電圧
制御器２２と同等である。したがって、ヒの回路、は第
１高入力インーーダンス差動増幅器２３ａを有し、こめ
増幅器はコンデンサ１２２の正極板に接続された非反転
入力を有している。

第２電圧制御器の第２差動増幅器２３１）はコンーンサ
１２０の負極板に接続された非反転入力を有している。

各差動増幅器の出力鉱、第１図のトランジスタ２４と同
等の駆動トランジスタ（図示されていない）に接続され
る。

時間間隔「２」の期間中は、これらのコンデンサは、第
４Ｂ図に示されているように、コンデンサ１２０と１２
１はアースに並列に接続され、そしてこれらのコンデン
サ１２０および１２１はコンデンサ１２２とは接続され
ない。これらのコンデンサ１２０〜１，２２０相互接続
は適尚なスイッチング・トランジスタによって行なわれ
る。このスイッチング・トランジスタは第１図の分圧回
路１０に対して示されたのと同等のスイッチング信号部
によって制御される。これらのトランジスタースイッチ
とスイッチング信号部は１２４で示されておシ、そして
第１図の分圧回路１０の対応する素子の説明に基づいて
それらを製作すること、およびそこで記述された機能は
、通常の電子論理設計の問題である。

例示された実施例では、コンデンサ１２０および１２２
の電気容量値はコンデンサ１２１の電気容量値の少なく
とも５倍である。したがって、時間間隔「２」では、コ
ンデンサ１２１からコンデンサ１２０に電荷が移動して
コンデンサ１２０と１２１の両端の電圧が等しくなシ、
この時コンデ第４０図の時間間隔［３」に示されている
ように、これらのコンデンサが再び直列接続された憾時
間間隔「２」の終シにおける３個のコンデンサの電圧の
合計と電圧との差に基づく付加電気量がコンデンサ１２
０〜１２２に蓄えられる。このことは、第１図の回路の
時間間隔「１」の期間中における２つのコンデンサ１８
および２０に対して説明したのと同じである。

時間間隔「４」（第４Ｄ図）の期間中、コンデンサ１２
１と１２２が並列に接続され、そしてコンデンサ１２０
はコンデンサ１２１および１２２と接続されない。コン
デンサ１２１からコンデンサ１２２に電気量が移動して
これら２つのコンデンサの両端の電圧が等しくなシ、こ
の時コンデンサ１２２０両端の電圧の絶対値が大きくな
る。スイッチおよびスイッチング信号部１２４ｔ−１１
−コンデンサ１２０〜１２２のそれぞれの両端の電圧が
等しくなって電源電圧ｖｓｕｐｐｌアの６分の１になる
まで、これらのコンデ／？を第４Ａ図から第４Ｄ図まで
に示され九４相にわたって切替える。したがって、差動
増幅器２３１）の出力電圧は電源電圧の３分の１に接近
し、そして差動増幅器２３ａの出力は電源電圧の３分の
２に接近する。この６分の１および６分の２分圧器を応
用する可能な場合は、Ｌａｎポケット計算器によく用い
られる６レベル・マルチプレックス（トリルックス）　
液晶表示装置を駆動するのに必要な電圧を発生する場合
である。

３分の１および３分の２分圧回路の別の実施例が、第５
Ａ図および第５Ｂ図に示されている。けれども、この回
路は２相スイツチング法を用いている。時間間隔「１」
の期間中は、コンデンサ１３０および１３１はコンデン
サ１３２と１３３の並列接続体と直列接続され、このコ
ンデどす・１３２と１３３の並列接続体紘コンデンサ１
３０とコンデンサ１３１の間に接続される。この実施例
の回路はまた２つの電圧制御器を用いておシ、２つの電
圧制御器は差動増幅器２３ａおよび２３ｂによって示さ
れている。時間間隔「２」の期間中は、第５Ｂ図に示さ
れているように、コンデンサ１３２は切替えられてコン
デンサ１３０と並列に接続され、一方、コンデンサ１３
３はコンデンサ１３１と並列に接続される。１２４１１
Ｌで示された複数個のトランジスタ・スイッチおよび信
号スイッチング部は、コンデンサ１３０〜１３３を、時
間間隔「１」および「２」で表された接続構成の間で、
周期的に切替える。スイッチおよびスイッチング信号部
１２４ａは第１図および第４Ａ図から第４Ｄ図までで記
述されたものと同じである。

この方法の利点は２相スイッチング動作だけでよいこと
である。

前記実施例の消費電力はいずれも極めて小さい。

さらに、これらの実施例はいずれもチップのシステム部
品として完全に集積することができ、セして何尋の外部
部品を必要としない。

他の分圧比、例えは、電源電圧を４分の１または５分の
１に分圧することも可能である。本発明の範囲はこれま
で記述してきた具体的実施例によって限定されるのでは
なく、特許請求の範囲によつてのみ定められるものであ
る。

【図面の簡単な説明】

第１図は本発明の好ましい実施例の分圧回路の概要図で
あり、第２Ａ図および第２Ｂ図は第１図の分圧回路の交
互に切替えられる２つのモード図であり、第６図は第１
図の分圧回路のいろいろな制御信号のタイミング図であ
り、第４Ａ図から第４Ｄ図までは本発明の別の実施例図
であり、第５Ａ図および第５ｂ図は本発明のさらに別の
実施例図である。 １８．２０，１２０，１２１．１２２，１３０゜１３１
．１３２，１３３・・・コンデンサ、２６゜３２．３６
．３８．４０・・・スイッチング装置、２２・・・電圧
制御器。 代理人　浅　村　　、皓 外４名

Claims (1)

1. 【特許請求の範囲】 （１）１つを基準コンデンサとして含む複数個のコンデ
   ンサと、 前記基準コンデンサの両端の電圧が電源の供給電圧の予
   め定められた分圧比分に近接する基準電圧を供給するよ
   う忙第１時間間隔の間前記コンデンサを前記電源Ｋｉｔ
   列忙接続することと第２時間間隔の間コンテンツを前記
   基準コンデンサと並列に接続することとを周期的忙行な
   うスイッチング装置と、 前記基準コンデンーＦ忙接続された入力と、前記電源の
   予め定められた分圧比分の電圧を供給する出力とを含む
   電圧制御器であって、前記コンデンサに対する負荷を最
   小にするために極めて大きな入力インピーダンスを持つ
   前記電圧制御ｉｌ器と、を有する前記電源によって供給
   される電圧を分圧するだめのモノリシック集積回路。 （２）　　特許請求の範囲第１項において、予め定めら
   れた前記分圧比が２分の１であるモノリシック集積回路
   。 （３ン　　特許請求の範囲第１項において、予め定めら
   れた前記分圧比が６分の１であるモノリシック集積回路
   。 （４）　　特許請求の範囲第１項において、前記電圧制
   御器が１０メガオーム以上の入力インピーダンスをもっ
   た入力トランジスタをそなえた差動増幅器を有し、前記
   入力トランジスタが前記基準コンデン″ＦＫ接続された
   ｒ−）を有するモノリシック集積回路。 （５）％許請求の範囲８２項において、前記差動増幅器
   が弱反転電流源を有し前記差動増幅器の消費電力が小さ
   いモノリシック集積回路。 （６）特許請求の範囲第１項において、前記電圧制御器
   が負荷への接続のための、および前記負荷が前記コンデ
   ンサの負荷となることを妨げるように前記コンデンサを
   前記負荷からバッファするためのバッファ駆動器を有す
   るモノリシック集積回販（７）　　特許請求の範囲第１
   項において、前記電源が正端子と負端子とを有し、前記
   コンデンサのおのおのが正極板と負極板とを有し、前記
   スイッチング装置が第１コンデンサの１つの極板を前記
   電源の前記正端子に接続する＃！１スイッチング・トラ
   ンジスタと前記第１コンデンサの他の極板を第２コンデ
   ンサの１つの極板に接続する第２スイツチング・トラン
   ジスタとを有し、前記第２コンデンサの他の極板が前記
   電源の前記負端子に接続され前記スイッチング装置が前
   記纂１時間間隔中前記第１スイッチングｅトランジスタ
   および第２スイッチング−トランジスタをオフ圧して前
   記第１コンデンサと第２コンデンサを前記第１時間間隔
   中前記電源に直列に接続する制御信号装置をさらに有す
   る、モノリシック集積回路。 （８）％許請求の範囲第７項において、前記スイッチン
   グ装置が前記第１コンデンサの正極板を前記第２コンデ
   ンナの正極板に接続する第３スイツチング・トランジス
   タと前記第１コンデンサの負極板を前記第２コンデンフ
   の負極板に接続する第４スイツチング・トランジスタと
   なさらに有し、前記制御信号装置が前記第２時間間隔中
   前記第１スイツチング・トランジスタと第２スイツチン
   グ拳トランジスタとをオフ圧しそして前記第３スイツチ
   ング・トランジスタと＠４スイッチング拳トランジスタ
   とをオフ圧して前記第１コンデンプと第２コンデンサを
   前記第１時間間隔中並列に接続する装置をさらに有する
   モノリシック集積回路。 （９）　　４９ＦＦｌｉｌ求の範囲第８項において、前
   記制御信号装置が前記第１スイツチング・トランジスタ
   と第２スイツチング・トランジスタがオフになるまで前
   記第３スイツチング・トランジスタと第４スイツチング
   ・トランジスタのオン開始１ｋ１１ｍさせそして前記第
   ３スイツチング・トランジスタと萬４スイッチング・ト
   ランジスタがオフになるまで前記第１スイツチング・ト
   ランジスタと第２スイツチング自トランジスタのオン開
   始を遅延させそれにより前記コンデンサが直列接続から
   並列接続におよび並列接続から直列接続に切替えられる
   間前記第１コンデンサおよび第２コンデンサの放電が防
   止される遅延装置をさらに有するモノリシック集積回路
   。 α１％許請求の範囲亭１項において、モノリシック集積
   回路内の寄生電気容量を補償丁゛るために前記第１コン
   デンサおよび第２コンデンサの１つに接続された第６コ
   ンデンサをさらに有するモノリシック集積回路。 αυ　特ＦＦｈ求の範囲第１０項において、モノリシッ
   ク集積回路内の寄生電気容量を補償するために前記第２
   時間間隔中前記第３コンデンサを前記第１コンデンフお
   よび第２コンデンサと並列に接続するための装置をさら
   に有するモノリシック集積回路。 ａｇｍ１コンデンサおよび第２コンデンサと、前記コン
   デンサの１つの両端の電圧が前記電源の供給を圧の予め
   定められた分圧比外に近接する基準電圧を供給するよう
   に第１時間間隔の間前記コンデンサを前記電源に直列に
   接続することとおよび第２時間間隔の間前記コンデンサ
   を並列に接続することとを周期的に行なうスイッチング
   装置と、 ０Ｍ０Ｂ差動増幅器とバッファ駆動器トランジスタとを
   含む電圧制御器にして、前記増幅器はその入力が前記基
   準電圧を供給する前記コンデンサに接続され出力が前記
   駆動器トランジスタに接続されており、前記制御器が前
   記基準電圧に応答して前記駆動器トランジスタから制御
   された出力を供給するようになっており、前記増幅器入
   力が十分に大きな入力インピーダンスを有していてそれ
   により前記コンデンサをモノリシック集積回路の一部分
   としての実際の製造にさいして十分小さくすることがで
   きるようにした、前記制御器と、を有する、電源から供
   給される電圧を分圧するためのモノリシック集積回路。 αｊ　第１コンデンサ、第２コンデンサおよび基準コン
   デンサである第６コンデンサと、 前記基準コンデンサの両端の電圧が電源の供給電圧の３
   分の１に近接する基準電圧を供給するように、第１時間
   間隔および！３時間間隔の間前記コンデンサを前記電源
   に直列に接続することとおよび第２時間間隔の間前記第
   １コンデンサと前記第２コンデンサを並列に接続するこ
   ととおよび第４時間間隔の間前記第２コンデンサと前記
   基準コンデンサを並列に接続することとを周期的に行な
   うスイッチング装置と、 前記基準コンデンサに接続された入力および前記電源電
   圧の３分の１の電圧を供給する出方を備え、極めて大き
   な入力インピーダンスを持っていて前記コンデンサに対
   して最小限の負荷である電圧制御器と、 を有し、電源によって供給される電圧を３分割するモノ
   リシック集積回路。 ａ４１第１コンデンサ、第２コンデンサ、第３コンデン
   サおよび基準コンデンサである第４コンデンザと、 前記基準コンデンサの両端の電圧が電源の供給電圧の３
   分のＩＫ近接する基準電牢な供給するように、第１時間
   間隔の間前記第２コンデンサと前記第６コンデンサを並
   列に接続しおよびこの前記第２コンデンサと前記第６コ
   ンデンサの並列接続体を前記第１コンデンサおよび前記
   基準コンデンサと直列に前記電源に接続することとおよ
   び第２時間間隔の間前記第１コンデンサと前記第２コン
   デンサを並列に接続しおよび前記第３コンデンフと前記
   基準コンデンサを並列に接続することとを周期的に行な
   うスイッチング装置と、 前記基準コンデンサに接続された入力および前記電源供
   給電圧の３分の１の電圧を供給する出力を備え、極めて
   大きな入力インピーダンスを持っていて前記コンデンサ
   に対して最小限の負荷である電圧制御器と、 を有し、電源によって供給される電圧を３分割するモノ
   リシック集積回路。 ０５１１つを基準コンデンサとして含む複数個のコンデ
   ンサと、 第１時間間隔の間前記コンデンサを電源に直列に接続す
   ることと１個または複数個の中間時間間隔の間１対また
   は複数対の前記コンデンサを１列に交互に接続すること
   とを周期的に行ない、それで前記各コンデンサの両端の
   電圧が同じ電圧に近づき、ここで前記基準コンデンサの
   両端の電圧が前記第１時間間隔の間前記電源に直列接続
   されたするスイッチング装置と、 前記基準コンデンサに接続された入力および前記電源の
   予め定められた分圧比分の電圧を供給する出力を備え、
   極めて大きな入力インピーダンスを持っていて前記コン
   デンサに対して九ｌト限の負荷である電圧制御器と、 を有し、電源によって供給される。電圧を分圧するモノ
   リシック集積回路。