JPH0126252B2

JPH0126252B2 -

Info

Publication number: JPH0126252B2
Application number: JP56026070A
Authority: JP
Inventors: Toshihisa Shimizu
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-02-26
Filing date: 1981-02-26
Publication date: 1989-05-23
Also published as: JPS57142128A

Description

【発明の詳細な説明】この発明は、電池を電源とする電子機器、例え
ば、電子腕時計、小型電子式計算機等に用いられ
る電源供給装置に関する。

一般に、電子腕時計、小型電子式計算機等の表
示装置に用いられる液晶表示素子をダイナミツク
駆動するためには、周知の如く、駆動電圧はバイ
アスによつて決まる数だけ必要である。つまり、
１／４バイアスでダイナミツク駆動する場合には
0V、1V、2V、3V、4Vの如く５つの電圧で駆動
されることからして基本的には0Vを除く４つの
レベル（1V、2V、3V、4V）を作る回路を必要
とするもので、例えば、電池を１つしかもたない
腕時計等にあつては、コンデンサの接続状態を変
えることによつて昇圧電圧を得る昇圧回路を備え
る必要がある。しかして、最近では出力電圧が
3V程度のリチウム電池も用いられており、この
ようなリチウム電池を使用する場合には昇圧回路
だけでなく降圧回路も必要とする。しかしなが
ら、このような昇圧及び降圧の両方の回路を夫々
設けると回路が複雑化するばかりか、昇圧回路、
降圧回路で使用されるコンデンサの数も増え、腕
時計のような小型のものには適さなかつた。

この発明は上記事情に基づいてなされたもの
で、その目的とするところは、１つの電池と少な
い数のコンデンサを用いて４値レベルの電圧が得
られ、部品点数が少なく回路構成も簡素化され実
装上有利となると共に、安定したレベルの電圧を
得ることができる電源供給装置を提供することに
ある。

以下、この発明を図面に示す一実施例に基づい
て具体的に説明する。第１図はこの発明を適用し
た電子腕時計の回路構成図である。第１図中符号
１は3Vの電池容量をもつているリチウム電池で
あり、この電池１は正極側が基準電圧V₀（0V）、
また、その負極側出力が電圧V_BAT（−3V）に設定
されていて、それら各電圧V₀，V_BATは、電圧変
換回路２に夫々供給されている。

この電圧変換回路２は、詳細を後で述べるが電
池１の出力電圧V_BATに基づいて４値レベルの電
圧、すなわち、−1V、−2V、−3V、−4Vの電圧V₁，
V₂，V₃，V₄を夫々出力し、液晶表示装置３に
夫々駆動電圧として供給する。この液晶表示装置
３は、1/4バイアスの駆動方式に従つてダイナミ
ツク駆動されるもので、時刻等を光学的に表示す
る。また、電圧変換回路２からの出力電圧V₁は、
発振回路４、論理回路５に夫々駆動電圧として供
給される。この発振回路４は所定クロツク信号を
発生出力し、論理回路５に与える。この論理回路
５には、５種類のタイミング信号f₀〜f₄を順次発
生出力するタイミング信号発生回路（図示せず）
と時刻情報等を得る計時回路（図示せず）等が含
まれており、上記タイミング信号f₀〜f₄は、電圧
変換回路２に制御信号として与えられ、また、上
記計時情報は液晶表示装置３に表示データ
DATAとして与えられる。なお、電池１の基準
電圧V₀は、液晶表示装置３、発振回路４、論理
回路５に夫々供給される。また、符号Ｓは、一端
に電池１の出力電圧V_BATが印加され、また、他
端に電圧変換回路２からの電圧V₁が印加されて
いるマニユアルスイツチであり、このマニユアル
スイツチＳのオン操作で発振回路４、論理回路５
を動作させて論理回路５からタイミング信号f₀〜
f₄を発生させる。

次に、第２図を参照にして電圧変換回路２の回
路構成について説明する。この電圧変換回路２に
は入力端子IT₁〜IT₇と出力端子OT₁〜OT₄とを
有している。これら各入力端子IT₁〜IT₇のうち
端子IT₁，IT₂の間には電池１が外付けされてお
り、端子IT₁には電池１の電圧V_BAT、端子IT₂に
は電池１の電圧V₀が印加され、また、各入力端
子IT₃〜IT₇には論理回路５からのタイミング信
号f₀〜f₄が夫々与えられている。一方、電圧変換
回路２の内部に於ける端子IT₁，IT₄間には安定
化回路６が接続されており、この安定化回路６は
電池１の出力電力V_BATに基づいて安定した定電
圧（−2V）を発生出力する。この安定化回路６
は、照明装置、報音装置等を駆動する重負荷回路
を備えた電子腕時計に於いて、重負荷駆動時の電
池電圧変動などによる液晶駆動電圧変動を防止す
るために特に有効なものとなる。そして、安定化
回路６からの定電圧は、並列接続されているコン
デンサC₁に充電されると共に、出力端子OT₂か
ら電圧V₂として取り出される。また、安定化回
路６と出力端子OT₄との間には、安定化回路６側
から順次直列接続されているスイツチング素子と
してのＮチヤンネルMOSトランジスタ（以降、
Ｎ型トランジスタと称する）N₁，N₂，N₃，N₄，
N₅が設けられている。このＮ型トランジスタ
N₄，N₅の接続点と出力端子OT₃との間にはＮ型
トランジスタN₆が設けられ、また、Ｎ型トラン
ジスタN₃，N₄の接続点と出力端子OT₁との間に
はＮ型トランジスタN₇が設けられている。

一方、符号P₁はスイツチング素子としてのＰ
チヤンネルMOSトランジスタ（以降、Ｐ型トラ
ンジスタと称する）であり、このＰ型トランジス
タP₁の一端は入力端子IT₂に接続される。このＰ
型トランジスタP₁の他端はＮ型トランジスタN₈
を介してＮ型トランジスタN₉に接続される。上
記Ｎ型トランジスタN₈，T₉の接続点にはＮ型ト
ランジスタN₁₀の一端が接続されており、このＮ
型トランジスタN₁₀とこのＮ型トランジスタN₁₀
に直列接続されているＮ型トランジスタN₁₁との
接続点にはＮ型トランジスタN₁₂の一端が接続さ
れている。上記Ｎ型トランジスタN₉の他端はＮ
型トランジスタN₇と出力端子OT₁との接続点に
接続され、また、Ｎ型トランジスタN₁₁の他端は
Ｎ型トランジスタN₆と出力端子OT₃との接続点
に接続され、また、Ｎ型トランジスタN₁₂の他端
は安定化回路６と出力端子OT₂との接続点に接続
されている。

また、Ｎ型トランジスタN₂，N₃の接続点とＰ
型トランジスタP₁、Ｎ型トランジスタN₈の接続
点との間にはコンデンサC₂が接続され、また、
Ｎ型トランジスタN₇、出力端子OT₁の接続点と
入力端子IT₂との間にはコンデンサC₃が接続さ
れ、また、Ｎ型トランジスタN₆、出力端子OT₃
の接続点と入力端子IT₂との間にはコンデンサC₄
が接続され、また、Ｎ型トランジスタN₅、出力
端子OT₂の接続点と入力端子IT₂との間にはコン
デンサC₅が接続されている。

上記入力端子IT₃へIT₇から入力されるタイミ
ング信号f₀〜f₄は、上記各Ｎ型トランジスタN₁〜
N₁₂、Ｐ型トランジスタP₁のオン・オフを制御す
る信号である。タイミング信号f₀はインバータ
７，８を順次介してＮ型トランジスタN₁のゲー
トに与えられ、また、インバータ８から出力され
るタイミング信号f₀は、インバータ９，１０を順
次介してＮ型トランジスタN₂のゲートに与えら
れ、また、インバータ９から出力されるタイミン
グ信号f₀の反転信号は、Ｎ型トランジスタN₃の
ゲートに与えられ、また、インバータ８から出力
されるタイミング信号f₀は、インバータ１１，１
２を順次介してＮ型トランジスタN₉のゲートに
与えられる。タイミング信号f₁はインバータ１３
を介してＰ型トランジスタP₁のゲートに与えら
れ、また、インバータ１３から出力されるタイミ
ング信号f₁の反転信号はインバータ１４を介して
Ｎ型トランジスタN₇のゲートに与えられる。タ
イミング信号f₂はインバータ１５，１６を順次介
してＮ型トランジスタN₆，N₁₂のゲートに与えら
れる。タイミング信号f₃はインバータ１７，１８
を順次介してＮ型トランジスタ１９，２０のゲー
トに与えられる。

なお、符号VaはＮ型トランジスタN₂，N₃の接
続点側に於けるコンデンサC₂の端子電圧、また、
符号VbはＰ型トランジスタP₁とＮ型トランジス
タN₈との接続点側に於けるコンデンサC₂の端子
電圧である。また、V₂は出力端子OT₂から取り
出される電圧、V₃は出力端子OT₃から取り出さ
れる電圧、V₄は出力端子OT₄から取り出される
電圧である。また、Ｎ型トランジスタN₄，N₁₀
は、Vc（Ｎ型トランジスタN₃，N₄の接続間の電
圧）、Vd（Ｎ型トランジスタN₈，N₉の接続間の電
圧）点でのサブストレートの矛盾（例えば、トラ
ンジスタN₉がない状態でトランジスタN₉，N₁₁，
N₁₂を接続すると、トランジスタN₉オンでトラン
ジスタN₁₁が順バイアス（V₁→V₂）されてV₂が
リークを起こす）を解消するためのものである。

次に、上記実施例の動作について第３図及至第
７図を参照にして説明する。論理回路５のタイミ
ング信号発生回路からは、第３図１〜５に示すよ
うな波形のタイミング信号が出力される。なお、
タイミング信号f₀〜f₄の周波数は夫々等しく、タ
イミング信号f₀〜f₃は夫々同一パルス巾をもち位
相が順次１パルス分遅れて出力されるものであ
り、また、タイミング信号f₄は各タイミング信号
f₀〜f₃の２倍のパルス巾をもちその立ち上がりは
タイミング信号f₂の立ち上がりに同期し、また立
ち下がりはタイミング信号f₃の立ち下がりに同期
するものである。

そして、第３図１に示した第１のタイミングt₁
に於いては、第３図１〜５に示すように、タイミ
ング信号f₀のみがハイレベル、その他の信号f₁〜
f₄はローレベルの状態にある。このため、各Ｎ型
トランジスタN₁〜N₁₂のうちＮ型トランジスタ
N₁，N₂，N₉は、タイミング信号f₀によつてON
となると共にＮ型トランジスタN₈はインバータ
１３から出力されるタイミング信号f₁の反転信号
によつてON、その他のＮ型トランジスタは
OFF、また、Ｐ型トランジスタP₁はOFFとなる。
これによつて、電圧変換回路２の各コンデンサ
C₁〜C₅の接続状態は、第４図に示すように、コ
ンデンサC₂，C₃が直列接続されると共にこれら
直列接続されたコンデンサC₂，C₃がコンデンサ
C₁に並列接続された状態となる。このため、コ
ンデンサC₁の放電々圧（安定化回路６からの出
力電圧V₂）が直列接続されたコンデンサC₂，C₃
に印加されるので、端子電圧Vaは第３図７に示
すように電圧V₂レベル、端子電圧Vbは第３図６
に示すようにV₂／２（＝V₁）レベルとなる。それ
故、第１のタイミングt₁に於いてはコンデンサ
C₂，C₃に電圧V₁が夫々充電される。

次に、第２のタイミングt₂では第３図１〜５に
示すように、タイミング信号f₁のみがハイレベ
ル、その他の信号f₀，f₂〜f₄はローレベルの状態
にある。このため、各Ｎ型トランジスタN₁〜N₁₂
のうちＮ型トランジスタN₃はインバータ９から
出力されるタイミング信号f₀の反転信号によつて
ONとなると共に、Ｎ型トランジスタN₇はインバ
ータ１４から出力されるタイミング信号f₁によつ
てONその他はOFFとなり、また、Ｐ型トランジ
スタP₁はインバータ１３から出力されるタイミ
ング信号f₁の反転信号によつてONとなる。これ
によつて、電圧変換回路２の各コンデンサC₁〜
C₅の接続状態は、第５図に示すようにコンデン
サC₂，C₃が並列接続された状態となる。このた
め、端子電圧Vaは第３図７に示すようにV₁レベ
ル、端子電圧Vbは第３図６に示すようにV₀レベ
ルとなる。それ故、第２のタイミングt₂では端子
電圧Va（＝V₁）が出力端子OT₁から取り出され
る。

次に、第３のタイミングt₃では第３図１〜５に
示すように、タイミング信号f₂，f₄がハイレベ
ル、その他の信号f₀，f₁，f₃はローレベルの状態
となる。このため、各Ｎ型トランジスタN₁〜N₁₂
のうちＮ型トランジスタN₃はインバータ９から
出力されるタイミング信号f₀の反転信号によつて
ON、Ｎ型トランジスタN₄，N₁₀はインバータ２
０から出力されるタイミング信号f₄によつてON、
Ｎ型トランジスタN₆，N₁₂はインバータ１６から
出力されるタイミング信号f₂によつてON、その
他はOFF、また、Ｐ型トランジスタP₁はOFFと
なる。これによつて、電圧変換回路２のコンデン
サC₁〜C₅の接続状態は、第６図に示すようにコ
ンデンサC₁，C₂が直列接続されると共にこれら
直列接続されたコンデンサC₁，C₂がコンデンサ
C₃に並列接続された状態となる。このため、端
子電圧Vaは第３図７に示すようにコンデンサC₁
の放電々圧V₁とコンデンサC₂の放電々圧V₂とに
よつてV₁＋V₂（＝V₃）レベルとなる。なお、端
子電圧Vbは第３図６に示すように電圧V₂レベル
となる。それ故、コンデンサC₄には端子電圧Va
（V₃）が充電されると共に出力端子OT₃から取り
出される。

次に、最後に第４のタイミングt₄に於いては、
第１図１〜５に示すようにタイミング信号f₃，f₄
がハイレベル、タイミング信号f₀〜f₂がローレベ
ルの状態となつている。このため、各Ｎ型トラン
ジスタN₁〜N₁₂のうちトランジスタN₃，N₄，
N₅，N₈，N₁₀，N₁₁がON、その他はOFFとな
り、また、Ｐ型トランジスタP₁はOFFとなる。
これによつて、電圧変換回路２のコンデンサC₁
〜C₅の接続状態は、第７図に示すようにコンデ
ンサC₂，C₄が直列接続されると共にこれら直列
接続されたコンデンサC₂，C₄がコンデンサC₅に
並列接続された状態となる。このため、端子電圧
Vaは第３図７に示すようにコンデンサC₁の放
電々圧V₁とコンデンサC₃の放電々圧V₃とによつ
てV₁＋V₃（＝V₄）レベルとなる。なお、この時、
端子電圧VbはV₃レベルである。それ故、コンデ
ンサC₅には端子電圧V₅が充電されると共に出力
端子OT₄から取り出される。

このような動作がタイミングt₁〜t₄の順序に従
つて繰り返し実行されることによつて、出力端子
OT₁からV₁（−1V）、出力端子OT₂からV₂（−
2V）、出力端子OT₃からV₃（−3V）、出力端子
OT₄からV₄（−4V）の電圧が夫々取り出される。
すなわち、電圧変換回路２は電池１の出力電圧
（−3V）に基づいて−2Vの電圧V₂を得、各コン
デンサC₂〜C₅の接続状態を変えることにより、
電圧V₂をV₁に降圧すると共に電圧V₃，V₄に昇圧
するもので、電圧V₂が充電されるコンデンサC₁
を除けば、合計４個のコンデンサC₂〜C₅で３つ
の電圧V₁，V₃，V₄を得ることができる。しかし
て、このようにして得られた各電圧は、第３図８
に示すように極めて安定したものである。なお、
第３図８に示す丸印は充電のタイミングを示して
いる。

しかして、電圧変換回路２から取り出された各
電圧V₁〜V₄は、液晶表示装置３に駆動電圧とし
て供給され、液晶表示装置３を1/4バイアスの駆
動方式によりダイナミツク駆動させる。

なお、この発明は上記実施例に限定されず、こ
の発明を逸脱しない範囲内に於いて種々変更可能
なもので、例えば、上記実施例に於いて電子腕時
計に適用したが小型電子式計算機等にも広く適用
可能である。

以上の説明から明らかなように、この発明によ
れば、１つの電池と少ない数のコンデンサを用い
て４値レベルの電圧を得るように構成したから、
部品点数が少なく回路構成も簡素化されて実装上
の制約を緩和すると共にコスト的にも有利とな
る。従つて、腕時計のように実装スペースが限ら
れている小型の電子機器にも適用することができ
る。しかも、極めて安定したレベルの電圧を得る
ことができるという優れた効果を有する。

【図面の簡単な説明】

図面はこの発明の一実施例を示したもので、第
１図はこの発明を適用した電子腕時計の回路構成
図、第２図は電圧変換回路の回路構成図、第３図
１〜８はタイムチヤート、第４図及至第７図は電
圧変換回路のコンデンサの接続状態を示した図で
ある。１……電池、２……電圧変換回路、３……液晶
表示装置、５……タイミング信号発生回路が含ま
れる論理回路、N₁〜N₁₂……Ｎ型トランジスタ、
P₁……Ｐ型トランジスタ、C₁〜C₅……コンデン
サ。

Claims

【特許請求の範囲】

１電池電源と、この電池電源の出力電圧を受け
この出力電圧よりも小さな定電圧を出力する定電
圧出力回路と、この定電圧出力回路に並列接続さ
れた第１のコンデンサと、第１乃至第４のタイミ
ング信号を得るタイミング信号発生手段と、複数
のスイツチング素子及び第２乃至第５のコンデン
サを有し、上記第１のタイミングで上記第２のコ
ンデンサと上記第３のコンデンサとを直列接続さ
せると共にこれらを上記第１のコンデンサに並列
接続させ、上記第２のタイミングで上記第２のコ
ンデンサと上記第３のコンデンサとを並列接続さ
せ、上記第３のタイミングで上記第２のコンデン
サを上記第１のコンデンサと直列接続させてこれ
らを上記第４ののコンデンサに並列接続させ、上
記第４のタイミングで上記第２のコンデンサと上
記第４のコンデンサとを直列接続させると共にこ
れらを上記第５のコンデンサに並列接続させる電
圧変換回路とを具備したことを特徴とする電源供
給装置。