JPS6249822B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は金属酸化膜半導体集積回路に内蔵す
るのに最適な電圧昇圧回路に関する。

最近、電池によつて駆動される小型電子式計算
機、電子時計等では、電子回路部分をＣ−MOS
LSI化することによつて消費電力の節減を図つて
いる。さらに演算結果あるいは時刻を表示する表
示器として液晶表示器を採用することによつて、
より多くの消費電力の節減を図つている。ところ
で通常、液晶表示器を駆動するには、LSIの駆動
電圧よりも高いレベルの電圧を必要とするため、
LSI内部には電池の電圧を昇圧するための電圧昇
圧回路が設けられる。

第１図はコンデンサとスイツチを用いて電池の
電圧Ｖ_SSを２倍に昇圧する電圧昇圧回路の原理図
である。図においてスイツチ１，２の可動接点が
ともに固定接点ａ側に接続されていれば、コンデ
ンサ３は電池４と並列接続状態となり、このコン
デンサ３は電池４の電圧Ｖ_SSまで充電される。こ
の状態から今度はスイツチ１，２の可動接点がと
もに反対側の固定接点ｂ側に切替接続されると、
今度はもう１つのコンデンサ５に対して、電池４
とコンデンサ３からなる直列回路が並列接続状態
となり、このコンデンサ５は電池４の電圧Ｖ_SSと
コンデンサ３における充電電圧Ｖ_SSとの和、すな
わち2V_SSまで充電される。したがつてスイツチ
１，２を適度の速度で切替動作させることによつ
て、端子６からは電池４の電圧Ｖ_SSを２倍した電
圧2V_SSが得られることになる。

ただしこの場合Ｖ_SSは負の値であるが、電池４
を、極性を第１図とは反対にして接続することに
よつて正の電圧を得ることもできる。またこの回
路は２倍電圧発生回路であるが３倍、４倍等の電
圧昇圧回路も同様の原理に基ずいて構成される。

第２図は上記第１図の電圧昇圧回路を具体化し
た従来の回路構成図である。ここでは前記スイツ
チ１は直列接続されたＰチヤネルMOSトランジ
スタ７とＮチヤネルMOSトランジスタ８とから
構成され、前記スイツチ２は直列接続された２つ
のＮチヤネルMOSトランジスタ９，１０から構
成されている。そしてこれらのトランジスタ７〜
１０を切替動作させるためにパルス信号φが用い
られる。すなわち、このパルス信号φはインバー
タ１１を介して上記トランジスタ７，８それぞれ
のゲートに供給され、さらにこのインバータ１１
の出力はＶ_SS系の論理信号を2V_SS系にレベル変
換するレベルシフト回路１２に供給される。上記
インバータ１１の出力はこのレベルシフト回路１
２においてＶ_SS系から2V_SS系にレベル変換さ
れ、レベルシフト回路１２の出力はトランジスタ
９のゲートに直接、さらにインバータ１３を介し
てトランジスタ１０のゲートに供給される。この
ような構成の回路ではφが高レベルのときトラン
ジスタ７，１０がともにオンし、この両トランジ
スタ７，１０を直列に介してコンデンサ３が電池
４に並列接続される。またφが低レベルのときに
は、トランジスタ８，９がともにオンし、この両
トランジスタ８，９を直列に介してコンデンサ５
が電池４とコンデンサ３からなる直列回路に並列
接続される。すなわち、この回路では各トランジ
スタ７〜１０は電流スイツチ素子として作用す
る。

ところで液晶表示器のマルチプレツクス化によ
り、液晶表示器の駆動電圧の精度が要求されるよ
うになつて、上記各トランジスタ７〜１０のオン
抵抗値は小さくする必要が生じてきた。さらに
LSIに外付けされる上記２つのコンデンサ３，５
の外観形状を小型にするために、パルス信号φの
周波数は高くなる傾向にある。パルス信号φの周
波数が高くなると、トランジスタ７〜１０それぞ
れのφにする動作の遅れがφの周期に対して支配
的となり、貫通電流による電流ロスが無視できな
くなつてきた。なお、MOSトランジスタのオ
ン、オフの遅れは、バイポーラトランジスタにお
けるキヤリア蓄積による遅れに対して、ゲート電
極を駆動する部分における遅れが支配的であるこ
とが知られている。すなわち、MOSトランジス
タにおけるこの遅れは、トランジスタのオン抵抗
値を下げるために大きな形状のものを使用するた
め、ゲート容量が大きくなり、ゲート電極の駆動
に時間がかかることに起因しており、MOSトラ
ンジスタそのものによる遅れではない。第１図に
示す原理図では、スイツチ１，２の可動接点が固
定接点ａ側にともに接続されている状態から瞬時
に固定接点ｂ側に切替接続されるならば、貫通電
流は流れず、また昇圧動作も理想的に行なわれ
る。しかしながら第２図に示す従来回路では、オ
ンしているトランジスタ７をオフさせると同時に
オフしているトランジスタ８をオンさせ、さらに
オンしているトランジスタ１０をオフさせると同
時にオフしているトランジスタ９をオンさせるこ
とは不可能であり、トランジスタ７〜１０のオン
オフにともなつてたとえば次のような電流ロスが
生ずる。

(1) トランジスタ７，８のオン期間が重なること
によつて生ずる貫通電流。

(2) トランジスタ８，１０のオン期間が重なるこ
とによりコンデンサ３の充電電荷が放電される
際に生ずる電流。

(3) トランジスタ７，９のオン期間が重なること
によりコンデンサ３，５が短絡して生ずる電
流。

(4) トランジスタ９，１０のオン期間が重なるこ
とによりコンデンサ５の充電電荷が電池４を介
して放電される際に生ずる電流。

このような電流ロスのために従来の電圧昇圧回
路では、出力電圧を高精度に電池４の電圧Ｖ_SSの
倍の2V_SSにすることができなかつた。

このためさらに従来では第３図に示すように、
電圧昇圧回路に供給するパルス信号φよりも充分
に周期の短かいパルス信号φ_Sを用いて、上記の
ように２つのトランジスタのオン期間が重ならな
いようにしている。

すなわち、第３図においてパルス信号φはＤ型
フリツプフロツプ２１のデータ入力端に供給さ
れ、このフリツプフロツプ２１のクロツク入力端
には第４図に示すようにφよりも充分に周期の短
かいパルス信号φ_Sが供給される。さらに上記フ
リツプフロツプ２１のＱ出力信号およびパルス信
号φはナンドゲート２２およびノアゲート２３そ
れぞれに並列的に供給される。そして上記ナンド
ゲート２２の出力信号Ａはたとえば前記第２図中
のＰチヤネルMOSトランジスタ７のゲートに、
ノアゲート２３の出力信号Ｂは同じくＮチヤネル
MOSトランジスタ８のゲートにそれぞれ供給さ
れる。ここで第４図のタイミングチヤートに示す
ように、信号Ａが低レベルで信号Ｂが高レベルに
なつている期間は存在しないので、トランジスタ
７，８がともにオンすることがない。したがつて
トランジスタ７，８間では貫通電流は生じないこ
とになる。しかしながらφ_Sの周波数はたとえば
32768kHzという高いものであるために、fCV成分
による電流ロスが増大することになる。またトラ
ンジスタ７，８がともにオフしている期間（第４
図中のｔ）は常に一定に設定されるため、LSIの
製造上のばらつきによる各トランジスタのスイツ
チ動作のばらつきの最大値にこのｔを合わす必要
がある。そしてこのｔの期間中は昇圧動作が行な
われないと考えると、全体としての電圧昇圧効率
をそこなうことになる。

この発明は上記のような事情を考慮してなされ
たものであり、その目的とするところは、昇圧電
圧を高精度に得ることができるとともに昇圧効率
の高い電圧昇圧回路を提供することにある。

以下、図面を参照してこの発明の一実施例を説
明する。第５図はこの発明に係る電圧昇圧回路の
回路構成図であり、従来と同様に電池電圧の２倍
電圧を得る場合のものが示めされている。図にお
いて３１はＶ_SSなる出力電圧の電池であり、この
電池３１の正極側は接地電位点に接続される。ま
た上記電池３１の正極にはＰチヤネルMOSトラ
ンジスタ３２のソースおよびバツクゲートが接続
される。さらにこのトランジスタ３２のドレイン
にはＮチヤネルMOSトランジスタ３３のドレイ
ンおよびソースが接続される。そしてこのトラン
ジスタ３３のソースは上記電池３１の負極側に接
続され、この２つのトランジスタ３２，３３は前
記第１図中のスイツチ１に対応している。また上
記電池３１の負極側にはＮチヤネルMOSトラン
ジスタ３４のドレインが接続され、このトランジ
スタ３４のソースとバツクゲートとは共通接続さ
れ、この共通接続点がもう１つのＮチヤネル
MOSトランジスタ３５のドレインに接続され
る。さらにこのトランジスタ３５のソースとバツ
クゲートとは共通接続され、この共通接続点が電
圧出力端子３６に接続される。そして上記２つの
トランジスタ３４，３５は前記第１図中のスイツ
チ２に対応している。また上記２つのトランジス
タ３２，３３の接続点ａと、他方の２つのトラン
ジスタ３４，３５の接続点ｂとの間にはコンデン
サ３７が、上記電池３１の正極側と上記電圧出力
端子３６との間にはもう１つのコンデンサ３８が
それぞれ接続される。

１方上記各トランジスタ３２〜３５をオンオフ
制御するためのパルス信号φはノアゲート３９お
よびナンドゲート４０それぞれに供給される。上
記ノアゲート３９の出力はインバータ４１を介し
て上記トランジスタ３２のゲートに供給されると
ともに、上記ｂ点と接地電位点との間に直列接続
されたＮチヤネルおよびＰチヤネルMOSトラン
ジスタからなるインバータ４２に供給される。ま
たこのインバータ４２の出力は前記トランジスタ
３４のゲートに供給されるとともに、さらにもう
１つのインバータ４３を介して上記ナンドゲート
４０に供給される。ナンドゲート４０の出力はレ
ベルシフト回路４４に供給される。このレベルシ
フト回路４４には前記電池３１の出力電圧Ｖ_SSお
よび前記電圧出力端子３６の電圧2V_SSが供給さ
れ、ここで上記ナンドゲート４０の出力の論理レ
ベルがＶ_SS系から2V_SS系にレベル変換される。
そして上記レベルシフト回路４４の出力は電圧出
力端子３６と接地電位点との間に直列接続された
ＮチヤネルおよびＰチヤネルMOSトランジスタ
からなるインバータ４５に供給される。そしてこ
のインバータ４５の出力は前記トランジスタ３
５，３３それぞれのゲートに供給されるとともに
上記ノアゲート３９に供給される。

なお、上記インバータ４２，４５はレベル変換
用のものであり、インバータ４１，４３は信号の
論理状態を適合するために設けられている。

次に上記のように構成された回路の動作を第６
図に示すタイミングチヤートを用いて説明する。
いまφが低レベルでかつこのときインバータ４５
の出力ニが低レベルであると仮定すると、ノアゲ
ート３９の出力は高レベル、これに続くインバー
タ４１の出力イは低レベルとなつてトランジスタ
３２はオン状態になつている。また上記インバー
タ４１の出力イが低レベルのとき、インバータ４
２の出力ロは高レベルとなりトランジスタ３４も
オン状態になつている。１方低レベルとなつてい
るφが入力するナンドゲート４０の出力ハは無条
件に高レベルとなり、インバータ４５の出力ニは
低レベルとなる。したがつてこのインバータ４５
の出力ニが入力するトランジスタ３５，３３はと
もにオフ状態になつている。この状態ではオン状
態にある２つのトランジスタ３２，３４を直列に
介して、コンデンサ３７が電池３１の両極間に並
列接続され、コンデンサ３７がＶ_SSまで充電され
る。次にφが高レベルに反転する。φが反転して
高レベルになると、いままで高レベルであつたノ
アゲート３９の出力が低レベルに反転し、さらに
インバータ４１の出力イは高レベルに反転する。
上記インバータ４１の出力イが反転した高レベル
になると、いままでオン状態にあつたトランジス
タ３２がオフする。また上記出力イが高レベルに
なるとインバータ４２の出力ロは低レベルに反転
し、いままでオン状態にあつたトランジスタ３４
もオフする。上記出力ロが低レベルに反転した後
にインバータ４３の出力が高レベルに反転する。
このときφすでに高レベルになつているが、ナン
ドゲート４０の出力ハは上記インバータ４３の出
力が高レベルに反転した後に始めて低レベルに反
転する。そして上記出力イが高レベルに反転して
からナンドゲート４０の出力ハが低レベルに反転
するまでに、信号はゲートを３段直列に介して伝
達されることになるので、このナンドゲート４０
の出力ハが低レベルに反転するまでの間にトラン
ジスタ３２，３４はすでにオフ状態となつてい
る。上記出力ハが低レベルになるとこの出力ハは
レベルシフト回路４４を介してインバータ４５に
入力し、この後このインバータ４５の出力ニは高
レベルに反転する。上記出力ニが反転して高レベ
ルになると、いままでオフ状態にあつたトランジ
スタ３５，３３がともにオンする。このときには
トランジスタ３２，３４はすでにオフ状態にある
ため、トランジスタ３２，３３のオン期間の重な
りおよびトランジスタ３４，３５のオン期間の重
なりは生じない。そしてこの状態ではそれぞれオ
ンした２つのトランジスタ３５，３３を介して、
コンデンサ３８が直列接続状態にある電池３１と
コンデンサ３７に並列接続されて、コンデンサ３
８が先に充電されたコンデンサ３７の両端間電圧
Ｖ_SSと電池３１の両極間の電圧Ｖ_SSとの和の電圧
によつてＶ_SSの２倍の電圧2V_SSまで充電され
る。すなわちコンデンサ３８を充電する際の基本
的な動作は、トランジスタ３２，３４がオフにな
つたことを、ナンドゲート４０でトランジスタ３
２，３４のゲート電位がそのスレツシヨルド電位
に達しているかどうかで検出し、これが検出され
たらこのナンドゲート４０を開けてパルス信号φ
を通し、これをゲート駆動信号として供給するこ
とによりトランジスタ３５，３３をオンさせて行
なうようにしている。なお、実際には信号イから
信号ハまでの間にはインバータ４２と４３が挿入
されており、これらのインバータによる信号遅延
時間が存在している。この信号遅延時間の存在に
よりトランジスタ３５，３３がオンするタイミン
グが遅れるが、この遅れは前記ゲート電位の検出
における検出誤差分を補償している。

次にφが再び低レベルに反転する。φが反転し
て低レベルになると、いままで高レベルであつた
ナンドゲート４０の出力ハが低レベルに反転す
る。上記出力ハが低レベルになるとインバータ４
５の出力ニは低レベルに反転する。そして上記出
力ニが反転して低レベルになると、いままでオン
状態にあつたトランジスタ３５，３３がオフす
る。このときφはすでに低レベルになつている
が、ノアゲート３９の出力は上記インバータ４５
の出力ニが低レベルに反転した後に始めて高レベ
ルに反転し、これに続くインバータ４１の出力イ
は低レベルに反転する。そして上記インバータ４
５の出力ニが低レベルに反転してからインバータ
４１の出力イが低レベルに反転するまでに、信号
はゲートを２段直列に介して伝達されることにな
るので、このインバータ４１の出力イが低レベル
に反転するまでの間にトランジスタ３５，３３は
すでにオフ状態になつている。また上記出力イが
低レベルになると、いままでオフしていたトラン
ジスタ３２がオンする。さらに上記出力イが低レ
ベルになるとインバータ４２の出力ロが高レベル
に反転して、この後トランジスタ３４がオンす
る。このためトランジスタ３２，３３のオン期間
の重なりおよびトランジスタ３４，３５のオン期
間の重なりは生じない。そしてこの状態では前記
と同様にオン状態にある２つのトランジスタ３
２，３４を直列に介して、コンデンサ３７が電池
３１の両極間に並列接続され、コンデンサ３７が
Ｖ_SSまで充電される。すなわちコンデンサ３７を
充電する際の基本的な動作は、トランジスタ３
５，３３がオフになつたことを、ノアゲート３９
でトランジスタ３５，３３のゲート電位がそのス
レツシヨルド電位に達しているかどうかで検出
し、これが検出されたらこのノアゲート３９を開
けてパルス信号φを通し、これをゲート駆動信号
として供給することによりトランジスタ３２，３
４をオンさせて行なうようにしている。なお、実
際にはノアゲート３９の出力信号はインバータ４
１を介してトランジスタ３２，３４のゲートに供
給されており、このインバータ４１による信号遅
延時間が存在している。

このようにトランジスタ３２，３４がオフして
からトランジスタ３５，３３をオンさせ、あるい
はこれと反対にトランジスタ３５，３３がオフし
てからトランジスタ３２，３４をオンさせるよう
にしているので、トランジスタ３２，３３のオン
期間、トランジスタ３４，３５のオン期間、トラ
ンジスタ３３，３４のオン期間、トランジスタ３
２，３５のオン期間それぞれに重なりは生じな
く、貫通電流がしない。したがつて電流ロスを少
なくすることができ、高精度に2V_SSを得ること
ができる。また従来のように高い周波数のパルス
信号を用いる必要がないので、消費電力も低くお
さえることができる。さらにトランジスタ３２〜
３５がすべてオフとなつている期間は、インバー
タ、ナンドゲートあるいはノアゲートの遅延時間
によつて決定される。すなわち、これらの遅延時
間によつてトランジスタ３２〜３５のオフ期間が
形成されてしまうが、これらの遅延時間はLSI毎
に異なり、従来のように常に一定の期間ｔだけト
ランジスタ３２〜３５のオフ期間を作る場合に比
べて最少限の期間にすることができる。このた
め、昇圧効率を高くすることができる。

なおこの発明は上記の一実施例に限定されるも
のではなく、たとえば上記実施例では電池３１の
電圧Ｖ_SSを２倍に昇圧する電圧昇圧回路について
説明したが、これは３倍、４倍等に昇圧するもの
についても適用できることはもちろんである。

以上、説明したようにこの発明によれば、昇圧
電圧を高精度に得ることができるとともに、昇圧
効率の高い電圧昇圧回路が提供できる。

【図面の簡単な説明】

第１図は電圧昇圧回路の原理図、第２図は従来
の電圧昇圧回路の構成図、第３図は従来の他の電
圧昇圧回路の一部分の構成図、第４図はその動作
を示すタイミングチヤート、第５図はこの発明の
一実施例に係る電圧昇圧回路の構成図、第６図は
その動作を示すタイミングチヤートである。 ３２……ＰチヤネルMOSトランジスタ、３３
〜３５……ＮチヤネルMOSトランジスタ、３
７，３８……コンデンサ、３９……ノアゲート、
４０……ナンドゲート、４１，４２，４３，４５
……インバータ、４４……レベルシフト回路。

Claims (1)

1. 【特許請求の範囲】 １ パルス信号が第１のレベル状態のときには一
   対の電位供給端間に容量を接続してこの容量を充
   電せしめ、 上記パルス信号の第２のレベル状態のときには
   上記一対の電位供給端間に上記容量を直列に切替
   接続しこの両端に他の容量を並列接続してこの他
   の容量を充電せしめる如く順次他の容量を充電し
   て電圧の昇圧を行なうとともに、 上記各容量の切替接続をそれぞれ一対の電流ス
   イツチ素子としてのMOSトランジスタによつて
   行なうようにした電圧昇圧回路であつて、 上記パルス信号と上記各一方のMOSトランジ
   スタの駆動遅延を含むゲート駆動信号とが供給さ
   れこのゲート駆動信号が所定レベルに達した際に
   パルス信号を各他方のMOSトランジスタのゲー
   ト駆動信号として出力する第１のゲート回路と、 上記パルス信号と上記各他方のMOSトランジ
   スタの駆動遅延を含むゲート駆動信号とが供給さ
   れこのゲート駆動信号が所定レベルに達した際に
   パルス信号を上記各一方のMOSトランジスタの
   ゲート駆動信号として出力する第２のゲート回路
   とを設けたことを特徴とする電圧昇圧回路。