JPS58101323A - キ−ボ−ド制御方式 - Google Patents
キ−ボ−ド制御方式Info
- Publication number
- JPS58101323A JPS58101323A JP56198486A JP19848681A JPS58101323A JP S58101323 A JPS58101323 A JP S58101323A JP 56198486 A JP56198486 A JP 56198486A JP 19848681 A JP19848681 A JP 19848681A JP S58101323 A JPS58101323 A JP S58101323A
- Authority
- JP
- Japan
- Prior art keywords
- key
- keyboard
- code
- polling
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はキーボードタイプのデータ入力装置において複
数のキーボードを選択制御するキーボード制御方式に関
する亀のである。
数のキーボードを選択制御するキーボード制御方式に関
する亀のである。
キーボードを入力手段とするデータ入力装置く於てキー
ボードは、その使用目的に応じて異なう九タイプのキー
ボーＶが接続される。次に第１図を用いて従来のキーボ
ードの選択制御方式を説明する。同図に於て（１）は入
力装置ＫＪＩ’けるＣＰＵ本体、（２）はキーボードユ
ニットである。これらは単一双方向性ライン（３）を介
して接続さ、れている。本体（１）は、ＣＰ Ｕ （４
）、キーボードインターフェイス（ＫＢ■）（５）、主
メモリ（ＭＭＵ）（６）、キーボードタイプ鐵１１ｊｉ
ｌ路（ｉｃｉｓｒｙＰ）（７）から成っている。ＣＰ
Ｕ （４）は電源投入時にキーボードタイプ識別回路（
７）からキーボード識別コードを読取〉このキーボード
識別コードに合つ九キーコード変換テーブルを決める。
ボードは、その使用目的に応じて異なう九タイプのキー
ボーＶが接続される。次に第１図を用いて従来のキーボ
ードの選択制御方式を説明する。同図に於て（１）は入
力装置ＫＪＩ’けるＣＰＵ本体、（２）はキーボードユ
ニットである。これらは単一双方向性ライン（３）を介
して接続さ、れている。本体（１）は、ＣＰ Ｕ （４
）、キーボードインターフェイス（ＫＢ■）（５）、主
メモリ（ＭＭＵ）（６）、キーボードタイプ鐵１１ｊｉ
ｌ路（ｉｃｉｓｒｙＰ）（７）から成っている。ＣＰ
Ｕ （４）は電源投入時にキーボードタイプ識別回路（
７）からキーボード識別コードを読取〉このキーボード
識別コードに合つ九キーコード変換テーブルを決める。
以下キーボード（２）のキーボードコントローラ（ＫＢ
Ｃ）（８）から受皐るマトリックスキーデータがキース
ート変換テーブルによってキーデータに変換される。
Ｃ）（８）から受皐るマトリックスキーデータがキース
ート変換テーブルによってキーデータに変換される。
この方式では本体Ｏ）側にキーボードタイプ識別回路（
７）があるため、異なったタイプのキーボードユニット
（２）を取付ける毎に本体（１）側のキーボードタイプ
識別回路（７）４変更する必要が６り、異なつ九タイプ
のキーボードを取や変えるたびに繁雑な操作が必要とな
る欠点があり九。
７）があるため、異なったタイプのキーボードユニット
（２）を取付ける毎に本体（１）側のキーボードタイプ
識別回路（７）４変更する必要が６り、異なつ九タイプ
のキーボードを取や変えるたびに繁雑な操作が必要とな
る欠点があり九。
本発明は以上に述べ九欠点をなくすることを目的とする
。
。
以下に実施例により本発明の詳細な説明する。
第２図は本発明が適用される装置の一例を示すブロック
図である。同図に於て、ａｌはＣＰＵ本体、１社キーポ
ーｒユニット、Ｑｌはこれら両者を接続゛する単一双方
向性ラインである。本体■はＣＰＵＩＣ２１゜主メモリ
（ＭＭＵ）（至）、キーボードインターフェイス（至）
から成に、一方、キーボードａっはキーマトリックスＣ
ｌ１）、キーボードタイプコード生成回路（至）、そし
てキーボードコントローラ（至）、マイクロブＵセツ？
（ＣＰＵ１）ｅ４からなっている。
図である。同図に於て、ａｌはＣＰＵ本体、１社キーポ
ーｒユニット、Ｑｌはこれら両者を接続゛する単一双方
向性ラインである。本体■はＣＰＵＩＣ２１゜主メモリ
（ＭＭＵ）（至）、キーボードインターフェイス（至）
から成に、一方、キーボードａっはキーマトリックスＣ
ｌ１）、キーボードタイプコード生成回路（至）、そし
てキーボードコントローラ（至）、マイクロブＵセツ？
（ＣＰＵ１）ｅ４からなっている。
以下に本発明の動作を第２図の構成に基づき説明する。
ＣＰＵ本体■儒のＣＰＵ１１２１）はキーボード側Ｋｊ
ｉｐｆｆるマイクロプロセッサ（至）の処理時間よ抄も
長い適蟲な一定間隔によってキーボードａ２に対しポー
リングで割込みをかける。キーボードａり儒におけるマ
イクロプロセラ？（財）はこのポーリング割込みにより
ポーリングデータを受けとる。その内容によってマトリ
ックスキーコードノＺツファ（マイクロプロセッサが内
蔵するＲＡＭ内）のマトリックスキーコード又はキーボ
ードタイプコード生成回路（２）から出力されるキーボ
ードタイプコーＦをＣＩ’Ｕ本体■儒に送出する。キー
ボードユニットｎにあるマイクロプロセッサ（至）は第
３図に示すような働きをする。即ち、電源投入後、必要
な初期設定を行なったやち、本体ａ１）側からのポーリ
ングを待っている。本体−側からポーリングがあるとマ
イクロプロセッサ（至）はポーリングデータを壜）込む
。ポーリングデータの内容がマトリックスデータ要求コ
マンＦであればマイクロプロセッサ（２）はキーボード
マトリックススキャンを行ない押され九キーのマトリッ
クスキーデータを本体（ＩＩＫ送信する。ポーリングデ
ータの内容がキーボードタイプ要求コマンドであれば中
−ボードタイプボードを読取や本体１に送信する。一方
本体０側のＣＩ’Ｕ。
ｉｐｆｆるマイクロプロセッサ（至）の処理時間よ抄も
長い適蟲な一定間隔によってキーボードａ２に対しポー
リングで割込みをかける。キーボードａり儒におけるマ
イクロプロセラ？（財）はこのポーリング割込みにより
ポーリングデータを受けとる。その内容によってマトリ
ックスキーコードノＺツファ（マイクロプロセッサが内
蔵するＲＡＭ内）のマトリックスキーコード又はキーボ
ードタイプコード生成回路（２）から出力されるキーボ
ードタイプコーＦをＣＩ’Ｕ本体■儒に送出する。キー
ボードユニットｎにあるマイクロプロセッサ（至）は第
３図に示すような働きをする。即ち、電源投入後、必要
な初期設定を行なったやち、本体ａ１）側からのポーリ
ングを待っている。本体−側からポーリングがあるとマ
イクロプロセッサ（至）はポーリングデータを壜）込む
。ポーリングデータの内容がマトリックスデータ要求コ
マンＦであればマイクロプロセッサ（２）はキーボード
マトリックススキャンを行ない押され九キーのマトリッ
クスキーデータを本体（ＩＩＫ送信する。ポーリングデ
ータの内容がキーボードタイプ要求コマンドであれば中
−ボードタイプボードを読取や本体１に送信する。一方
本体０側のＣＩ’Ｕ。
内初期化のときにキーボーｆ ｘ ＝ットＱ３に対して
キーボードタイプ要求コマンドのポーリングを行なうと
とによ？＋−ボードａコは前記ポーリングに対する処理
を行ないキーボードタイプコードを送信してくる。この
キーボードタイプコーＶによりキーコード変換テーブル
が決められる。その後はキーポーｖ輪から送信して来る
マトリックスキーデータが先に決められたキーコード変
換テーブルによってキーコードに変換される。
キーボードタイプ要求コマンドのポーリングを行なうと
とによ？＋−ボードａコは前記ポーリングに対する処理
を行ないキーボードタイプコードを送信してくる。この
キーボードタイプコーＶによりキーコード変換テーブル
が決められる。その後はキーポーｖ輪から送信して来る
マトリックスキーデータが先に決められたキーコード変
換テーブルによってキーコードに変換される。
第４図に示すようなマトリックスキーデータ８８（５８
Ｈ）はキーボードタイプ＃１が接続されているときキー
コード（４１Ｈ）Ｋ変換され又キーボードタイプ＃２が
接続されているときはキーコード４２Ｈに変換されるＯ 本発明は以上のようになるものであって、これによ抄異
なるタイプのキーボードを取りつける場合に本体側及び
キーボード側双方での変更が不要とな抄、又本体側でキ
ーボードタイプをチェックしているためキーコードの変
換ミスがなくなる効果がある。
Ｈ）はキーボードタイプ＃１が接続されているときキー
コード（４１Ｈ）Ｋ変換され又キーボードタイプ＃２が
接続されているときはキーコード４２Ｈに変換されるＯ 本発明は以上のようになるものであって、これによ抄異
なるタイプのキーボードを取りつける場合に本体側及び
キーボード側双方での変更が不要とな抄、又本体側でキ
ーボードタイプをチェックしているためキーコードの変
換ミスがなくなる効果がある。
第１図は従来のΦ−ボード制御方式が適用された装置を
示すブロック図、第２図は本発明が適用される俵置例を
示すブロック図、第３図はキーボード内に設けたマイク
ロプロセッサの動作の流れ図、第４図はマトリックスキ
ーデータのキーボードタイプ別を示すフォーマット図で
ある０１１：ＣＰＵ本体、 １２：キーボードユニット、 １３：単一双方向性ライン、 ３４：マイクロプロセッサ。 代理人 弁理士 井 上 −男 第 ３ 図 第４図
示すブロック図、第２図は本発明が適用される俵置例を
示すブロック図、第３図はキーボード内に設けたマイク
ロプロセッサの動作の流れ図、第４図はマトリックスキ
ーデータのキーボードタイプ別を示すフォーマット図で
ある０１１：ＣＰＵ本体、 １２：キーボードユニット、 １３：単一双方向性ライン、 ３４：マイクロプロセッサ。 代理人 弁理士 井 上 −男 第 ３ 図 第４図
Claims (1)
- ＣＰＵ本体とキーボードユニットとが単一双方向性ライ
ンを介して接続され、シリアルデータが転送されるキー
ボードデータ入力装置において、上記キーボードユニッ
トにマイクルプロセッサを搭載し、上記ＣＰＵ本体から
のポーリングによりキーイン処理を行う構成とする仁と
Ｋよ如、上記マイクロプロセッサはポーリングデータを
取込みそれを鱗読してキータイプコードあるい祉マトリ
クススキャンデータを送出し、ＣＰＵ本体はこれを受信
し上記キーボードユニットよυ送出されるタイプコード
に従い複数存在するキースート変換テーブルのうち＃当
テーブルを選択し、以降上記キーボードユニットから送
出されるマトリクスコードを上記選択され九キーコード
変換テーブルに基づいて変換し入力データとすることを
特徴とするキーポーＶ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198486A JPS58101323A (ja) | 1981-12-11 | 1981-12-11 | キ−ボ−ド制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198486A JPS58101323A (ja) | 1981-12-11 | 1981-12-11 | キ−ボ−ド制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58101323A true JPS58101323A (ja) | 1983-06-16 |
Family
ID=16391910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56198486A Pending JPS58101323A (ja) | 1981-12-11 | 1981-12-11 | キ−ボ−ド制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101323A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163626A (ja) * | 1983-03-07 | 1984-09-14 | Sanyo Electric Co Ltd | キ−ボ−ド識別方式 |
| JPS59216231A (ja) * | 1983-05-24 | 1984-12-06 | Nec Corp | キ−ボ−ドを有する情報処理システム |
| JPS62239265A (ja) * | 1986-04-10 | 1987-10-20 | Canon Inc | 文書処理装置 |
-
1981
- 1981-12-11 JP JP56198486A patent/JPS58101323A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163626A (ja) * | 1983-03-07 | 1984-09-14 | Sanyo Electric Co Ltd | キ−ボ−ド識別方式 |
| JPH0210964B2 (ja) * | 1983-03-07 | 1990-03-12 | Sanyo Electric Co | |
| JPS59216231A (ja) * | 1983-05-24 | 1984-12-06 | Nec Corp | キ−ボ−ドを有する情報処理システム |
| JPH0420212B2 (ja) * | 1983-05-24 | 1992-04-02 | Nippon Electric Co | |
| JPS62239265A (ja) * | 1986-04-10 | 1987-10-20 | Canon Inc | 文書処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2090709A1 (en) | System to service processor interface for a tablet computer | |
| JPS58101323A (ja) | キ−ボ−ド制御方式 | |
| EP0473279B1 (en) | Communication control apparatus for computing systems | |
| JPS5916035A (ja) | コンピユ−タにおけるｄｍａ方式 | |
| KR970002412B1 (ko) | 디엠에이(dma)가 가능한 통신코프러세서 보드 | |
| JPH01222342A (ja) | データ処理装置 | |
| JPS57114925A (en) | Hold control system | |
| JPS61198944A (ja) | ポ−リング方式 | |
| JPH06161974A (ja) | マルチｃｐｕボードの診断方法 | |
| JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速ｐｉｏ伝送方法 | |
| JPS6329862A (ja) | デ−タ通信システム | |
| JPS6412365A (en) | Interface device | |
| JPH03201151A (ja) | 入出力制御装置 | |
| JPH0227460A (ja) | 割り込み保留レジスタ制御方式 | |
| JPH04525A (ja) | データ処理装置のバスマウスインタフェース回路 | |
| JPH02202122A (ja) | キーボード制御方式 | |
| JPS60236343A (ja) | エコ−バツク制御方式 | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPH02228852A (ja) | 回線アダプタのデータ転送方式 | |
| JPH064456A (ja) | データ転送制御装置 | |
| JPH02299004A (ja) | プログラマブルコントローラのモニタ方式 | |
| JPH0417540B2 (ja) | ||
| JPH029944U (ja) | ||
| JPH02228753A (ja) | 自動構成設定方式 | |
| JPS6260044A (ja) | 通信制御装置 |