JPH02228852A

JPH02228852A - 回線アダプタのデータ転送方式

Info

Publication number: JPH02228852A
Application number: JP1050512A
Authority: JP
Inventors: Hiroki Shibata; 柴田　拡揮
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-03-02
Filing date: 1989-03-02
Publication date: 1990-09-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕少なくとも、回線からのデータの送受信を制御する文字
組立分解制御部（ＵＲＴ）と、マイクロプロセッサ（Ｈ
Ｐ（１）　とで構成される回線アダプタ（ＬＡ）と、複
数個の該回線アダプタ（ＬＡＯ〜）を共通に制御する回
線制御部ＣＬＡＣ）から構成される通信制御処理装置で
の回線アダプタのデータ転送方式に関し、専用の保守用
インタフェースを用いることなく、各回線アダプタ（Ｌ
ＡＯ〜）内の各種状態情報を、上位の回線制御部（ＬＡ
Ｃ）に転送して、該回線アダプタ（ＬＡＯ〜）を保守・
診断することを目的とし、該回線アダプタ（ＬＡＯ〜）
に、ビット・シリアル変換レジスタ（ＳＩＦＴ）と、保
守用コマンドレジスタ及び、保守用プログラムを備え、
上記回線制御部（ＬＡＣ）から保守用コマンドを受信す
ると、該保守用プログラムの制御の基に、該回線アダプ
タ（ＬＡ）内の各種状態情報を、上記文字組立分解制御
部（ＵＲＴ）が扱う回線手順に従って、上記ビット・シ
リアル変換レジスタ（ＳＩＦＴ）に順次セットし、該ビ
ット・シリアル変換レジスタ（ＳＩＦＴ）からのビット
シリアルデータ■を上記文字組立分解制御部（ＵＲＴ）
の受信データとして送り込み、回線制御部（ＬＡＣ）へ
該回線アダプタ（ＬＡＯ〜）内の各種状態情報を転送す
るように構成する。

〔産業上の利用分野〕

本発明は、少なくとも、回線からのデータの送受信を制
御する文字組立分解制御部（ＵＲＴ）と、マイクロプロ
セッサ（？ｌＰυ）とで構成される回線アダプタ（ＬＡ
）と、複数の該回線アダプタ（ＬＡＯ〜）を共通に制御
する回線制御部（ＬＡＣ）から構成される通信制御処理
装置での回線アダプタのデータ転送方式に関する。

近年の通信制御方式の多様化により、回線アダプタ（Ｌ
Ａ）機能の拡張化が必要となってきている。

例えば、統合サービスディジタル網（ＩＳＤＮ）のサポ
ート等が、その代表例である。

このような機能の拡張化に伴い、該回線アダプタ（ＬＡ
）に対する保守・診断機能も、更に、充実される必要が
出てきた。

然して、該回線アダプタ（ＬＡ）は通信制御処理装置に
、多数実装する為、１つの回線アダプタ（ＬＡ）におい
て、若干のハードウェア量が増加するだけで、該通信制
御処理装置全体が大きくなってしまう問題がある。

従って、できる限り少ないハードウェア量の追加で、該
回線アダプタ（ＬＡ）に対する保守・診断機能を充実で
きることが必要とされる。

〔従来の技術と発明が解決しようとする課題］第３図は
従来の回線アダプタのデータ転送方式を説明する図であ
り、（ａ）は従来の一般的な通信制御処理装置の構成例
を示し、（ｂ）は回線アダプタ（ＬＡ）の構成例を示し
ている。

先ず、（ａ）図に示した通信制御処理装置における通信
制御動作を簡単に説明すると、プロセシングユニット（
ＰＩＪ）１の指示に基づいて、回線からのシリアルデー
タは回線アダプタ（ＬＡＯ−ｎ）　５において、特定の
手順（例えば、ハイレベル伝送制御手順（ＨＤＬＣ）　
）に従って文字に組立られて、キャラクタデータの形で
上位の回線制御部（ＬＡＣ）　４に送出される。

該回線制御部（ＬＡＣ）　４は上記プロセシングユニッ
）（ＰＵ）１が実行する主記憶装置（ＭＭ）　３内の特
定のファームウェアの指示に基づいて、該上記受信した
キャラクタデータを、当該通信制御処理装置が扱うデー
タ形式、例えば、語形式に変換して、主記憶装置（ＭＭ
）　３にプログラム制御、或いは、ダイレクトメモリア
クセスコントロール（ＤＭＡ）手段で格納し、一連のデ
ータ転送が終了すると、上記プロセシングユニット（Ｐ
Ｉ）　１通知する。

該通知を受けたプロセシングユニット（ＰＵ）　１は、
主記憶装置（朋）３内の他の特定のファームウェアを実
行することで、ホストインタフェース制御部（ＩＰＣ）
　２を介して、プログラム制御、或いは、ダイレクトメ
モリアクセスコントロール（ＤＭＡ）手段で、該主記憶
装置（ＭＭ）　３内に格納されているデータをホスト（
ＨＯＳＴ）に転送する。

同様にして、該ホスト（ＨＯＳＴ）からのデータは、主
記憶装置（ＭＭ）　３を介して回線制御部（ＬＡＣ）　
４に転送され、ここで、回線アダプタ（ＬＡ）５が扱う
データ形式、例えば、キャラクタデータ形式に変換して
、１バイト毎、該回線アダプタ（ｌ、Δ）５に転送され
、該回線アダプタ（ＬＡ）　５では、該キャラクタデー
タをビットに分解して、対応する回線に送出する。

該回線アダプタ（ＬＡ）５での文字組立９分解処理は、
（ｂ）図に示したように、回線アダプタ（ＬＡＣ）４か
ら外部レジスタ（ＥＴＲ）　５４に、転送速度、転送モ
ード等が設定されたことにより生じた割込み要求に基づ
いて、マイクロプロセッサ（ＭＰＵ）　５０が、リード
オンリーメモリ（ＲＯＭ）　５３に格納されている回線
手順１回線種別に対応した特定のマイクロプログラムを
実行することで、例えば、統合サービスディジタル網（
ＩＳＤＮ）回線の場合には、国際電信電話諮問委員会（
ＣＣＩＴＴ）勧告、Ｉ　４６０．４６１，４６３による
変換規定に従った変換を行う為に、コンバータ（ＣＯＮ
Ｖ）　５１を経由して、或いは、交換回線、専用回線等
の場合には、直接受信したビットシリアルなデータを、
予め、定められている回線制御手順（例えば、ハイレベ
ル伝送制御手順（ＩＩＤＬＣ）　）に従って行われる。

このように動作する通信制御処理装置の回線アダプタ（
ＬＡ）　５を保守・診断する場合、従来方式においては
、（ａ）　、　（ｂ）図に示されているように、例えば
、サービスプロセッサ（ＳＶＰ）　６．或いは、回線制
御部（ＬＡＣ）　４との間に専用の保守用インフッニス
（例えば、図示のＳｖＰ制御バス）が設けられのが一般
的であった。

この場合、該回線アダプタ（ＬＡ）　５内には、（ｂ）
図に示すように、マイクロプロセッサ（ＭＰｔｌ）　５
０相当の機能を有するＳｖＰインタフェース回路（Ｓｍ
５７が備えられており、該ＳＶＰインタフェース回路（
ＳＶＩ）　５７が、該回線アダプタ（ＬＡ）　５内の各
種状態情報、例えば、ランダムアクセスメモリ（ＲＡＭ
）　５２の制御情報、転送速度、転送モード等を保持し
ている外部レジス２　（ＥＴＲ）　５４内のデータ、或
いは、文字組立分解制御部（Ｕｌ？Ｔ）　５５等の情報
を共通バス５８を介して読み出し、サービスプロセッサ
（ＳＶＰ）に送出していた。

この為、当該通信制御処理装置としては、該回線アダプ
タ（ＬＡＯ〜）５を保守・診断を行う為のハードウェア
量がかなり多くなるという問題があった。

本発明は上記従来の欠点に鑑み、少なくとも、回線から
のデータの送受信を制御する文字組立分解制御部（ＵＲ
Ｔ）と、マイクロプロセッサ（ＭＰＵ）とで構成される
回線アダプタ（ＬＡ）と、複数の該回線アダプタ（ＬＡ
Ｏ〜）を共通に制御する回線制御部（ＬＡＣ）から構成
される通信制御処理装置において、専用の保守用インタ
フェースを用いることなく、回線アダプタ（ＬＡＯ〜）
内の各種状態情報を、上位の回線制御部（ＬＡＣ）に転
送して、該回線アダプタ（ＬＡＯ〜）を保守・診断する
ことができるデータ転送方式を提供することを目的とす
るものである。

〔課題を解決するための手段〕

°第１図は本発明の原理構成図である・。

上記の問題点は下記の如くに構成された回線アダプタ（
し＾）のデータ転送方式によって解決される。

少なくとも、回線からのデータの送受信を制御する文字
組立分解制御部（ＵＲＴ）　５５と、マイクロプロセッ
サ（ＭＰＵ）　５０とで構成される回線アダプタ（ＬＡ
Ｏ−ｎ）　５と、複数の該回線アダプタ（ＬＡＯ−ｎ）
　５を共通に制御する回線制御部（ＬＡＣ）　４から構
成される通信制御処理装置において、該回線アダプタ（ＬＡ０〜ｎ）　５に、ビット・シリア
ル変換レジスタ（ＳＩＦＴ）　５６と、保守用コマンド
レジスタ５４．及び、保守用プログラム５３ａを備え、
上記回線制御部（ＬＡＣ）　４から保守用コマンドを受
信すると、該保守用プログラム５３ａの制御の基に、該
回線アダプタ（ＬＡ０〜ｎ）　５内の各種状態情報を、
上記文字組立分解制御部（ｔｌＲＴ）　５５が扱う回線
手順に従って、上記ビット・シリアル変換レジスタ（Ｓ
ＩＦＴ）　５６に順次セットし、該ビット・シリアル変
換レジスタ（ＳＩＦＴ）　５６からのビットシリアルデ
ータ■を上記文字組立分解制御部（ｔｌｌ？Ｔ）　５５
の受信データとして送り込み、回線制御部（ＬＡＣ）　
４へ該回線アダプタ（ＬＡ０〜ｎ）　５内の各種状態情
報を転送するよう・に構成する。

〔作用）即ち、本発明によれば、少なくとも、回線からのデータ
の送受信を制御する文字組立分解制御部（ＵＲＴ）　と
、マイクロプロセッサ（ＭＰＵ）とで構成される回線ア
ダプタ（ＬＡＯ〜）と、複数個の該回線アダプタ（ＬＡ
Ｏ〜）を共通に制御する回線制御部（ＬＡＣ）から構成
される通信制御処理装置において、高機能化された回線
アダプタ（ＬＡＯ〜）の保守１診断を行う際に、該回線
アダプタ（ＬＡＯ〜）が文字の組立・分解を行う文字組
立分解制御部（ＵＲＴ）　、及びマイクロプロセッサ（
ＭＰＵ）を具備していることに着目し、該回線アダプタ
（ＬＡＯ〜）に、上位装置から送られてくる保守用コマ
ンドを認識できる手段を設けておいて、該通信制御処理
装置のプロセシングユニット（ＰＵ）の指示に基づいて
、上位の回線制御部（ＬＡＣ）から保守用コマンドを送
出し、該保守用コマンドを受信した回線アダプタ（ＬＡ
Ｏ〜）においては、マイクロプロセッサ（ＭＰｔＪ）に
割込み、該別込みを検知したマイクロプロセッサ（ＭＰ
Ｕ）は、予め、リードオンリメモリ（ＲＯＭ）内に格納
されている保守用マイクロプログラムを起動し、該マイ
クロプログラムが回線アダプタ（ＬＡ０〜）内の各種情
報を、該回線アダプタ（ＬＡ０〜）内の文字組立分解制
御部（ＩＪＩ？Ｔ）が扱う手順、例えば、ハイレベル伝
送制御手順（）ＩＤＬｃ）に従って、特定のビット・シ
リアル変換レジスタ（ＳＩＦＴ）に、必要な制御符号を
生成・付加して設定し、該設定したビット・シリアル変
換レジスタ（ＳＩＦＴ）の内容を文字組立分解制御部（
ＵＲＴ）に転送することで、該文字組立分解制御部（Ｕ
ＲＴ）から、恰も、回線データを受信したかのように見
せ掛けて上位の回線制御部（ＬＡＣ）に送出し、該回線
制御部（ＬＡＣ）は該一連のデータを、プログラム制御
１又は、ダイレクトメモリアクセスコントロール（ＤＭ
＾）手段で主記憶装置（ＭＭ）に転送し、該転送の終了
を検知すると、該通信制御処理装置のプロセシングユニ
ット（ＰＵ）に通知スる。

該プロセシングユニット（Ｐｔｌ）は、該回線アダプタ
（ＬＡ）からの状態情報の主記憶装置（旧）への転送の
終了を検知すると、サービスプロセッサ（ＳＶＰ）に、
プログラム制御、又は、ダイレクトメモリアクセスコン
トロール（ＤＭへ）手段で転送するようにしたものであ
るので、専用の保守用インタフニス線、及び、インタフ
ェース回路を設けることなく、該サービスプロセッサ（
ＳＶＰ）による回線アダプタ（ＬＡ）の保守１診断がで
きる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の原理構成図であり、第２図は本
発明の一実施例を示した図であって、第２図におけるビ
ット・シリアル変換レジスタ（ＳＩＰＴ）　５６．該ビ
ット・シリアル変換レジスタ（ＳＩＦＴ）　５６、に設
定されたデータをビット・シリアル信号■で文字組立分
解制御部（ＵＲＴ）　５５に転送する手段、外部レジス
タ（ＥＴＲ）　５４での保守用コマンドデコド手段５４
ａ、及び、マイクロプロセッサ（ＭＰＵ）　５０が実行
する保守用プログラム５３ａが本発明を実施するのに必
要な手段である。尚、全図を通して同じ符号は同じ対象
物を示している。

以下、第１図を参照しながら、第２図によって、本発明
のデータ転送方式を説明する。

本発明を実施しても、通信制御処理装置での通信制御の
基本的な動作は、特に、変わることはないので省略し、
ここでは、回線アダプタ（ＬＡ）５内の各種状態情報を
回線データを受信したかのように見せ掛けて、回線制御
部（ＬＡＣ）　４に転送する手段を中心にして説明する
。

前述のように、回線アダプタ（ＬＡ）　５は、第２図に
示すように構成されていて、回線制御部（ＬＡＣ）４か
ら外部レジスタ（ＥＴＲ）　５４に、転送速度、転送モ
ード等が設定されると、該外部レジスタ（ＥＴＲ）５４
はマイクロプロセッサ（？ｌＰｔ１）　５０に特定の割
込み要求を上げるように構成されている。

そこで、本発明においては、該外部レジスタ（ＥＴＲ）
　５４に回線制御部（ＬＡＣ）　４から設定される保守
用コマンドを検知するデコード手段５４ａを設けておき
、該回線制御部（ＬＡＣ）　４から該保守用コマンドが
発行されると、マイクロプロセッサ（ＭＰＵ）　５０に
割込み要求を上げるようにする。

マイクロプロセッサ（ＭＰＵ）　５０は、該別込み要求
を検出すると、上記リードオンリメモリ（ＲＯＭ）　５
３内に格納されている保守用プログラム５３ａを起動し
、当該回線アダプタ（ＬＡ）　５内の各種状態情報、例
えば、外部レジスタ（ＥＴＡ？）　５４．　ランダムア
クセスメモリ（ＲＡＭ）　５２．文字組立分解制御部（
ＵＲＴ）　５５等の情報を、該文字組立分解制御部（Ｕ
ＲＴ）　５５が扱う手順、例えば、ハイレベル伝送制御
手順（ＨＤＬＣ）に従って、制御符号と共に、本発明の
ビット・シリアル変換レジスタ（ＳＩＦＴ）　５６に順
次セットし、ビット・シリアルデータ■に変換して、マ
ルチプレクサ（ＭＰＸ）　５９を介して、該文字組立分
解制御部（ＵＲＴ）　５５に送出する。

該文字組立分解制御部（ＵＲＴ）　５５においては、該
ビット・シリアルデータ■を、恰も、回線からのビット
・シリアルデータとみなして、キャラクタデータに変換
し、上位の回線制御部（ＬＡＣ）　４に転送する。

回線制御部（ＬＡＣ）　４は該データを通常のデータと
同じように受は取り、プロセシングユニット（ＰＵ）　
ｌに割込み手段で通知する。

この後、該回線制御部（ＬＡＣ）　４は、該プロセシン
グユニット（ＰＵ）　ｌからの指示に基づいて、プログ
ラム制御、或いは、ダイレクトメモリアクセスコントロ
ール（ＤＭＡ）手段によって、該データを主記憶装置（
ＭＭ）　３に格納する。

該データの格納の終了を上記プロセシングユニット（Ｐ
Ｕ）　１が検知すると、サービスプロセッサ（ＳＶＰ）
　６に通知することで、該サービスプロセッサ（ＳＶＰ
）　６は主記憶装置（ＭＭ）　３の所定の領域に格納さ
れている該データを読み取り、解析、コンソール（ＣＤ
Ｕ）　６ａ等への表示を行う。

上記の例は回線アダプタ（ＬＡ）　５内の状態情報をサ
ービスプロセッサ（ＳＶＰ）　６に転送する例で説明し
たが、逆に、サービスプロセッサ（ＳＶＰ）　６のコン
ソール（ＣＤＩＪ）　６ａから、該回線アダプタ（ＬＡ
）　５に保守９診断の為の制御データを送ることも、例
えば、制御用の保守用コマンドを送出することで、上記
と逆の動作でできることはいう迄もないことである。

このように、本発明は、少なくとも、回線からのデータ
の送受信を制御する文字組立分解制御部（ＵＲＴ）と、
マイクロプロセッサ（ＭＰＵ）　とで構成される回線ア
ダプタ（ＬＡＯ〜）と、複数個の該回線アダプタ（ＬＡ
Ｏ〜）を共通に制御する回線制御部（ＬＡＣ）から構成
される通信制御処理装置において、回線アダプタ（ＬＡ
Ｏ〜）には、文字組立分解制御回路（ＵＲＴ）　、及び
、マイクロプロセッサ（ＭＰＵ）が具備されていること
に着目し、該回線アダプタ（ＬＡＯ〜）内に、ビット・
シリアル変換レジスタ（ＳＩＦＴ）と、保守用プログラ
ム、及び、保守用コマンド認識手段とを設けて、上位の
回線制御部（ＬＡＣ）から保守用コマンドを送出し、該
保守用コマンドを受信した回線アダプタ（ＬＡ０〜）で
は、上記保守用プログラムを起動することで、該回線ア
ダプタ（ＬＡ０〜）内の各種状態情報を、回線からのデ
ータを受信したかのように見せ掛けて、文字組立分解制
御部（ＵＲＴ）に送出し、該文字組立分解制御部（ＵＲ
Ｔ）では、該受信された状態情報を通常の回線データと
同じ扱いで、キャラクタデータに変換して上位の回線制
御部（ＬＡＣ）に転送するようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の回線アダプタの
データ転送方式は、少なくとも、回線からのデータの送
受信を制御する文字組立分解制御部（ＵＲＴ）と、マイ
クロプロセッサ（ＭＰＵ）とで構成される回線アダプタ
（ＬＡＯ〜）と、複数個の該回線アダプタ（ＬＡＯ〜）
を共通に制御する回線制御部（ＬＡＣ）から構成される
通信制御処理装置において、該回線アダプタ（ＬＡＯ〜
）に、ビット・シリアル変換レジスタ（ＳＩＦＴ）と、
保守用コマンドレジスタ。

及び、保守用プログラムを備え、上記回線制御部（ＬＡ
Ｃ）から該保守用コマンドを受信すると、該保守用プロ
グラムの制御の基に、該回線アダプタ（ＬＡ）内の各種
状態情報を、上記文字組立分解制御部（ＵＲＴ）が扱う
回線手順に従って、上記ビット・シリアル変換レジスタ
（ＳＩＦＴ）に順次セットし、該ビット・シリアル変換
レジスタ（ＳＩＦＴ）からのビットシリアルデータ■を
上記文字組立分解制御部（ＵＲＴ）の受信データとして
送り込み、回線制御部（ＬＡＣ）へ該回線アダプタ（Ｌ
ＡＯ〜）内の各種状態情報を転送するようにしたもので
あるので、専用のインタフェース回路を設けることな（
、該サービスプロセッサ（ＳＶＰ）による回線アダプタ
（ＬＡＯ〜）の保守１診断ができる効果がある。

【図面の簡単な説明】

第１図は本発明の原理構成図９第２図は本発明の一実施例を示した図。第３図は従来の回線アダプタのデータ転送方式を説明す
る図。である。図面において、１はプロセシングユニ・シト（ＰＩ）。２はホストインタフェース制御部（Ｉｌ？Ｃ）。３は主記憶袋！（ＭＭ）、　　４は回線制御部（ＬＡＣ
）　。５は回線アダプタ（ＬＡ）。５０はマイクロプロセッサ（ＭＰＬＩ）　。５１はコンバータ（ＣＯＮＶ）。５２はランダムアクセスメモリ（ＲＡＭ）５３はリード
オンリメモリ（ＲＯＭ）　。５３ａは保守用プログラム、又は、保守用マイクロプロ
グラム。５４は外部レジスタ（ＥＴＲ）。５４ａは保守用コマンドデコード手段、又は、単に、デ
コード手段。５５は文字組立分解制御部（ＵＲＴ）　。５６はビット・シリアル変換レジスタ（ＳＩＦＴ）　。５７はｓｖｐインタフェース回路（Ｓｍ。５日は共通バス。５９はマルチプレクサ（ＭＰＸ）　。６はサービスプロセッサ（ＳＶＰ）　。６ａはコンソール（ＣＤｔｌ）　。 ■はビットシリアルデータ、ビットシリアル信号。をそれぞれ示す。第　２　図第１図（ａ）従来の回線アダプタのデータ転送方式を説明する図第図（その１）（ｂ）従来の回線アダプタのデータ転送方式を説明する図第図（その２）

Claims

【特許請求の範囲】少なくとも、回線からのデータの送受信を制御する文字
組立分解制御部（ＵＲＴ）（５５）と、マイクロプロセ
ッサ（ＭＰＵ）（５０）とで構成される回線アダプタ（
ＬＡ０〜ｎ）（５）と、複数の該回線アダプタ（ＬＡ０
〜ｎ）（５）を共通に制御する回線制御部（ＬＡＣ）（
４）から構成される通信制御処理装置において、該回線アダプタ（ＬＡ０〜ｎ）（５）に、ビット・シリ
アル変換レジスタ（ＳＩＦＴ）（５６）と、保守用コマ
ンドレジスタ（５４）、及び、保守用プログラム（５３
ａ）を備え、上記回線制御部（ＬＡＣ）（４）から保守用コマンドを
受信すると、該保守用プログラム（５３ａ）の制御の基
に、該回線アダプタ（ＬＡ０〜ｎ）（５）内の各種状態
情報を、上記文字組立分解制御部（ＵＲＴ）（５５）が
扱う回線手順に従って、上記ビット・シリアル変換レジ
スタ（ＳＩＰＴ）（５６）に順次セットし、該ビット・
シリアル変換レジスタ（ＳＩＦＴ）（５６）からのビッ
トシリアルデータ（［１］）を上記文字組立分解制御部
（ＵＲＴ）（５５）の受信データとして送り込み、回線
制御部（ＬＡＣ）（４）へ該回線アダプタ（ＬＡ０〜ｎ
）（５）内の各種状態情報を転送することを特徴とする
回線アダプタのデータ転送方式。