JPH1197819A

JPH1197819A - 電子部品

Info

Publication number: JPH1197819A
Application number: JP25530497A
Authority: JP
Inventors: Kojiro Hirota; 鉱二郎廣田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1997-09-19
Filing date: 1997-09-19
Publication date: 1999-04-09

Abstract

(57)【要約】【課題】小型化、低背化が可能な電子部品を提供す
る。【解決手段】電子部品１を構成する基板２の表面２ａ
は、突出部２ａ１、および突出部２ａ１に対して段差を
形成する底部２ａ２からなる。この底部２ａ２に、高さ
寸法が最大の表面素子５ａ、５ｂを実装し、突出部２ａ
１に、他の表面素子３、４を実装する。また、基板２の
裏面２ｂには、突出部２ａ１に対応する位置に、キャビ
ティ７を形成し、このキャビティ７に裏面素子８を収納
する。【効果】表面素子間の高さ寸法の差が吸収され、各裏
面素子を、基板の表面から同一の高さに揃えて配置し、
電子部品全体の小型化、低背化を実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種電子機器に用
いられる電子部品、特に、基板の表面に複数の素子が実
装されてなる電子部品に関する。

【０００２】

【従来の技術】従来の電子部品の構成を図４を用いて説
明する。

【０００３】図４において、２１は電子部品であり、基
板２２を備えてなる。ここで、とくに図示しないが、基
板２２は、それぞれ配線が印刷された複数枚のシートか
らなる多層配線基板である。また、基板２２の表面２２
ａには、表面素子として、トランジスタ等の高さ寸法の
比較的大きい素子２３ａ、２３ｂ、および抵抗、コンデ
ンサ等の高さ寸法の比較的小さい素子２４、２５が実装
される。また、基板２２の裏面２２ｂの略中央には、キ
ャビティ２６が形成されている。このキャビティ２６に
は、裏面素子として、ＩＣ（集積回路）等の素子２７が
実装される。ここで、キャビティ２６の深さ寸法は、素
子２７の高さ寸法より大きいため、素子２７の全体がキ
ャビティ２６の内部に収納されることとなり、電子部品
２１の低背化に寄与するものである。また、基板２２の
表面２２ａ側には金属製のシールドケース２８が装着さ
れる。このように構成される電子部品２１は、基板２２
の裏面２２ｂを実装面として、プリント基板（図示せ
ず）に実装されて用いられる。

【０００４】

【発明が解決しようとする課題】従来の電子部品２１に
おいては、基板２２の表面２２ａに実装される表面素子
のうち、高さ寸法の比較的大きい素子２３ａ、２３ｂ
が、高さ寸法の比較的小さい素子２４、２５より高い位
置に突出することとなる。また、素子２３ａ、２３ｂの
高さ寸法に対応して、シールドケース２８の高さ寸法も
大きくなるため、結果として、電子部品２１の高さ寸法
が大きくなり、電子部品２１の小型化、低背化を妨げる
ものとなっている。

【０００５】そこで、本発明においては、基板の表面に
実装される複数の表面素子の高さ寸法のばらつきを吸収
する構成を備えることにより、小型化、低背化が可能な
電子部品を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、表面および裏面を有する基板
と、該基板の前記表面に実装される複数の表面素子とを
備え、該複数の表面素子に高さ寸法の差がある電子部品
において、前記基板の表面が、前記基板の厚み方向に突
出する突出部と、該突出部に対して段差を形成する底部
とからなり、前記複数の表面素子のうち、高さ寸法が最
大のものが前記底部に実装されたことを特徴とする。

【０００７】また、前記複数の表面素子が、前記基板の
表面から同一の高さに揃えられて配置されたことを特徴
とする。

【０００８】また、前記基板の裏面において、前記基板
の表面の突出部に対応する位置にキャビティが形成さ
れ、該キャビティに裏面素子が実装されたことを特徴と
する。本発明にかかる電子部品においては、基板の表面
に実装される複数の表面素子のうち、高さ寸法が最大の
ものが、基板の表面の底部に実装されることにより、表
面素子同士の高さ寸法の差が吸収され、各表面素子が、
基板の表面から同一の高さに揃えられて配置されたり、
あるいは、表面素子同士で、基板の表面からの高さ寸法
の差が減少したりする。これにより、電子部品の小型
化、低背化が実現される。

【０００９】また、本発明にかかる電子部品において
は、裏面素子を収納するキャビティが、基板の表面の突
出部に対応する位置に設けられるため、基板の厚み寸法
の強度上の最小値を確保したうえで、電子部品の小型
化、低背化が実現される。

【００１０】

【発明の実施の形態】本発明の一実施例にかかる電子部
品の構成を図１を用いて説明する。

【００１１】図１において、１は電子部品であり、基板
２を備え、基板２の表面２ａ側に、金属製のシールドケ
ース１０が装着されてなり、基板２の裏面２ｂを実装面
として、プリント基板（図示せず）に実装されて用いら
れるものである。ここで、特に図示しないが、基板２
は、各層に配線が印刷された多層配線基板である。

【００１２】また、基板２の表面２ａは、基板２の厚み
方向に突出する突出部２ａ１と、この突出部２ａ１に対
して段差を形成する底部２ａ２とからなる。このうち、
突出部２ａ１には、表面素子として、抵抗、コンデンサ
等の高さ寸法の比較的小さい素子３、４が実装され、底
部２ａ２には、同じく表面素子として、トランジスタ等
の高さ寸法の比較的大きい素子５ａ、５ｂ、およびイン
ダクタ等の高さ寸法の比較的小さい素子６ａ、６ｂが、
それぞれ実装される。ここで、素子３、４、６ａ、６ｂ
は、互いに等しい高さ寸法ｔ４に設定されており、素子
５ａ、５ｂは、ｔ４よりはるかに大きい高さ寸法ｔ５に
設定されている。また、基板２の表面２ａの突出部２ａ
１と底部２ａ２との高さ寸法の差ｄ２は、素子５ａ、５
ｂの高さ寸法ｔ５と、他の表面素子の高さ寸法ｔ４との
差に等しい値である。したがって、素子５ａ、５ｂが底
部２ａ２に配置されることにより、表面素子の高さ寸法
ｔ４、ｔ５間の差が吸収され、各表面素子が、基板２の
表面２ａの突出部２ａ１から同一の高さに揃えられて配
置されることとなる。

【００１３】また、基板２の裏面２ｂには、表面２ａの
突出部２ａ１に対応する位置に、キャビティ７が形成さ
れる。キャビティ７は、第１凹部７ａおよび第２凹部７
ｂが断面階段状に形成されてなるものである。このキャ
ビティ７の第２凹部７ｂには、裏面素子として、ＩＣ
（集積回路）等の素子８が実装される。素子８は、ボン
ディングワイヤ９ａ、９ｂにより、キャビティ７の第１
凹部７ａに設けられた配線（図示せず）に接続される。

【００１４】また、本実施例における各部の寸法は、以
下のとおりである。

【００１５】基板２の高さ寸法ｔ１は０．９ｍｍであ
る。また、基板２において、裏面２ｂのキャビティ７の
第２凹部７ｂと表面２ａの突出部２ａ１との間の厚み寸
法ｔ２、および、裏面２ｂのキャビティ７の第１凹部７
ａと表面２ａの底部２ａ２との間の厚み寸法ｔ３は、そ
れぞれ０．３ｍｍである。この０．３ｍｍという寸法
は、基板２の厚み寸法の強度上の最小値である。また、
キャビティ７の深さ寸法ｄ１は０．６ｍｍであり、基板
２の表面２ａの突出部２ａ１と底部２ａ２との間の段差
寸法ｄ２は０．４ｍｍである。また、表面素子のうち、
素子５ａ、５ｂの高さ寸法ｔ５は０．９ｍｍであり、素
子５ａ、５ｂ以外の各素子の高さ寸法ｔ４は０．５ｍｍ
である。そして、各表面素子は、基板２の裏面２ａの突
出部２ｂ１から０．５ｍｍの高さに揃えられて配置され
ることにより、電子部品１全体の高さ寸法ｔ７は１．６
ｍｍとなる。また、シールドケース１０の高さ寸法ｔ６
は１．４ｍｍである。

【００１６】上記のように、電子部品１においては、基
板２の表面２ａに実装される表面素子のうち、高さ寸法
が最大の素子５ａ、５ｂが、表面２ａの底部２ａ２に実
装される。これにより、素子５ａ、５ｂと、他の表面素
子との高さ寸法の差が吸収され、各表面素子が、基板２
の表面２ａから同一の高さに揃えられて配置されること
となり、電子部品１の小型化、低背化が実現される。

【００１７】また、電子部品１においては、基板２の裏
面２ｂのキャビティ７が、基板２の表面２ａの突出部２
ａ１に対応する位置に設けられるため、基板２の厚み寸
法の強度上の最小値を確保したうえで、電子部品１の小
型化、低背化が実現される。なお、上記実施例において
は、基板の表面の突出部と底部との間の段差寸法が、表
面素子同士の高さ寸法の差に等しい値であり、この段差
により、表面素子間の高さ寸法の差が全て吸収される場
合について説明したが、突出部と底部との間の段差寸法
が、表面素子間の高さ寸法の差より小さくともよい。こ
のような場合、例えば、図２に示すように、表面素子同
士で、基板２の表面２ａからの高さの差Ｇ１が低減さ
れ、電子部品１の低背化、小型化が実現される。なお、
図２において、図１（ｂ）と同一もしくは相当する部分
には同一の符号を付し、その説明は省略する。

【００１８】また、上記実施例においては、基板の表面
の略中央に突出部を設ける場合について説明したが、基
板の表面において、突出部を設ける位置は、これに限定
されるものではない。したがって、例えば、図３に示す
ように基板２の表面２ａの端縁に接して突出部２ａ１を
設け、この突出部２ａ１に対応させて、基板２の裏面２
ｂにキャビティ７を設けてもよい。なお、図３におい
て、図１（ｂ）と同一もしくは相当する部分には同一の
符号を付し、その説明は省略する。

【００１９】また、上記実施例においては、基板の表面
に一つの段差を形成し、２種類の高さ寸法を有する表面
素子を実装する場合について説明したが、基板の表面に
複数の段差を形成し、３種類以上の高さ寸法を有する表
面素子を、それぞれの高さ寸法に合わせて、各段差に実
装してもよい。

【００２０】また、上記実施例においては、基板の裏面
にキャビティを設ける場合について説明したが、基板の
裏面にキャビティを設けない場合にも、本発明を適用す
ることができる。

【００２１】また、上記実施例においては、基板の裏面
に単一のキャビティを設け、このキャビティに単一の裏
面素子を設ける場合について説明したが、基板の裏面に
複数のキャビティを設ける場合、ならびに、一つのキャ
ビティに複数の裏面素子を設ける場合にも、本発明を適
用することができる。

【００２２】また、上記実施例においては、電子部品に
シールドケースを装着する場合について説明したが、シ
ールドケースを装着しない場合にも、本発明を適用する
ことができる。

【００２３】

【発明の効果】本発明にかかる電子部品においては、基
板の表面に実装される複数の表面素子のうち、高さ寸法
が最大のものが、基板の表面の底部に実装されることに
より、表面素子同士の高さ寸法の差が吸収され、各表面
素子が、基板の表面から同一の高さに揃えられて配置さ
れたり、あるいは、表面素子同士で、基板の表面からの
高さ寸法の差が減少したりする。これにより、電子部品
の小型化、低背化が実現される。

【００２４】また、本発明にかかる電子部品において
は、裏面素子を収納するキャビティが、基板の表面の突
出部に対応する位置に設けられるため、基板の厚み寸法
の強度上の最小値を確保したうえで、電子部品の小型
化、低背化が実現される。

【図面の簡単な説明】

【図１】本発明の一実施例にかかる電子部品を示す図で
あり、（ａ）は一部透視平面図、（ｂ）は（ａ）の切断
線Ａ−Ａによる断面図、（ｃ）は裏面図である。

【図２】図１の電子部品の変形例を示す断面図である。

【図３】図１の電子部品の他の変形例を示す断面図であ
る。

【図４】従来の電子部品を示す断面図である。

【符号の説明】

１電子部品２基板２ａ表面２ｂ裏面２ａ１突出部２ａ２底部３、４、５ａ、５ｂ、６ａ、６ｂ表面素子７キャビティ８裏面素子

Claims

【特許請求の範囲】

【請求項１】表面および裏面を有する基板と、該基板
の前記表面に実装される複数の表面素子とを備え、該複
数の表面素子に高さ寸法の差がある電子部品において、前記基板の表面が、前記基板の厚み方向に突出する突出
部と、該突出部に対して段差を形成する底部とからな
り、前記複数の表面素子のうち、高さ寸法が最大のものが前
記底部に実装されたことを特徴とする電子部品。
【請求項２】前記複数の表面素子が、前記基板の表面
から同一の高さに揃えられて配置されたことを特徴とす
る請求項１に記載の電子部品。
【請求項３】前記基板の裏面において、前記基板の表
面の突出部に対応する位置にキャビティが形成され、該
キャビティに裏面素子が実装されたことを特徴とする請
求項１または２に記載の電子部品。