JPH1197419A

JPH1197419A - エッチング方法および半導体装置の製造方法

Info

Publication number: JPH1197419A
Application number: JP25200797A
Authority: JP
Inventors: Makoto Motoyoshi; 真元吉
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-09-17
Filing date: 1997-09-17
Publication date: 1999-04-09

Abstract

(57)【要約】【課題】絶縁膜に配線溝または接続孔を形成する際
に、環境ダストに起因するパターン欠陥をほとんど生じ
させないことにより、断線不良およびコンタクト不良の
問題がほとんどなく、信頼性の高い配線を形成すること
ができる半導体装置の製造方法を提供する。【解決手段】配線溝を形成すべき層間絶縁膜１３上
に、配線溝のパターンが転写されたレジストパターン１
４を形成し、レジストパターン１４をマスクとして層間
絶縁膜１３をエッチングする。レジストパターン１４を
除去し、レジストパターン１４を形成する際と同一のフ
ォトマスクを用いて、層間絶縁膜１３上に配線溝のパタ
ーンが転写されたレジストパターン１７を形成し、レジ
ストパターン１７をマスクとして、再度、層間絶縁膜１
３をエッチングする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、エッチング方法
および半導体装置の製造方法に関する。

【０００２】

【従来の技術】ＬＳＩの微細化が進むにつれて微細な配
線の形成技術の重要度が増してきている。こうした中、
近年では、微細な配線の形成に、ダマシン法による配線
の形成技術が用いられるようになってきている（例え
ば、IEEE Trans. Electron Dev.ED-35(1988)952）。こ
のダマシン法による配線の形成技術は、層間絶縁膜に溝
を形成し、この溝の内部を配線材料で埋め込んだ後、化
学機械研磨（ＣＭＰ）法により溝の内部以外の部分に形
成された配線材料を除去することにより、溝の内部のみ
に配線を形成するとともに、表面を平坦化するようにし
た技術である。

【０００３】ここで、従来のダマシン法による配線の形
成方法について説明する。ここでは、ＭＯＳＦＥＴを有
する半導体装置において、上層配線を形成する際にこの
従来のダマシン法による配線の形成方法を用いた場合を
例にとって説明する。

【０００４】この場合、まず、図１５に示すように、通
常のＭＯＳＦＥＴの製造プロセスに従って、例えば、ｐ
型シリコン（Ｓｉ）基板のような半導体基板１０１に、
ｎチャネルＭＯＳＦＥＴを形成する。具体的には、図１
５に示すように、半導体基板１０１の表面に、選択酸化
（ＬＯＣＯＳ）法により二酸化シリコン（ＳｉＯ₂）膜
のようなフィールド絶縁膜１０２を選択的に形成して素
子間分離を行う。このとき、素子間分離領域における半
導体基板１０１中にあらかじめイオン注入法などにより
導入しておいたホウ素（Ｂ）などのｐ型不純物が拡散し
て、フィールド絶縁膜１０２の下側にｐ⁺型のチャネル
ストップ領域（図示せず）が形成される。次、フィール
ド絶縁膜１０２で囲まれた活性領域の表面に、熱酸化法
によりＳｉＯ₂膜からなるゲート絶縁膜１０３を形成す
る。

【０００５】次に、化学気相成長（ＣＶＤ）法により全
面に厚さ７０ｎｍの多結晶Ｓｉ膜１０４を形成する。次
に、抵抗値を低減するために、この多結晶Ｓｉ膜１０４
にイオン注入法によりリン（Ｐ）のようなｎ型不純物を
注入エネルギー２０ｋｅＶ、ドーズ量５×１０¹⁵ｃｍ^-2
の条件で高濃度にドープする。次に、この多結晶Ｓｉ膜
１０４上に、ＣＶＤ法により、厚さ１００ｎｍのタング
ステンシリサイド（ＷＳｉ₂）膜１０５を形成する。次
に、これらのＷＳｉ₂膜１０５および多結晶Ｓｉ膜１０
４を所定形状にパターニングすることにより、ゲート絶
縁膜１０３上にポリサイドからなるゲート電極１０６を
形成する。このゲート電極１０６はこの半導体装置の下
層配線を構成する。

【０００６】次に、ＭＯＳＦＥＴ形成領域に対応するゲ
ート電極１０６近傍の活性領域を除いた部分をレジスト
パターン（図示せず）で覆い、ゲート電極１０６および
レジストパターンをマスクとして、この活性領域中にイ
オン注入法によりＡｓのようなｎ型不純物を高濃度にド
ープする。次に、このｎ型不純物をイオン注入する際に
注入マスクとして用いたレジストパターンを除去する。
次に、基板コンタクト用の拡散層形成領域に対応する所
定の活性領域を除いた部分をレジストパターン（図示せ
ず）で覆い、このレジストパターンをマスクとして、こ
の所定の活性領域中に、イオン注入法により例えばＢの
ようなｐ型不純物を高濃度にドープする。次に、このｐ
型不純物をイオン注入する際に注入マスクとして用いた
レジストパターンを除去する。次に、必要に応じて、注
入不純物の電気的活性化のための熱処理を行う。これに
よって、ＭＯＳＦＥＴ形成領域に対応する活性領域中
に、ゲート電極１０６に対して自己整合的にｎ⁺型のソ
ース領域１０７およびドレイン領域１０８が形成される
とともに、基板コンタクト用の拡散層形成領域に対応す
る所定の活性領域中にｐ⁺型領域１０９が形成される。

【０００７】次に、ＣＶＤ法により、全面に厚さ６００
ｎｍのＳｉＯ₂膜のような層間絶縁膜１１０を形成した
後、この層間絶縁膜１１０の表面をＣＭＰ法により平坦
化する。

【０００８】次に、層間絶縁膜１１０およびゲート絶縁
膜１０３の所定部分に接続孔を形成し、これらの接続孔
の内部にタングステン（Ｗ）プラグを形成するプラグプ
ロセスを行う。すなわち、フォトリソグラフィー法によ
り、層間絶縁膜１１０上に所定形状のレジストパターン
（図示せず）を形成した後、このレジストパターンをマ
スクとして、反応性イオンエッチング（ＲＩＥ）法によ
り層間絶縁膜１１０およびゲート絶縁膜１０３をエッチ
ングすることにより、ゲート電極１０６上の所定部分に
おける層間絶縁膜１１０に接続孔Ｃ₁₀₁を形成し、ｐ⁺
型領域１０９上の所定部分における層間絶縁膜１１０お
よびゲート絶縁膜１０３に接続孔Ｃ₁₀₂を形成する。次
に、ブランケットタングステンＣＶＤ法により、接続孔
Ｃ₁₀₁、Ｃ₁₀₂の内部を埋めるように、全面に所定の厚
さのＷ膜を形成した後、ＣＭＰ法によりこのＷ膜を層間
絶縁膜１１０の表面が露出するまで研磨する。これによ
り、接続孔Ｃ₁₀₁、Ｃ₁₀₂の内部に、それぞれＷプラグ
１１１が埋め込まれる。

【０００９】次に、ダマシン法による配線形成プロセス
を行う。すなわち、図１６に示すように、プラズマＣＶ
Ｄ法により、全面に厚さ５００ｎｍのＳｉＯ₂膜のよう
な層間絶縁膜１１２を形成する。次に、フォトリソグラ
フィー法により、層間絶縁膜１１２上に、上層配線形成
用の配線溝のパターンが転写されたレジストパターン１
１３を形成する。次に、このレジストパターン１１３を
マスクとして、ＲＩＥ法により層間絶縁膜１１２をエッ
チングすることにより、この層間絶縁膜１１２に上層配
線形成用の配線溝１１４を形成する。ここで、配線溝１
１４の幅は０．４μｍ、深さは０．５μｍである。この
後、エッチングマスクとして用いたレジストパターン１
１３を除去する。

【００１０】次に、図１７に示すように、スパッタリン
グ法によりＴｉ膜およびＴｉＮ膜を順次成膜することに
よりＴｉＮ／Ｔｉ膜１１５を全面に形成する。次に、ス
パッタリング法により全面にＡｌ合金膜を形成した後、
リフロー法によりこのＡｌ合金膜を配線溝１１４の内部
に埋め込む。次に、ＣＭＰ法により、配線溝１１４の内
部以外の部分に成膜されたＡｌ合金膜およびＴｉＮ／Ｔ
ｉ膜１１５を順次研磨することにより、配線溝１１４の
内部のみにこれらのＡｌ合金膜およびＴｉＮ／Ｔｉ膜１
１５を残す。これにより、配線溝１１４の内部に、Ｔｉ
Ｎ／Ｔｉ膜１１５を下地バリアメタルとしてＡｌ合金か
らなる上層配線１１６が形成される。

【００１１】上述した従来のダマシン法による配線の形
成方法は、層間絶縁膜１１２に形成された配線溝１１４
の内部に配線材料を埋め込んだ後、ＣＭＰ法により配線
溝１１４の内部以外の部分の配線材料を除去するように
しているため、配線材料を成膜した後、これをエッチン
グ法により所定形状にパターニングして配線を形成する
従来の配線の形成方法のように、配線間の間隔が縮小し
た場合に、その後に形成される層間絶縁膜が配線間を完
全に埋めることができずにボイドが発生するという問題
がなく、しかも、比較的制御の困難な金属膜のエッチン
グを行わなくて済むという利点を有する。

【００１２】また、上述した従来のダマシン法による配
線の形成方法は、配線溝１１４の内部以外の部分に成膜
された配線材料をＣＭＰ法により除去する際に、表面の
平坦化も同時に行われるため、多層配線構造の形成に適
用して極めて効果的である。最近では、配線溝１１４が
形成される層間絶縁膜１１２の下層の表面、したがっ
て、層間絶縁膜１１０の表面も、Ｗプラグ１１１を形成
するためのプラグプロセスでのＣＭＰ工程などにより平
坦になっている場合が多く、このため、このダマシン法
による配線の形成方法では、層間絶縁膜１１２に配線溝
１１４を形成する際に、フォトリソグラフィー工程での
ハレーションなどに起因する配線の短絡不良につながる
欠陥の発生は抑えられている。

【００１３】

【発明が解決しようとする課題】しかしながら、上述の
従来のダマシン法による配線の形成方法では、フォトリ
ソグラフィー工程でのハレーションなどに起因する欠陥
の発生を抑えることはできるものの、層間絶縁膜１１２
に配線溝１１４を形成するためのフォトリソグラフィー
工程およびエッチング工程からなる一連のフォトエッチ
ング工程の際に、環境ダストなどが付着することにより
生じる配線溝１１４のパターン欠陥が重大な問題となっ
ている。図１８は、従来のダマシン法による配線の形成
方法における環境ダストの影響によるパターン欠陥の発
生の機構を説明するための断面図である。図１８中、符
号１１７ａ〜１１７ｃは環境ダストなどのダストを示
す。ここで、ダスト１１７ａは、層間絶縁膜１１２を形
成した後、フォトレジスト膜を形成する前までに、層間
絶縁膜１１２の表面に付着した環境ダスト、ダスト１１
７ｂは、フォトレジスト膜中に含まれているダスト、ダ
スト１１７ｃは、フォトレジスト膜を形成した後、この
フォトレジスト膜を露光する前までにフォトレジスト膜
の表面に付着した環境ダストである。なお、ここでは、
これらのダスト１１７ａ〜１１７ｃの大きさは、配線溝
１１４の開口の幅と同程度あるいはそれを少し上回る程
度の大きさである。

【００１４】図１８に示すように、ダスト１１７ａ〜１
１７ｃが上層配線形成用の配線溝のパターンに対応する
部分に付着した場合、本来、配線溝のパターンが転写さ
れるべきレジストパターン１１３のうち、ダスト１１７
ａが付着した部分では、開口が形成されているものの、
この開口の底部にダスト１１７ａが露出し、ダスト１１
７ｂが付着した部分では、配線溝のパターンに対応した
開口の一部が厚さ方向の途中の深さまでしか形成され
ず、層間絶縁膜１１２に達する開口の幅が本来の幅より
も狭くなり、また、ダスト１１７ｃが付着した部分で
は、配線溝のパターンに対応する開口が全く形成されな
いことになる。このため、このレジストパターン１１３
をマスクとして層間絶縁膜１１２をエッチングした場
合、配線溝形成領域における層間絶縁膜１１２のうち、
ダスト１１７ａに対応する部分では、このダスト１１７
ａによってエッチングが阻止されるために配線溝１１４
が形成されず、ダスト１１７ｃに対応する部分では、レ
ジストパターン１１３に開口が形成されていないために
配線溝１１４が形成されず、したがって、これらの部分
で配線溝１１４が途切れるため、後に形成される上層配
線１１６に断線不良が生じる。また、配線溝形成領域に
おける層間絶縁膜１１２のうち、ダスト１１７ｂに対応
する部分では、配線溝１１４の幅が本来の幅より狭く形
成され、したがって、後に形成される上層配線１１６の
幅も狭くなるため、配線の信頼性が低下する。また、ダ
スト１１７ａ〜１１７ｃが、接続孔Ｃ₁₀₁、Ｃ₁₀₂に対
応する部分に付着した場合は、これらの部分に形成され
る配線溝１１４が層間絶縁膜１１２を貫通せず、上層配
線１１６とＷプラグ１１１とコンタクト不良が生じる。

【００１５】ダスト１１７ａ〜１１７ｃ以外に、レジス
トパターン１１３を形成する際に用いるフォトマスクに
ダストが付着していたり、エッチング中などに、配線溝
形成領域における層間絶縁膜１１２上にダストが付着し
た場合も、上述と同様な不都合が生じる。

【００１６】このように、従来のダマシン法による配線
の形成方法では、層間絶縁膜１１２に配線溝１１４を形
成するための一連のフォトエッチング工程中に環境ダス
トなどが付着することにより、層間絶縁膜１１２に形成
された配線溝１１４のパターンに欠陥が生じ、これによ
って、配線に断線不良およびコンタクト不良が生じると
いう問題や、配線の信頼性が低下するという問題があっ
た。特に、ロジックＩＣなどにおいて、配線に断線不良
やコンタクト不良が発生した場合は、救済措置がないた
め、問題が深刻である。

【００１７】なお、上述は、ダマシン法による配線の形
成方法における問題であるが、環境ダストに起因するパ
ターン欠陥の発生は、絶縁膜、半導体膜または金属膜な
どの導電膜をエッチングによりパターニングする場合で
あれば同様に起こりうる問題である。具体的には、例え
ば、上述した半導体装置の製造プロセスにおいて、ＷＳ
ｉ₂膜１０５および多結晶Ｓｉ膜１０４をパターニング
してゲート電極１０６を形成する際に環境ダストの影響
によるパターン欠陥が生じると、場合によっては、ゲー
ト電極１０６に短絡不良が生じることになる。

【００１８】したがって、この発明の目的は、絶縁膜、
半導体膜または金属膜などの導電膜のような被エッチン
グ膜をエッチングによりパターニングする際に、環境ダ
ストに起因するパターン欠陥がほとんど生じることのな
いエッチング方法を提供することにある。

【００１９】この発明の他の目的は、絶縁膜に配線溝ま
たは接続孔を形成する際に、環境ダストに起因するパタ
ーン欠陥をほとんど生じさせないことにより、断線不良
およびコンタクト不良の問題がほとんどなく、しかも、
信頼性の高い配線を形成することができる半導体装置の
製造方法を提供することにある。

【００２０】

【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明によるエッチング方法は、被
エッチング膜上に第１のレジスト膜を形成し、第１のレ
ジスト膜に、被エッチング膜がなすべきパターンを転写
することにより、被エッチング膜上に第１のレジストパ
ターンを形成する第１のリソグラフィー工程と、第１の
レジストパターンをマスクとして被エッチング膜をエッ
チングする第１のエッチング工程と、第１のレジストパ
ターンを除去する工程と、被エッチング膜上に第２のレ
ジスト膜を形成し、第２のレジスト膜に、第１のリソグ
ラフィー工程で第１のレジスト膜に転写したパターンと
同一のパターンを転写することにより、被エッチング膜
上に第２のレジストパターンを形成する第２のエッチン
グ工程と、第２のレジストパターンをマスクとして、再
度、被エッチング膜をエッチングする第２のエッチング
工程とを有することを特徴とするものである。

【００２１】この発明の第２の発明によるエッチング方
法は、電子線またはイオンビームを用いて、被エッチン
グ膜に、この被エッチング膜がなすべきパターンを直接
描画することにより、被エッチング膜をエッチングする
第１のエッチング工程と、被エッチング膜を洗浄する工
程と、電子線またはイオンビームを用いて、被エッチン
グ膜に、第１のエッチング工程で被エッチング膜に描画
したパターンと同一のパターンを直接描画することによ
り、再度、被エッチング膜をエッチングする第２のエッ
チング工程とを有することを特徴とするものである。

【００２２】この発明の第３の発明は、ダマシン法によ
り配線溝または接続孔の内部を埋めるように配線を形成
するようにした半導体装置の製造方法において、絶縁膜
上に第１のレジスト膜を形成し、第１のレジスト膜に、
配線溝または接続孔のパターンを転写することにより、
絶縁膜上に第１のレジストパターンを形成する第１のリ
ソグラフィー工程と、第１のレジストパターンをマスク
として絶縁膜をエッチングする第１のエッチング工程
と、第１のレジストパターンを除去する工程と、絶縁膜
上に第２のレジスト膜を形成し、第２のレジスト膜に、
第１のリソグラフィー工程で第１のレジスト膜に転写し
たパターンと同一のパターンを転写することにより、絶
縁膜上に第２のレジストパターンを形成する第２のリソ
グラフィー工程と、第２のレジストパターンをマスクと
して、再度、絶縁膜をエッチングする第２のエッチング
工程とを有することを特徴とするものである。

【００２３】この発明の第４の発明は、ダマシン法によ
り配線溝または接続孔の内部を埋めるように配線を形成
するようにした半導体装置の製造方法において、電子ビ
ームまたはイオンビームを用いて、絶縁膜に、配線溝ま
たは接続孔のパターンを直接描画することにより絶縁膜
をエッチングする第１のエッチング工程と、絶縁膜を洗
浄する工程と、電子ビームまたはイオンビームを用い
て、絶縁膜に、第１のエッチング工程で絶縁膜に描画し
たパターンと同一のパターンを直接描画することによ
り、再度、絶縁膜をエッチングする第２のエッチング工
程とを有することを特徴とするものである。

【００２４】この発明の第１の発明および第３の発明に
おいて、第１のリソグラフィー工程および第１のエッチ
ング工程からなる一連の第１のフォトエッチング工程
と、第２のリソグラフィー工程および第２のエッチング
工程からなる一連の第２のフォトエッチング工程とは、
実質的に同一パターンを形成するようにした工程であ
り、第１の発明および第３の発明においては、必要に応
じて、そのような実質的に同一パターンを形成するため
のフォトエッチング工程を、途中、マスクとして用いた
レジストパターンを除去する工程を挟んで、３回以上繰
り返して行うことも可能である。同様に、この発明の第
２の発明および第４の発明において、第１のエッチング
工程と、第２エッチング工程とは、実質的に同一パター
ンを形成するようにした工程であり、第２の発明および
第４の発明においては、必要に応じて、そのような実質
的に同一パターンを形成するためのエッチング工程を、
途中、被浄の工程を挟んで、３回以上繰り返して行うこ
とも可能である。

【００２５】この発明の第１の発明および第３の発明に
おいては、第１のレジストパターンおよび第２のレジス
トパターンを形成する際に、典型的には例えばフォトリ
ソグラフィー法が用いられるが、フォトリソグラフィー
法以外に、例えば、Ｘ線リソグラフィー法、電子線リソ
グラフィー法またはイオンビームリソグラフィー法を用
いることも可能である。

【００２６】この発明の第３の発明および第４の発明に
おいて、絶縁膜は第１の絶縁膜およびこの上の第２の絶
縁膜からなる積層構造を有していてもよい。この場合、
第２の絶縁膜に対してエッチングを施すことにより、こ
の第２の絶縁膜に配線溝または接続孔のパターンを形成
する。第１の絶縁膜に配線溝または接続孔を形成する場
合は、配線溝または接続孔のパターンが形成された第２
の絶縁膜をエッチングマスクとして用いて、第１の絶縁
膜をエッチングする。このとき、この第１の絶縁膜のエ
ッチングを、第１の絶縁膜を洗浄する工程を挟んで２回
以上に分けて行ってもよい。

【００２７】上述のように構成されたこの発明の第１の
発明によれば、被エッチング膜をエッチングによりパタ
ーニングする際に、まず、第１のリソグラフィー工程お
よび第１のエッチング工程からなる第１のフォトエッチ
ング工程で、被エッチング膜上に、この被エッチング膜
がなすべきパターンが転写された第１のレジストパター
ンを形成し、この第１のレジストパターンをマスクとし
て被エッチング膜をエッチングし、第１のレジストパタ
ーンを除去した後、第２のリソグラフィー工程および第
２のエッチング工程からなる第２のフォトエッチング工
程で、被エッチング膜上に、第１のリソグラフィー工程
におけると同一のパターンが転写された第２のレジスト
パターンを形成し、この第２のレジストパターンをマス
クとして、再度、被エッチング膜をエッチングするよう
にしており、この際、第１および第２のフォトエッチン
グ工程中に、同一部分にダストが付着する確率は極めて
低く、無視することができるため、これらの第１および
第２のフォトエッチング工程を行うことにより、被エッ
チング膜を所望のなすべきパターンに確実にパターニン
グすることができる。

【００２８】上述のように構成されたこの発明の第２の
発明によれば、被エッチング膜をエッチングによりパタ
ーニングする際に、まず、第１のエッチング工程で、電
子線またはイオンビームを用いて、被エッチング膜に、
この被エッチング膜がなすべきパターンを直接描画する
ことにより、被エッチング膜をエッチングし、被エッチ
ング膜を洗浄した後、電子線またはイオンビームを用い
て、被エッチング膜に、第１のエッチング工程における
と同一のパターンを直接描画することにより、再度、被
エッチング膜をエッチングするようにしており、この
際、第１および第２のエッチング工程中に、同一部分に
ダストが付着する確率は極めて低く、無視することがで
きるため、これらの第１および第２のエッチング工程を
行うことにより、被エッチング膜を所望のなすべきパタ
ーンに確実にパターニングすることができる。

【００２９】上述のように構成されたこの発明の第３の
発明によれば、絶縁膜に配線溝または接続孔を形成する
際に、まず、第１のリソグラフィー工程および第１のエ
ッチング工程からなる第１のフォトエッチング工程で、
絶縁膜上に配線溝または接続孔のパターンが転写された
第１のレジストパターンを形成し、この第１のレジスト
パターンをマスクとして絶縁膜をエッチングし、第１の
レジストパターンを除去した後、第２のリソグラフィー
工程および第２のエッチング工程からなる第２のフォト
エッチング工程で、絶縁膜上に第１のリソグラフィー工
程におけると同一のパターンが転写された第２のレジス
トパターンを形成し、この第２のレジストパターンをマ
スクとして、再度、絶縁膜をエッチングするようにして
おり、この際、第１および第２のフォトエッチング工程
中に、同一部分にダストが付着する確率は極めて低く、
無視することができるため、これらの第１および第２の
フォトエッチング工程を行うことにより、絶縁膜に、形
成すべき配線溝または接続孔のパターンにほぼ対応した
配線溝または接続孔を確実に形成することができる。

【００３０】上述のように構成されたこの発明の第４の
発明によれば、絶縁膜に配線溝または接続孔を形成する
際に、まず、第１のエッチング工程で、電子線またはイ
オンビームを用いて、絶縁膜に、配線溝または接続孔の
パターンを直接描画することにより絶縁膜をエッチング
し、絶縁膜を洗浄した後、電子線またはイオンビームを
用いて、絶縁膜に、第１のエッチング工程におけると同
一のパターンを直接描画することにより、再度、絶縁膜
をエッチングするようにしており、この際、第１および
第２のエッチング工程中に、同一部分にダストが付着す
る確率は極めて低く、無視することができるため、これ
らの第１および第２のエッチング工程を行うことによ
り、絶縁膜に、形成すべき配線溝または接続孔のパター
ンにほぼ対応した配線溝または接続孔を確実に形成する
ことができる。

【００３１】

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。

【００３２】まず、この発明の第１の実施形態について
説明する。図１〜図５は、この第１の実施形態による半
導体装置の製造方法を説明するための断面図である。こ
の半導体装置は、ＭＯＳＦＥＴを有し、下層配線および
上層配線からなる多層配線構造を有する。

【００３３】すなわち、この第１の実施形態による半導
体装置の製造方法においては、まず、図１に示すよう
に、例えばｐ型Ｓｉ基板のような半導体基板１の表面
に、例えばＬＯＣＯＳ法によりＳｉＯ₂膜のようなフィ
ールド絶縁膜２を選択的に形成して素子間分離を行う。
このとき、素子間分離領域における半導体基板１中にあ
らかじめイオン注入法などにより導入しておいたＢのよ
うなｐ型不純物が拡散して、フィールド絶縁膜２の下側
にｐ⁺型のチャネルストップ領域（図示せず）が形成さ
れる。次に、フィールド絶縁膜２で囲まれた活性領域の
表面に、例えば熱酸化法によりＳｉＯ₂膜からなるゲー
ト絶縁膜３を形成する。

【００３４】次に、例えばＣＶＤ法により、例えば厚さ
７０ｎｍの多結晶Ｓｉ膜４を全面に形成する。次に、抵
抗値を低減するために、この多結晶Ｓｉ膜４に、例えば
イオン注入法によりＰのようなｎ型不純物を注入エネル
ギー２０ｋｅＶ、ドーズ量５×１０¹⁵ｃｍ^-2の条件で高
濃度にドープする。次に、この多結晶Ｓｉ膜４上に、例
えばＣＶＤ法により、例えば厚さ１００ｎｍのタングス
テンシリサイド（ＷＳｉ₂）膜５を形成する。次に、こ
のＷＳｉ₂膜５上に、例えばフォトリソグラフィー法に
より所定形状のレジストパターン（図示せず）を形成し
た後、このレジストパターンをマスクとして、ＷＳｉ₂
膜５および多結晶Ｓｉ膜４を例えばＲＩＥ法によりエッ
チングして所定形状にパターニングすることにより、ゲ
ート絶縁膜３上にポリサイドからなるゲート電極６を形
成する。このゲート電極６はこの半導体装置の下層配線
を構成する。この後、エッチングマスクとして用いたレ
ジストパターンを除去する。

【００３５】次に、ＭＯＳＦＥＴ形成領域に対応するゲ
ート電極６近傍の活性領域を除いた部分をレジストパタ
ーン（図示せず）で覆い、ゲート電極６およびレジスト
パターンをマスクとして、ゲート電極６近傍の活性領域
中に、イオン注入法により例えばＡｓのようなｎ型不純
物を高濃度にドープする。次に、このｎ型不純物をイオ
ン注入する際に注入マスクとして用いたレジストパター
ンを除去する。次に、基板コンタクト用の拡散層形成領
域に対応する所定の活性領域を除いた部分をレジストパ
ターン（図示せず）で覆い、このレジストパターンをマ
スクとして、この所定の活性領域中に、イオン注入法に
より例えばＢのようなｐ型不純物を高濃度にドープす
る。この後、ｐ型不純物のイオン注入の際に注入マスク
として用いたレジストパターンを除去する。次に、必要
に応じて、注入不純物の電気的活性化のための熱処理を
行う。これによって、ＭＯＳＦＥＴ形成領域に対応する
ゲート電極６近傍の活性領域中に、ゲート電極６に対し
て自己整合的にｎ⁺型のソース領域７およびドレイン領
域８が形成されるとともに、基板コンタクト用の拡散層
形成領域に対応する所定の活性領域中にｐ⁺型領域９が
形成される。

【００３６】次に、図２に示すように、例えばＣＶＤ法
により、例えば厚さ６００ｎｍのＳｉＯ₂膜のような層
間絶縁膜１０を全面に形成した後、例えばＣＭＰ法によ
り、この層間絶縁膜１０の表面の平坦化を行う。次に、
この層間絶縁膜１０上に、例えばプラズマＣＶＤ法によ
り、例えば厚さ８０ｎｍの窒化シリコン（ＳｉＮ）膜１
１を形成する。このＳｉＮ膜１１は、後述のように、こ
の上に形成されるＳｉＯ₂膜のような絶縁膜をエッチン
グする際にエッチング停止層として用いられるものであ
る。

【００３７】次に、ＳｉＮ膜１１上に、例えばフォトリ
ソグラフィー法により、所定形状のレジストパターン
（図示せず）を形成する。次に、このレジストパターン
をマスクとして、例えばＲＩＥ法によりＳｉＮ膜１１、
層間絶縁膜１０およびゲート絶縁膜３を順次エッチング
する。これにより、ゲート電極６上の所定部分における
ＳｉＮ膜１１および層間絶縁膜１０に接続孔Ｃ₁が形成
され、ｐ⁺型領域９上の所定部分におけるＳｉＮ膜１
１、層間絶縁膜１０およびゲート絶縁膜３に接続孔Ｃ₂
が形成される。ここで、これらの接続孔Ｃ₁および接続
孔Ｃ₂の口径は、例えば０．３５μｍである。次に、Ｓ
ｉＮ膜１１、層間絶縁膜１０およびゲート絶縁膜３をエ
ッチングする際にエッチングマスクとして用いたレジス
トパターンを除去する。

【００３８】次に、例えばブランケットタングステンＣ
ＶＤ法によりＷ膜を全面に形成した後、ＣＭＰ法によ
り、このＷ膜をＳｉＮ膜１１の表面が露出するまで研磨
する。これにより、接続孔Ｃ₁および接続孔Ｃ₂の内部
に、それぞれ、Ｗプラグ１２が形成される。

【００３９】次に、図３に示すように、例えばプラズマ
ＣＶＤ法により、例えば厚さ５００ｎｍのＳｉＯ₂膜の
ような層間絶縁膜１３を全面に形成する。次に、例え
ば、フォトリソグラフィー法により、層間絶縁膜１３上
にレジストパターン１４を形成する。ここで、このレジ
ストパターン１４は、層間絶縁膜１３上に例えばポジ型
のフォトレジスト膜を塗布し、このフォトレジスト膜を
上層配線形成用の配線溝のパターンが形成されたフォト
マスクを用いて露光した後、現像することにより形成す
る。図３中、符号１５ａ〜１５ｃは、上述のフォトリソ
グラフィー工程中に基板上に付着した環境ダストのよう
なダストを示す。ここで、ダスト１５ａは、層間絶縁膜
１３を形成した後、フォトレジスト膜を形成する前まで
に層間絶縁膜１３上に付着した環境ダスト、ダスト１５
ｂは、フォトレジスト膜中のダスト、ダスト１５ｃは、
フォトレジスト膜を形成した後、露光する前までにフォ
トレジスト膜上に付着した環境ダストである。ここで、
接続孔Ｃ₁、Ｃ₂の投影面積の和に対して、上層配線形
成用の配線溝のパターンの投影面積の和は通常１００以
上であるため、ダスト１５ａ〜１５ｃが接続孔Ｃ₁、Ｃ
₂に対応する部分に付着する確率は、ダスト１５ａ〜１
５ｃが配線溝のパターンに対応する部分に付着する確率
に比べて十分低く、無視できる。したがって、この場
合、ダスト１５ａ〜１５ｃは、接続孔Ｃ₁、Ｃ₂に対応
する部分に付着しないものとする。

【００４０】この場合、これらのダスト１５ａ〜１５ｃ
が、配線溝のパターンに対応する部分に付着しているこ
とにより、本来、配線溝のパターンが転写されるべきレ
ジストパターン１４には、パターン欠陥が生じている。
すなわち、このレジストパターン１４のうち、ダスト１
５ａが付着した部分では、開口が形成されているもの
の、この開口の底部にダスト１５ａが露出し、ダスト１
５ｂが付着した部分では、開口の一部が厚さ方向の途中
の深さまでしか形成されず、層間絶縁膜１３に達する開
口の幅が本来形成されるべき開口の幅よりも狭く、ダス
ト１５ｃが付着した部分では、本来形成されるべき開口
が全く形成されていない。

【００４１】次に、このレジストパターン１４をマスク
として、例えばＲＩＥ法により、層間絶縁膜１３をその
表面から例えば３５０ｎｍ分だけエッチングすることに
より、この層間絶縁膜１３に配線溝１６を形成する。こ
の配線溝１６の幅は、例えば０．４μｍである。このエ
ッチング条件の一例を挙げると、エッチング装置として
マグネトロン型ＲＩＥ装置を用い、エッチングガスとし
てＣＨＦ₃ガスを用いる。この場合、配線溝形成領域に
おける層間絶縁膜１３のうち、ダスト１５ａ、１５ｃに
対応する部分には、配線溝１６が全く形成されず、ダス
ト１５ｂに対応する部分には、本来の幅よりも幅の狭い
配線溝１６が形成されている。

【００４２】次に、エッチングマスクとして用いたレジ
ストパターン１４を除去する。このとき、ダスト１５ａ
〜１５ｃも同時に除去される。

【００４３】次に、図４に示すように、例えばフォトリ
ソグラフィー法により、層間絶縁膜１３上にレジストパ
ターン１７を形成する。このレジストパターン１７は、
層間絶縁膜１３上に例えばポジ型のフォトレジスト膜を
塗布し、このフォトレジスト膜を、例えば、レジストパ
ターン１４を形成する際に用いたフォトマスクと同一の
ものを用いて露光した後、現像することにより形成す
る。

【００４４】図４中、符号１８ａ〜１８ｃは、このフォ
トリソグラフィー工程中に基板上に付着した環境ダスト
などのダストを示す。ここで、ダスト１８ａは、レジス
トパターン１４を除去した後、フォトレジスト膜を形成
する前までに層間絶縁膜１３上に付着した環境ダスト、
ダスト１８ｂは、フォトレジスト膜中のダスト、ダスト
１８ｃは、フォトレジスト膜を形成した後、露光する前
までにフォトレジスト膜上に付着した環境ダストであ
る。

【００４５】この場合、これらのダスト１８ａ〜１８ｃ
が、配線溝のパターンに対応する部分に付着しているこ
とにより、本来、配線溝のパターンが転写されるべきレ
ジストパターン１７には、パターン欠陥が生じている。
すなわち、レジストパターン１７のうち、ダスト１８ａ
が付着した部分では、開口が形成されているものの、こ
の開口の底部にダスト１８ａが露出し、ダスト１８ｂが
付着した部分では、開口のが厚さ方向の途中の深さまで
しか形成されず、ダスト１８ｃが付着した部分では、本
来形成されるべき開口が全く形成されていない。なお、
これらのダスト１８ａ〜１８ｃが、レジストパターン１
４を形成する際のフォトリソグラフィー工程中にダスト
１５ａ〜１５ｃが付着した部分と同一部分に付着する確
率は極めて低く無視できる。このため、これらのダスト
１８ａ〜１８ｃは、ダスト１５ａ〜１５ｃが付着した部
分と同一部分に付着しないものとする。また、この場合
も、ダスト１８ａ〜１８ｃは、接続孔Ｃ₁、Ｃ₂に対応
する部分には付着しないものとする。

【００４６】次に、レジストパターン１７をマスクとし
て、例えばＲＩＥ法により、層間絶縁膜１３をその表面
から３５０ｎｍ分だけエッチングすることにより、再
度、層間絶縁膜１３に配線溝１６を形成する。このエッ
チング条件は、レジストパターン１４をマスクとして層
間絶縁膜１３のエッチングを行ったときと同様である。
この場合、ダスト１８ａ〜１８ｃが、ダスト１５ａ〜１
５ｃが付着した部分と同一部分に付着していないため、
配線溝形成領域における層間絶縁膜１３のうち、レジス
トパターン１４をマスクとして行った１回目のエッチン
グの際にダスト１５ａ〜１５ｃの影響によってエッチン
グされなかった部分は、この２回目のエッチングにより
深さ３５０ｎｍの配線溝１６が形成される。

【００４７】また、この第１の実施形態においては、層
間絶縁膜１３に配線溝１６を形成する際に２回のエッチ
ングを行い、エッチング１回当たりのエッチング深さを
３５０ｎｍ、すなわち、層間絶縁膜１３の厚さ（この場
合５００ｎｍ）の１／２以上としているため、配線溝形
成領域における層間絶縁膜１３のうち、ダスト１５ａ〜
１５ｃおよびダスト１８ａ〜１８ｃの何れも付着しなか
った部分では、２回目のエッチングの際に、配線溝１６
が層間絶縁膜１３を貫通する。なお、この場合のエッチ
ングは、ＳｉＮ膜１１が露出した時点で停止する。この
第１の実施形態においては、接続孔Ｃ₁、Ｃ₂に対応す
る部分にダスト１５ａ〜１５ｃおよびダスト１８ａ〜１
８ｃが付着する確率を無視しているため、配線溝形成領
域における層間絶縁膜１６のうち、接続孔Ｃ₁、Ｃ₂に
対応する部分では、２回のエッチングにより、配線溝１
６が必ず層間絶縁膜１３を貫通し、配線溝１６の底部に
Ｗプラグ１２が露出する。

【００４８】なお、ダスト１８ａ〜１８ｃの影響によっ
てレジストパターン１７にはパターン欠陥が生じている
ため、配線溝形成領域における層間絶縁膜１３のうち、
ダスト１８ａ〜１８ｃに対応する部分は全くエッチング
されないことになるが、これらの部分には、レジストパ
ターン１４をマスクとして行った１回目のエッチングの
際に、既に配線溝１６が形成されているため、問題とな
らない。

【００４９】このように、この第１の実施形態による半
導体装置の製造方法においては、２回のフォトエッチン
グ工程の何れかにより、配線溝形成領域における層間絶
縁膜１３に、少なくとも深さ３５０ｎｍの配線溝１６
が、パターン欠陥を生じることなく、かつ、局所的に幅
が狭くなることなく確実に形成される。なお、この配線
溝１６の深さは、最終的に形成される上層配線のエレク
トロマイグレーションに対するマージンを考慮して決定
されている。

【００５０】この後、エッチングマスクとして用いたレ
ジストパターン１７を除去する。このとき、ダスト１８
ａ〜１８ｃも同時に除去される。

【００５１】次に、図５に示すように、例えばスパッタ
リング法により、全面に例えばＴｉ膜およびＴｉＮ膜を
順次成膜することによりＴｉＮ／Ｔｉ膜１９を形成す
る。次に、例えばスパッタリング法により、全面に例え
ばＡｌ合金膜を形成した後、例えばリフロー法によりこ
のＡｌ合金膜を配線溝１６の内部に埋め込む。次に、例
えばＣＭＰ法により、配線溝１６の内部以外の部分に成
膜されたＡｌ合金膜およびＴｉＮ／Ｔｉ膜１９を順次研
磨することにより、配線溝１６の内部のみにこれらのＡ
ｌ合金膜およびＴｉＮ／Ｔｉ膜１９を残す。これによ
り、配線溝１６の内部にＴｉＮ／Ｔｉ膜１９を下地バリ
アメタルとしてＡｌ合金からなる上層配線２０が形成さ
れる。この上層配線２０は、断線部分や局所的に幅が極
端に狭くなっている部分がほとんどなく、接続孔Ｃ₁、
Ｃ₂の部分でそれぞれＷプラグ１２を通じて、ゲート電
極６およびｐ⁺型領域９とコンタクトしている。

【００５２】以上のように、この第１の実施形態によれ
ば、層間絶縁膜１３に上層配線形成用の配線溝１６を形
成する際に、まず、層間絶縁膜１３上にフォトレジスト
膜を形成し、このフォトレジスト膜に配線溝のパターン
を転写することにより、層間絶縁膜１３上に配線溝のパ
ターンが転写されたレジストパターン１４を形成し、こ
のレジストパターン１４をマスクとして層間絶縁膜１３
をエッチングする１回目のフォトエッチング工程を行
い、マスクとして用いたレジストパターン１４を除去し
た後、層間絶縁膜１３上に、再度フォトレジストパター
ン膜を形成し、このフォトレジスト膜に、レジストパタ
ーン１４を形成する際に用いたフォトマスクと同一のも
のを用いて、配線溝のパターンを転写することにより、
層間絶縁膜１３上に、再度配線溝のパターンが転写され
たレジストパターン１７を形成し、このレジストパター
ン１７をマスクとして、再度、層間絶縁膜１３をエッチ
ングする２回目のフォトエッチング工程を行うようにし
ている。この場合、これらの２回のフォトエッチング工
程中に、同一部分にダストが付着する確率は極めて低
く、無視することができるため、これらの２回のフォト
エッチング工程を行うことにより、層間絶縁膜１３に、
形成すべき配線溝のパターンにほぼ対応した配線溝１６
を確実に形成することができる。これにより、層間絶縁
膜１３に配線溝１６を形成する際に、ダストの影響によ
ってパターン欠陥が生じることを効果的に防止すること
ができるので、断線不良やコンタクト不良の問題がほと
んどなく、かつ、信頼性の高い上層配線２０を形成する
ことができる。

【００５３】次に、この発明の第２の実施形態による半
導体装置の製造方法ついて説明する。

【００５４】この第２の実施形態による半導体装置の製
造方法においては、図６に示すように、例えば第１の実
施形態の場合と同様の方法により、接続孔Ｃ₁、Ｃ₂の
内部にＷプラグ１２を形成する工程までを行う。この場
合、後に行われる層間絶縁膜のエッチング工程において
エッチング停止層となるＳｉＮ膜１１を、第１の実施形
態の場合よりも厚く形成する。具体的には、この場合、
ＳｉＮ膜１１の厚さを例えば１２０ｎｍとする。

【００５５】次に、図７に示すように、例えば第１の実
施形態の場合と同様に、プラズマＣＶＤ法により、厚さ
５００ｎｍのＳｉＯ₂膜のような層間絶縁膜１３を全面
に形成した後、フォトリソグラフィー法により、層間絶
縁膜１３上にレジストパターン１４を形成し、このレジ
ストパターン１４をマスクとして、ＲＩＥ法により層間
絶縁膜１３をエッチングすることにより、この層間絶縁
膜１３に配線溝１６を形成する。このエッチングの際に
は、ＳｉＮ膜１１をエッチング停止層として、層間絶縁
膜１３の表面から、この層間絶縁膜１３の厚さとオーバ
ーエッチングマージンとの合計分だけエッチングを行う
ことにより、配線溝１６が層間絶縁膜１３を貫通するよ
うにする。この後、エッチングマスクとして用いたレジ
ストパターン１４を除去する。このとき、ダスト１５ａ
〜１５ｃも同時に除去される。

【００５６】次に、図８に示すように、例えば第１の実
施形態の場合と同様に、フォトリソグラフィー法によ
り、再度、層間絶縁膜１３上にレジストパターン１７を
形成し、このレジストパターン１７をマスクとして、Ｒ
ＩＥ法により層間絶縁膜１３をエッチングすることによ
り、再度、層間絶縁膜１３に配線溝１６を形成する。こ
のエッチングの際には、レジストパターン１４をマスク
として行ったエッチングと同様に、ＳｉＮ膜１１をエッ
チング停止層として、層間絶縁膜１３の表面から、層間
絶縁膜１３の厚さとオーバーエッチングマージンとの合
計分だけエッチングを行うことにより、配線溝１６が層
間絶縁膜１３を貫通するようにする。この後、エッチン
グマスクとして用いたレジストパターン１７を除去す
る。このとき、ダスト１８ａ〜１８ｃも同時に除去され
る。

【００５７】次に、図９に示すように、例えば第１の実
施形態の場合と同様に、スパッタリング法によりＴｉＮ
／Ｔｉ膜１９およびＡｌ合金膜を順次成膜した後、リフ
ロー法により配線溝１６の内部にＡｌ合金膜を埋め込
み、ＣＭＰ法により、配線溝１６の内部以外の部分に成
膜されたＡｌ合金膜およびＴｉＮ／Ｔｉ膜１９を順次研
磨することにより、配線溝１６の内部に、ＴｉＮ／Ｔｉ
膜１９を下地バリアメタルとしてＡｌ合金からなる上層
配線２０を形成する。

【００５８】この第２の実施形態においては、図７に示
すように、１回目のフォトエッチング工程の際に、接続
孔Ｃ₁に対応する部分にダストが付着していることによ
り、配線溝形成領域における層間絶縁膜１３のうち、接
続孔Ｃ₁に対応する部分に配線溝１６が全く形成されて
いないが、２回目のフォトエッチング工程の際に、ダス
ト１８ａ〜１８ｃが、再度、接続孔Ｃ₁に対応する部分
に付着する確率は極めて低いため、図８に示すように、
配線溝形成領域における層間絶縁膜１３のうち、接続孔
Ｃ₁に対応する部分には、２回目のフォトエッチング工
程により、層間絶縁膜１３を貫通するように配線溝１６
が形成される。このように、この第２の実施形態におい
ては、上述の２回のフォトエッチング工程の何れかによ
り、配線溝形成領域における層間絶縁膜１３に、この層
間絶縁膜１３を貫通するように配線溝１６が必ず形成さ
れる。

【００５９】その他のことは、第１の実施形態による半
導体装置の製造方法の場合と同様であるので、説明を省
略する。

【００６０】この第２の実施形態によれば、第１の実施
形態と同様な効果を得ることができる。この場合、各フ
ォトエッチング工程の際に、配線溝１６が層間絶縁膜１
３を貫通するようにしているため、接続孔Ｃ₁、Ｃ₂に
対応する部分にダストが付着した場合であっても、上層
配線２０とＷプラグ１２との間にコンタクト不良が発生
するという問題がほとんど生じない。

【００６１】次に、この発明の第３の実施形態による半
導体装置の製造方法ついて説明する。この第３の実施形
態による半導体装置の製造方法においては、配線溝およ
び接続孔の埋め込みを同時に行うデュアルダマシン法に
より上層配線を形成するようにしている。

【００６２】すなわち、この第３の実施形態による半導
体装置の製造方法においては、図１０に示すように、例
えば第１の実施形態の場合と同様の方法により、ＳｉＮ
膜１１を形成する工程までを行った後、例えばフォトリ
ソグラフィー法およびＲＩＥ法により、ＳｉＮ膜１１の
所定部分に、後に形成される接続孔のパターンに対応し
た開口部１１ａ、１１ｂを形成する。ここで、開口部１
１ａは、ゲート電極６への接続孔に対応する部分に形成
され、開口部１１ｂは、ｐ⁺型領域９への接続孔に対応
する部分に形成される。なお、この場合、ＳｉＮ膜１１
の厚さは、例えば１２０ｎｍとする。

【００６３】次に、図１１に示すように、例えば第１の
実施形態の場合と同様と同様の方法により、例えば厚さ
５００ｎｍのＳｉＯ₂膜のような層間絶縁膜１３を全面
に形成する。次に、この層間絶縁膜１３上に、例えばプ
ラズマＣＶＤ法により、例えば厚さ１５０ｎｍのＳｉＮ
膜２１を形成する。次に、例えば第１の実施形態の場合
と同様に、フォトリソグラフィー法により、ＳｉＮ膜２
１上に上層配線形成用の配線溝のパターンが転写された
レジストパターン１４を形成する。次に、このレジスト
パターン１４をマスクとして、例えばＲＩＥ法によりＳ
ｉＮ膜２１をエッチングすることにより、このＳｉＮ膜
２１に、配線溝のパターンに対応した開口部２１ａを形
成する。このエッチング条件の一例を挙げると、エッチ
ングガスとしてＣＦ₄およびＡｒの混合ガスまたはＣ₂
Ｆ₆ガスを用いる。この後、エッチングマスクとして用
いたレジストパターン１４を除去する。このとき、ダス
ト１５ａ〜１５ｃも同時に除去される。

【００６４】次に、図１２に示すように、例えば第１の
実施形態の場合と同様に、フォトリソグラフィー法によ
り、ＳｉＮ膜２１上に、再度、レジストパターン１４に
転写された上層配線形成用の配線溝のパターンと同一の
パターンが転写されたレジストパターン１７を形成す
る。次に、このレジストパターン１７をマスクとして、
例えばＲＩＥ法によりＳｉＮ膜２１をエッチングするこ
とにより、再度、このＳｉＮ膜２１に、配線溝のパター
ンに対応した開口部２１ａを形成する。このＳｉＮ膜２
１のエッチングの際には、１回目のフォトエッチング工
程により、既に開口部２１ａが形成された部分において
は、ＳｉＯ₂膜のような層間絶縁膜１３が同時にエッチ
ングされることになるが、層間絶縁膜１３がエッチング
される度合いが小さくなる条件でＳｉＮ膜２１のエッチ
ングを行うようにすれば、ほとんど問題にならない。

【００６５】なお、ＳｉＮ膜２１に配線溝のパターンに
対応した開口部２１ａを形成する際に行われる上述の２
回のフォトエッチング工程の際には、同一部分にダスト
が付着する確率は極めて低く、無視することができる。
このため、これらの２回のフォトエッチング工程を行う
ことにより、ＳｉＮ膜２１には、ダストの影響によるパ
ターン欠陥が生じることなく、形成すべき配線溝のパタ
ーンにほぼ完全に対応した開口部２１ａが形成される。

【００６６】次に、図１３に示すように、配線溝のパタ
ーンにほぼ完全に対応した開口部２１ａが形成されたＳ
ｉＮ膜２１をマスクとして、例えば、ＲＩＥ法により層
間絶縁膜１３をエッチングすることにより、この層間絶
縁膜１３に配線溝１６を形成した後、ＳｉＮ膜２１およ
び接続孔のパターンに対応した開口部１１ａ、１１ｂが
形成されたＳｉＮ膜１１をマスクとして、例えば、ＲＩ
Ｅ法により層間絶縁膜１０およびゲート絶縁膜３をエッ
チングすることにより、これらの層間絶縁膜１０および
ゲート絶縁膜３に接続孔Ｃ₁、Ｃ₂を形成する。このと
きの層間絶縁膜１３、１０およびゲート絶縁膜３のエッ
チングは、マスクとなるＳｉＮ膜２１、１０に対する選
択比が大きくなる条件で行う。このときのエッチング条
件の一例を挙げると、エッチング装置としてマグネトロ
ンＲＩＥ装置を用い、エッチングガスとしてＣＨＦ₃お
よびＣＯの混合ガスを用い、ＣＨＦ₃／ＣＯガスにおけ
るＣＯガスの流量比を８０％とし、圧力を６０ｍｍＴｏ
ｒｒ、高周波電力を６００Ｗとする。これにより、層間
絶縁膜１３には、形成すべき配線溝のパターンにほぼ対
応した配線溝１６が、層間絶縁膜１３を貫通するように
形成される。

【００６７】なお、上述のエッチング工程は、洗浄の工
程を挟んで２回以上に分けて行ってもよい。具体的に
は、例えば、ＳｉＮ膜２１をマスクとして層間絶縁膜１
３をエッチングすることにより、層間絶縁膜１３に配線
溝１６を形成する工程まで行った後に洗浄を行い、この
後、ＳｉＮ膜２１およびＳｉＮ膜１０をマスクとして、
層間絶縁膜１０およびゲート絶縁膜３をエッチングする
ことにより、これらの層間絶縁膜１０およびゲート絶縁
膜３に接続孔Ｃ₁、Ｃ₂を形成する工程を行うようにし
てもよい。この場合、このエッチング工程中に付着した
ダストの影響によるパターン欠陥の発生が抑えられる。

【００６８】次に、図１４に示すように、例えば第１の
実施形態と同様に、スパッタリング法により、全面にＴ
ｉＮ／Ｔｉ膜１９およびＡｌ合金膜を順次成膜した後、
リフロー法により配線溝１６および接続孔Ｃ₁、Ｃ₂の
内部にＡｌ合金膜を埋め込む。次に、ＣＭＰ法により、
配線溝１６および接続孔Ｃ₁、Ｃ₂の内部以外の部分に
成膜されたＡｌ合金膜およびＴｉＮ／Ｔｉ膜１９を層間
絶縁膜１３の表面が露出するまで研磨する。これによ
り、配線溝１６および接続孔Ｃ₁、Ｃ₂の内部に、Ｔｉ
Ｎ膜１９を下地バリアメタルとしてＡｌ合金からなる上
層配線２０が形成される。この場合、上層配線２０は、
それぞれ、接続孔Ｃ₁、Ｃ₂を通じて、ゲート電極６お
よびｐ⁺型領域９と接続している。

【００６９】その他のことは、第１の実施形態による半
導体装置の製造方法の場合と同様であるので、説明を省
略する。

【００７０】この第３の実施形態によれば、デュアルダ
マシン法により配線溝１６および接続孔Ｃ₁、Ｃ₂の内
部を埋めるように上層配線２０を形成する場合におい
て、第１の実施形態と同様な効果を得ることができる。

【００７１】以上この発明の実施形態について具体的に
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。例えば、実施形態において挙げた数
値、材料、構造、プロセスなどはあくまで例にすぎず、
これに限定されるものではない。具体的には、例えば、
上述の第１〜第３の実施形態においては、上層配線２０
を形成する際に、リフロー法によりＡｌ合金膜を配線溝
１６または接続孔Ｃ₁、Ｃ₂の内部に埋め込むようにし
ているが、これは、高圧リフロー法、高温スパッタリン
グ法またはＣＶＤ法により埋め込むことも可能である。
また、上述の第１〜第３の実施形態においては、上層配
線２０はＡｌ合金からなるが、この上層配線２０の材料
としては、純Ａｌを用いることも可能であり、銅（Ｃ
ｕ）、銀（Ａｇ）、金（Ａｕ）またはこれらの合金を用
いることも可能である。

【００７２】また、例えば、上述の第１、第２の実施形
態または第３の実施形態においては、層間絶縁膜１３に
配線溝１６を形成するためのフォトエッチング工程また
はＳｉＮ膜２１に開口部２１ａを形成するためのフォト
エッチング工程を、マスクとして用いたレジストパター
ンを除去する工程を挟んで２回繰り返して行っている
が、繰り返し回数は、必要に応じて３回以上とすること
も可能である。

【００７３】また、例えば、上述の第１〜第３の実施形
態においては、レジストパターン１４、１７を形成する
際に、フォトリソグラフィー法を用いているが、これら
のレジストパターン１４、１７の形成には、例えば、Ｘ
線リソグラフィー法、電子線リソグラフィー法またはイ
オンビームリソグラフィー法を用いることも可能であ
る。なお、レジストパターン１４、１７を、電子線リソ
グラフィー法またはイオンビームリソグラフィー法によ
り形成する場合は、電子線またはイオンビームを用い
て、レジスト膜に配線溝のパターンを直接描画すること
も可能である。

【００７４】また、例えば、上述の第１〜第３の実施形
態においては、レジストパターン１４、１７を形成する
際に、同一のフォトマスクを用いているが、これらのレ
ジストパターン１４、１７は、同一の配線溝のパターン
が形成されたフォトマスクであれば、互いに異なるもの
を用いて形成することも可能である。この場合、レジス
トパターン１４、１７は、ポジ型のフォトレジスト膜を
用いて形成されているため、フォトマスクに付着したダ
ストの影響によって、レジストパターン１４、１７にパ
ターン欠陥が発生すること、したがって、層間絶縁膜１
３に形成される配線溝１６にパターン欠陥が発生するこ
とを防止することができる。また、フォトマスクに代え
てレチクルを用いることも可能である。

【００７５】また、例えば、上述の第１のおよび第２の
実施形態においては、ＷＳｉ₂膜５および多結晶Ｓｉ膜
４をパターニングしてゲート電極６を形成する際や、Ｓ
ｉＮ膜１１、層間絶縁膜１０およびゲート絶縁膜３に接
続孔Ｃ₁、Ｃ₂を形成する際に、層間絶縁膜１３に配線
溝１６を形成する際と同様のフォトエッチング工程を、
マスクとして用いたレジストパターンを除去する工程を
挟んで、２回以上繰り返して行うようにしてもよく、第
３の実施形態においては、ＷＳｉ₂膜５および多結晶Ｓ
ｉ膜４をパターニングしてゲート電極６を形成する際
や、ＳｉＮ膜１１に開口部１１ａ、１１ｂを形成する際
に、ＳｉＮ膜２１に開口部２１ａを形成する際と同様の
フォトエッチング工程を、マスクとして用いたレジスト
パターンを除去する工程を挟んで、２回以上繰り返して
行うようにしてもよい。

【００７６】また、上述の第１〜第３の実施形態におい
ては、配線溝のパターンが転写されたレジストパターン
１４、１７をエッチングマスクとして層間絶縁膜１３に
配線溝１６を形成し、または、ＳｉＮ膜２１に開口部２
１ａを形成するようにしているが、これらは、イオンビ
ームまたは電子線を用いて層間絶縁膜１３またはＳｉＮ
膜２１に、配線溝のパターンを直接描画することにより
形成するようにしてもよい。この場合、具体的には、例
えば、第１の実施形態において、層間絶縁膜１３を形成
する工程までを行った後、集束イオンビーム（ＦＩＢ）
装置により、例えば数十ｋｅＶ程度のＡｒイオンのよう
な不活性イオンのイオンビームを用いて、層間絶縁膜１
３に配線溝のパターンを直接描画することによりこの層
間絶縁膜１３に配線溝１６を形成し、層間絶縁膜１３を
洗浄した後、同様のイオンビームを用いて、層間絶縁膜
１３に配線溝のパターンを直接描画することにより、こ
の層間絶縁膜１３に、再度、配線溝１６を形成する。こ
の際、イオンビームを用いた２回のエッチング工程の際
に、同一部分にダストが付着する確率は極めて低く、無
視することができるため、イオンビームを用いた２回の
エッチングにより、ダストの影響によるパターン欠陥が
生じることなく、層間絶縁膜１３に配線溝１６を形成す
ることができる。また、必要に応じて、上述のイオンビ
ームを用いたエッチング工程を、層間絶縁膜１３の表面
を洗浄する工程を挟んで、３回以上繰り返して行っても
よい。なお、イオンビームに代えて電子線を用いる場合
は、層間絶縁膜１３を、例えば、有機ポリマー系の絶縁
膜材料により形成する。

【００７７】

【発明の効果】以上説明したように、この発明の第１お
よび第２の発明によるエッチング方法によれば、被エッ
チング膜をパターニングする際に、ダストの影響による
パターン欠陥の発生を効果的に防止することができるの
で、被エッチング膜を所望の形状に確実にパターニング
することができる。

【００７８】この発明の第３の発明および第４の発明に
よる半導体装置の製造方法によれば、絶縁膜に配線溝ま
たは接続孔を形成する際に、ダストの影響によるパター
ン欠陥の発生を効果的に抑えることができるので、絶縁
膜に形成すべき配線溝または接続孔のパターンにほぼ対
応した配線溝または接続孔を形成することができる。こ
れによって、断線不良やコンタクト不良がほとんどな
く、かつ、信頼性の高い配線を形成することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図２】この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図３】この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図４】この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図５】この発明の第１の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図６】この発明の第２の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図７】この発明の第２の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図８】この発明の第２の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図９】この発明の第２の実施形態による半導体装置
の製造方法を説明するための断面図である。

【図１０】この発明の第３の実施形態による半導体装
置の製造方法を説明するための断面図である。

【図１１】この発明の第３の実施形態による半導体装
置の製造方法を説明するための断面図である。

【図１２】この発明の第３の実施形態による半導体装
置の製造方法を説明するための断面図である。

【図１３】この発明の第３の実施形態による半導体装
置の製造方法を説明するための断面図である。

【図１４】この発明の第３の実施形態による半導体装
置の製造方法を説明するための断面図である。

【図１５】従来のダマシン法による配線の形成方法を
説明するための断面図である。

【図１６】従来のダマシン法による配線の形成方法を
説明するための断面図である。

【図１７】従来のダマシン法による配線の形成方法を
説明するための断面図である。

【図１８】従来のダマシン法による配線の形成方法を
説明するための断面図である。

【符号の説明】

１・・・半導体基板、６・・・ゲート電極、９・・・ｐ
⁺型領域、１０、１３・・・層間絶縁膜、１１、２１・
・・ＳｉＮ膜、１１ａ、１１ｂ、２１ａ・・・開口部、
１２・・・Ｗプラグ、１４、１７・・・レジストパター
ン、１５ａ〜１５ｃ、１８ａ〜１８ｃ・・・ダスト、１
６・・・配線溝、Ｃ₁、Ｃ₂・・・接続孔

Claims

【特許請求の範囲】

【請求項１】被エッチング膜上に第１のレジスト膜を
形成し、上記第１のレジスト膜に、上記被エッチング膜
がなすべきパターンを転写することにより、上記被エッ
チング膜上に第１のレジストパターンを形成する第１の
リソグラフィー工程と、上記第１のレジストパターンをマスクとして上記被エッ
チング膜をエッチングする第１のエッチング工程と、上記第１のレジストパターンを除去する工程と、上記被エッチング膜上に第２のレジスト膜を形成し、上
記第２のレジスト膜に、上記第１のリソグラフィー工程
で上記第１のレジスト膜に転写した上記パターンと同一
のパターンを転写することにより、上記被エッチング膜
上に第２のレジストパターンを形成する第２のエッチン
グ工程と、上記第２のレジストパターンをマスクとして、再度、上
記被エッチング膜をエッチングする第２のエッチング工
程とを有することを特徴とするエッチング方法。
【請求項２】上記第１のレジストパターンおよび上記
第２のレジストパターンを形成する際に、上記被エッチ
ング膜がなすべき上記パターンが形成された同一のフォ
トマスクまたはレチクルを用いることを特徴とする請求
項１記載のエッチング方法。
【請求項３】上記第１のレジストパターンおよび上記
第２のレジストパターンを形成する際に、それぞれ、上
記被エッチング膜が成すべき上記パターンが形成された
互いに異なるフォトマスクまたはレチクルを用いること
を特徴とする請求項１記載のエッチング方法。
【請求項４】上記第１のレジストパターンおよび上記
第２のレジストパターンを形成する際に、それぞれ、電
子線またはイオンビームを用いて上記第１のレジスト膜
および上記第２のレジスト膜に上記被エッチング膜がな
すべき上記パターンを直接描画するようにしたことを特
徴とする請求項１記載のエッチング方法。
【請求項５】電子線またはイオンビームを用いて、被
エッチング膜に、この被エッチング膜がなすべきパター
ンを直接描画することにより、上記被エッチング膜をエ
ッチングする第１のエッチング工程と、上記被エッチング膜を洗浄する工程と、電子線またはイオンビームを用いて、上記被エッチング
膜に、上記第１のエッチング工程で上記被エッチング膜
に描画した上記パターンと同一のパターンを直接描画す
ることにより、再度、上記被エッチング膜をエッチング
する第２のエッチング工程とを有することを特徴とする
エッチング方法。
【請求項６】ダマシン法により配線溝または接続孔の
内部を埋めるように配線を形成するようにした半導体装
置の製造方法において、絶縁膜上に第１のレジスト膜を形成し、上記第１のレジ
スト膜に、上記配線溝または上記接続孔のパターンを転
写することにより、上記絶縁膜上に第１のレジストパタ
ーンを形成する第１のリソグラフィー工程と、上記第１のレジストパターンをマスクとして上記絶縁膜
をエッチングする第１のエッチング工程と、上記第１のレジストパターンを除去する工程と、上記絶縁膜上に第２のレジスト膜を形成し、上記第２の
レジスト膜に、上記第１のリソグラフィー工程で上記第
１のレジスト膜に転写したパターンと同一の上記パター
ンを転写することにより、上記絶縁膜上に第２のレジス
トパターンを形成する第２のリソグラフィー工程と、上記第２のレジストパターンをマスクとして、再度、上
記絶縁膜をエッチングする第２のエッチング工程とを有
することを特徴とする半導体装置の製造方法。
【請求項７】上記第１のレジストパターンおよび上記
第２のレジストパターンを形成する際に、上記配線溝ま
たは上記接続孔の上記パターンが形成された同一のフォ
トマスクまたはレチクルを用いることを特徴とする請求
項６記載の半導体装置の製造方法。
【請求項８】上記第１のレジストパターンおよび上記
第２のレジストパターンを形成する際に、それぞれ、上
記配線溝または上記接続孔の上記パターンが形成された
互いに異なるフォトマスクまたはレチクルを用いること
を特徴とする請求項６記載の半導体装置の製造方法。
【請求項９】上記第１のレジストパターンおよび上記
第２のレジストパターンを形成する際に、それぞれ、電
子線またはイオンビームを用いて上記第１のレジスト膜
および上記第２のレジスト膜に上記配線溝または上記接
続孔の上記パターンを直接描画するようにしたことを特
徴とする請求項６記載の半導体装置の製造方法。
【請求項１０】ダマシン法により配線溝または接続孔
の内部を埋めるように配線を形成するようにした半導体
装置の製造方法において、電子ビームまたはイオンビームを用いて、絶縁膜に、上
記配線溝または上記接続孔のパターンを直接描画するこ
とにより上記絶縁膜をエッチングする第１のエッチング
工程と、上記絶縁膜を洗浄する工程と、電子ビームまたはイオンビームを用いて、上記絶縁膜
に、上記第１のエッチング工程で上記絶縁膜に描画した
上記パターンと同一のパターンを直接描画することによ
り、再度、上記絶縁膜をエッチングする第２のエッチン
グ工程とを有することを特徴とする半導体装置の製造方
法。