JP2013211578A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】コンタクトホールが形成される層の中間に酸化アルミニウム膜が存在しても、形状および特性値が安定したコンタクトホールを形成する製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に第１素子層、第１層間絶縁膜、エッチングストッパ膜、強誘電体キャパシタ層ＢＥＬ，ＦＥＬ，ＴＥＬ、保護膜ＡＯＬ、第２層間絶縁膜を形成する工程と、第２層間絶縁膜の上にホールのレジストパターンを形成する工程と、第２絶縁膜からエッチングストッパ膜の上層までをエッチングしてホールを形成する第１エッチング工程と、ホール下部のエッチングストッパ膜を除去するストッパ膜除去工程と、ホール下部の第１層間絶縁膜をエッチングしてホールを素子層まで延伸する第２エッチング工程とを有する。
【選択図】図７Ｅ

Description

本発明は、半導体装置の製造方法に係り、特に強誘電体キャパシタを有する半導体装置およびその製造方法に関する。

近年、強誘電体の分極反転を利用して情報を強誘電体キャパシタに保持する強誘電体メモリ（ＦｅＲＡＭ）の開発が進められている。強誘電体メモリは、電源を切っても保持された情報が消失しない不揮発性メモリであり、高集積度、高速駆動、高耐久性、低消費電力を実現できることから特に注目されている。

強誘電体キャパシタを構成する強誘電体膜の材料としては、残留分極量が大きな、１０〜３０μＣ／ｃｍ２程度のＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃）膜、ＳＢＴ（ＳｒＢｉ₂Ｔａ₂Ｏ₉）膜などのペロブスカイト結晶構造を有する強誘電体酸化物が主として用いられている。このような強誘電体膜は、従来から、シリコン酸化膜などの水との親和性の高い層間絶縁膜を介して外部から侵入した水分により強誘電体の特性が劣化することが知られている。すなわち、侵入した水分・または膜中に残存した水分が、層間絶縁膜やメタル配線成膜時の高温プロセスの中で水素と酸素に分解される。そして、その水素が強誘電体膜中に侵入すると、強誘電体膜の酸素と反応して強誘電体膜に酸素欠陥が形成され結晶性が低下する。また、強誘電体メモリの長期間の使用によっても同様の現象が発生する。その結果強誘電体膜の残留分極量や誘電率が低下するなどの強誘電体キャパシタの性能劣化が発生する。また、強誘電体キャパシタに限らず、トランジスタ等の性能が劣化することがある。

このような劣化に対応するために、従来から水分・水素の浸入を防止する酸化アルミニウム（Ａｌ₂Ｏ₃）を用いてきた。例えば従来技術では、強誘電体キャパシタを包むように酸化アルミニウムを形成し、強誘電体内部に水分・水素が侵入しないように保護していた。例えば、図３から図６のように、
（１）強化誘電体キャパシタを形成後、強誘電体キャパシタを包むように酸化アルミニウム膜（ＡＬＯ膜ともいう）を形成し、その後、層間絶縁膜で覆い平坦化する（図３）。
（２）レジストを塗布し、バルクコンタクトホール形成時のマスクとなるレジストパターンを形成する（図４）。
（３）レジストパターンをマスクとして、バルクコンタクトホールをエッチングで形成する（図５、図６）。

図１、および図２に、このような工程によって形成されたコンタクトホールの問題点を示す。図１、２のように、ウェーハ中心とウェーハの周辺とで、エッチングによるホール形状、ホール深さが不均一になることがあった。

さらに、強誘電体キャパシタは一般的にトランジスタ層と配線層の間に形成されるため、ドランジスタ層と配線層を繋ぐバルクコンタクトホールは非常に高アスペクトになっていた。また、図１では、プレーナー型強誘電体キャパシタを例に挙げているが、この問題はスタック型強誘電体キャパシタでも同様に発生する。

国際公開ＷＯ９８／０１８９５号パンフレット 特開２００６−１５６９３２号公報 特開２００３−２２４２０７号公報

図３−６の工程では、強誘電体キャパシタ層からバルク層まで一括してエッチングを行うため、エッチングコントロールが困難であるという問題が発生した。原因の１つとして、非常に高アスペクトのエッチングであることが挙げられる。アスペクト比とは、ホールの直径に対するホールが形成される膜厚の比、すなわち、ホール断面の直径に対する深さの比をいう。また、高アスペクトとは、ホール断面の直径と比較してホールの深さが深いことをいう。

すなわち、コンタクトホールの断面寸法が小さく、かつ高アスペクトであるコンタクトホール形成においては、エッチングガスがコンタクトホールの内部まで均一に侵入しなくなる。そのため、エッチングの面内ばらつきが大きくなり、その結果、コンタクト抵抗が安定しないといった問題を発生させていた。

もう一つ原因として、コンタクトホールをエッチングする際、まず酸化膜がエッチングされるということにある。このエッチングはある程度均一に処理が進む。その理由は、まだアスペクト比が小さく、エッチングガスが十分に行き渡るためである。しかし、次にコンタクトホールが酸化アルニウムに達すると、酸化アルミニウムはエッチストッパ膜として機能するため、エッチングレートが低くなる。

その後、酸化アルミニウムが全部エッチングされて、酸化アルミニウム膜の下のシリコン酸化膜（以下、単に酸化膜という）がエッチングされる。この処理は、ウェーハ中心付近の方が進行しやすい。さらに、酸化アルミニウムから発生した酸素が酸化膜エッチレートを増加させ、酸化膜が極度にエッチングされやすい状況を生み出す。

そのため、酸化アルミニウムがエッチングされた部位は、その後の酸化膜エッチングにおいて、エッチングレートが急激に高くなる。その結果、中心部と周辺部のエッチングレートの差が顕著になってしまう。すなわち、図１のように、ウェーハ中心部では、所望の深さのコンタクトホールが形成できる条件でエッチングしても、ウェーハ周辺部では、深さが不十分な場合（未開口）が生じる。逆に、ウェーハ周辺部では、エッチングが目標通りに適正に進行しても、ウェーハ面上の他の位置にて下位層への突き抜けが生じることがあった。

さらに、その後、エッチングによって形成されたホールはトランジスタ領域部のコンタクト底部に達する。しかし、この底部にはエッチングストッパ膜として機能する、シリサイド膜やサリサイド膜がある。例えば、チタン・シリサイド膜をエッチストッパ膜として用いる場合は、コンタクトホールの途中に酸化アルミニウム膜がなければ、十分に選択比（酸化膜とチタン・シリサイド膜）を取ることができる。しかしながら、コンタクトホールの途中に酸化アルミニウム膜があると、選択比が低下してしまい、チタン・シリサイド膜がエッチストッパ膜と機能し難くなる問題が発生した。

これらの問題を解決するために、チタン・シリサイド膜を厚膜化するなどの検討が行われた。しかし、厚膜化によりバルクコンタクトのシート抵抗が増加して、所望のトランジスタ特性が得られない、または、チタン・シリサイドのゲート脇へのはい上がりの影響により、電気的ショートを引き起こす問題が生じた。

さらに強誘電体キャパシタの製造においては、ウェーハ周辺部のみ極端に層間絶縁膜が厚くなることが判っている。したがって、エッチングの影響、および層間絶縁膜の膜厚分
布の影響により、コンタクト抵抗が安定して形成できなくなる。ただし、支配的な要因は、酸化アルミニウム膜が存在することによる、エッチングレートの変動の影響が大きいと推定される。

そこで本発明では、コンタクトホールが形成される層の中間に酸化アルミニウム膜が存在しても、形状および特性値が安定したコンタクトホールを形成することを目的とする。

本発明は、前記課題を解決するためになされた。本発明は、半導体基板上に第１素子層を形成する工程と、前記第１素子層の上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜の上にエッチングストッパ膜を形成する工程と、前記エッチングストッパ膜の上に強誘電体キャパシタ層を形成する工程と、前記強誘電体キャパシタ層の上に保護膜を形成する工程と、前記保護膜の上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜の上にホールのレジストパターンを形成する工程と、前記第２絶縁膜からエッチングストッパ膜の上層までをエッチングしてホールを形成する第１エッチング工程と、前記ホール下部のエッチングストッパ膜を除去するストッパ膜除去工程と、前記ホール下部の第１層間絶縁膜をエッチングして前記ホールを前記素子層まで延伸する第２エッチング工程と、を有する半導体装置の製造方法である。

本発明によれば、第２層間絶縁膜をエッチングしてホールを形成する第１エッチング工程と、第１層間絶縁膜をエッチングしてホールを前記第１素子層まで延伸する第２エッチング工程とを有するので、コンタクトホールが形成される層の中間に酸化アルミニウム膜が存在しても安定したコンタクトホールを形成することができる。

従来の製造方法によるコンタクトホール形成の問題点を示す図（ウェーハ中心部）である。 従来の製造方法によるコンタクトホール形成のコンタクトホールの問題点を示す図（ウェーハ周辺部）である。 従来の製造方法を示す図（その１）である。 従来の製造方法を示す図（その２）である。 従来の製造方法を示す図（その３）である。 従来の製造方法を示す図（その４）である。 層間絶縁膜−２までの工程が完了した半導体装置の断面図を示す図である。 レジストパターンの形成を示す図である。 層間絶縁膜−２のエッチングを示す図である。 保護膜（ＡＬＯ膜）をエッチングによって除去する工程を示す図である。 ホール下部のＳＩＯＮ膜のエッチングを示す図である。 従来の異方性エッチングによるホールの断面形状（ＳＥＭ写真）を示す図である。 下部電極の高周波投入電力を６００ワットした場合のテーパエッチングによるホールの断面形状（ＳＥＭ写真）を示す。 図８Ａテーパ部分の輪郭を示す図である。 図８Ｂテーパ部分の輪郭を示す図である。 エッチストッパとなるＳＩＯＮ膜の形成を示す図である。 層間絶縁膜−２の形成を示す図である。 レジストパターンの形成を示す図である。 ＳＩＯＮ膜をエッチストッパ膜として層間絶縁膜−２のエッチングを示す図である。 ＳＩＯＮ膜のエッチングを示す図である。 層間絶縁膜−１のテーパエッチングを示す図である。 エッチストッパとなるＳＩＯＮ膜の形成を示す図である。 保護膜のエッチングを示す図である。 レジストパターンの形成を示す図である。 ＳＩＯＮ膜をエッチストッパ膜として層間絶縁膜−２のエッチングを示す図である。 ＳＩＯＮ膜のエッチングを示す図である。 層間絶縁膜−１のテーパエッチングを示す図である。 本発明の第１実施形態に係る半導体装置の製造工程を示すである。 本発明の第１実施形態の変形例４に係る半導体装置の製造工程を示すである。 本発明の第１実施形態の変形例５に係る半導体装置の製造工程を示すである。 本発明の第２実施形態に係る半導体装置の製造工程を示すである。 本発明の第２実施形態の変形例１に係る半導体装置の製造工程を示すである。 本発明の第２実施形態の変形例２に係る半導体装置の製造工程を示すである。 本発明の第２実施形態の変形例３に係る半導体装置の製造工程を示すである。 本発明の第３実施形態に係る半導体装置の製造工程を示すである。 本発明の第３実施形態の変形例１に係る半導体装置の製造工程を示すである。 本発明の第４実施形態に係る半導体装置の製造工程を示すである。

《発明の骨子》
以下、本発明の実施形態に係る半導体装置、および製造方法の骨子を説明する。強誘電体キャパシタを含む半導体装置のコンタクトホール形成では、下層にトランジスタを含むバルク層が形成される。そして、層間絶縁膜が形成され、その上層に強誘電体キャパシタが形成される。さらに、層間絶縁膜が形成され、その上層に配線層が形成される。すなわち、このような半導体装置では、強誘電体キャパシタ層の下層および上層に層間絶縁膜が存在する。したがって、配線層から、バルク層に至るコンタクトホールのアスペクト比が非常に高くなる。このため、コンタクトホール形成時のエッチングにおいて、コンタクトホールの下部に到達するエッチングガス、プラズマ、あるいはイオンの密度が不均一になりやすい。

また、強誘電体キャパシタを保護する保護膜（Ａｌ₂Ｏ₃等）の存在によって、保護膜のエッチングが完了する前後にて、エッチングレートが大きく変化する。これによって、コンタクトホール形状、深さの面内ばらつきが大きくなる。
本製造方法は、以下の処理、構成で、この面内ばらつきを低減するとともに、安定した形状、および特性のコンタクトホールを形成する製造方法を提案する。
（１）コンタクトホールのエッチング工程の段階的制御
本実施形態では、コンタクトホールをエッチングする際、例えば、（ａ）強誘電体キャパシタを保護する保護膜上層の層間絶縁膜のエッチング（ｂ）強誘電体キャパシタを保護する保護膜の除去処理（ｃ）保護膜より下層の層間絶縁膜のエッチングのように、それぞれの段階にて異なるエッチング条件にてエッチングを制御する。これによってそれぞれの層に適したエッチング条件を設定することによって、コンタクトホール形成時のエッチン
グレート、コンタクトホール形状、深さの面内ばらつきを低減する。
（２）エッチングストッパ膜の採用
上記（１）とともに、あるいは、上記（１）に代えて、保護膜の下層にエッチングストッパ膜を形成する。このエッチングストッパ膜にて、一旦エッチングの進行が抑制される。すなわち、酸化アルミニウム膜を個別でエッチングする際、その部位が抜けてしまうと酸化膜などはどんどんエッチングが進行してしまうので、酸化アルミニウム膜の下に酸窒化膜（SION）などを配置し、エッチング進行をとめるものとして利用する。

その後、エッチングストッパ膜を除去し、さらに、エッチングストッパ膜下層の層間絶縁膜をエッチングする工程を採用することによって、エッチングレートを安定させ、コンタクトホール形状、深さの面内ばらつきを低減する。
（３）テーパエッチングの採用
上記（１）（２）とともに、あるいは、上記（１）（２）に代えて、テーパエッチングを採用する。すなわち、コンタクトホールのうち、半導体装置の上層側（以下、コンタクトホール上部という）の断面寸法を大きくする。一方、コンタクトホールがバルク層（トランジスタ等が形成された層をいい、本発明の第１素子層に相当）に接触する位置、すなわちコンタクトホール底面部の寸法を通常寸法（設計目標値）とする。

この場合、コンタクトホール底面部の寸法は、コンタクトホール上部の断面寸法より小さくなる。そして、コンタクトホール上部と、コンタクトホール底面部とを接続する部分（以下、コンタクトホール下部という）の断面寸法を先細り形状とする。すなわち、コンタクトホール下部は、コンタクトホール底面部に向かって徐々に縮小するテーパ状とする。

このような形状は、以下の手順で形成できる。（ａ）コンタクトホール形成用のレジストパターンとしては、断面寸法を目標のコンタクトホール底面部寸法より大きく形成する。本実施形態では、レジストパターンのホール寸法、およびコンタクトホール開口部の寸法は、底面部寸法の１．３倍から１．５倍程度とする。（ｂ）（ａ）のレジストパターンにてコンタクトホール上部をエッチングする。エッチングは、極力下方向へのエッチングレートが高い、異方性エッチングの条件を設定する。これによって、内壁面が柱状に近い、基板法線とほぼ平行に近い内壁面を有するコンタクトホールが得られる。（ｃ）コンタクトホール上部のエッチング後、エッチングレートを低下させてコンタクトホール下部をエッチングする。エッチングレートを下げることで、エッチングが進行するにしたがって、管状（円柱状）の内面形状の断面が深さ方向に先細りした形状となる。

コンタクトホールをこのような形状とすることで、コンタクトホール上部では、断面寸法が相対的に大きいため、エッチングガスが侵入しやすい。その結果、ウェーハ中心部と、ウェーハ周辺部とでのエッチングレートのばらつきを低減できる。そして、最終的なコンタクトホール底面部の形状を本来の目標寸法とすることで、レイアウト設計上の要請、および素子との接触抵抗上の要請を満足させる。これによって、設計上の要請を満足した上で、エッチングの均一性を向上できる。

また、このような特徴によって、本製造方法では、コンタクトホールエッチング工程の中間に酸化アルミニウム膜が存在した場合でも、酸化アルミニウムの影響を低減し、安定したコンタクトホールを形成することができる。

《第１実施形態》
以下、図７Ａ−７Ｅ、図８Ａ−８Ｄ、図１１の図面を参照して、本発明の第１実施形態に係る半導体装置の製造方法を説明する。本実施形態では、コンタクトホールのエッチング工程を段階的に制御して半導体装置を製造する。

＜製造工程＞
図１１に、本実施形態に係る半導体装置の製造工程を示す。ここでは、まず、半導体基板に、トランジスタ層を形成する（Ｓ１）。トランジスタ層は、例えば、以下の工程で形成される。

すなわち、シリコン等の半導体基板上に、素子領域を画定する素子分離領域を形成する。次に、素子分離領域が形成された半導体基板内に、不純物の注入によってウェルを形成する。そして、ウェルが形成された半導体基板上には、ゲート絶縁膜を介してゲート電極を形成する。さらに、ゲート電極の側壁部分には、サイドウォール絶縁膜を形成する。そして、サイドウォール絶縁膜が形成されたゲート電極の両側に、ソース／ドレイン拡散層を形成する。

次に、トランジスタ層の上層に、層間絶縁膜（以下、層間絶縁膜−１という）を形成する（Ｓ２）。層間絶縁膜−１は、例えば、以下の工程で形成される。

すなわち、トランジスタが形成された半導体基板上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によるＰ（プラズマ）−ＳＩＯＮ（酸化窒化シリコン）を膜厚２００ｎｍで形成する。さらに、Ｐ−ＳＩＯＮ膜上に、シリコン酸化膜を形成する。すなわち、ＣＶＤによるＰ−ＴＥＯＳ（ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）−ＮＳＧ（ｎｏｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜を膜厚６００ｎｍ形成する。成膜条件は、例えば、酸素（Ｏ₂）流量１４００ｓｃｃｍ、圧力５ｔｏｒｒ、摂氏３９
０度の雰囲気中にて、高周波電力４００ワットにてプラズマを生成する条件とする。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により、Ｐ−ＴＥＯＳ−ＮＳＧ膜を２００ｎｍ程度研磨し、表面を平坦にする。なお、以下、Ｐ−ＴＥＯＳ−ＮＳＧ膜を単に、Ｐ−ＴＥＯＳ膜、あるいは、ＴＥＯＳ膜ともいう。また、Ｐ−ＳＩＯＮ膜を単にＳＩＯＮ膜ともいう。

次に、強誘電体キャパシタ層を形成する（Ｓ３）。強誘電体キャパシタ層は、例えば、以下の工程で形成される。強誘電体キャパシタ層が、本発明の第２素子層に相当する。

すなわち、Ｐ−ＴＥＯＳ−ＮＳＧ膜上に、一旦、さらに、Ｐ−ＴＥＯＳ−ＮＳＧ膜を膜厚１００ｎｍ成膜する。そして、その上層に、例えばＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）による、Ａｌ₂Ｏ₃膜（アルミナ膜）を膜厚２０ｎｍ形成する。そして、Ａｌ₂Ｏ₃膜上に、例えばＰＶＤによるＰｔ膜を膜厚１５５ｎｍで下部電極として形成する。

Ｐｔ膜を形成した上に、例えばＰＶＤによる、ＰＺＴ（チタン酸ジルコン酸鉛）膜を膜厚１５０−２００ｎｍで形成する。ＰＺＴ膜を形成した後、例えばＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）によるアニール処理を行う。

次に、ＰＺＴ膜の上に、上部電極として、例えばＰＶＤによるＩｒＯ₂（酸化イリジウ
ム）膜を膜厚５０ｎｍで形成する。ＩｒＯ₂膜を形成した後、例えばＲＴＡによるアニー
ル処理を行う。次に、ＩｒＯ₂膜の上に再度、例えばＰＶＤによるＩｒＯ₂膜を膜厚２００ｎｍで形成する。そして、上部電極のパターン１を形成するために、フォトレジストによるパターンを形成し、ＩｒＯ₂膜をエッチングする。そして、ＰＺＴ膜の回復アニールの
ために、例えば縦型炉による熱処理を行う。

そして、強誘電体キャパシタのパターンを形成するために、フォトレジストを形成し、ＰＺＴ膜をエッチングする。さらに、ＰＺＴ膜の回復アニールのために、例えば縦型炉に
よる熱処理を行う。さらに、ＰＺＴ膜の保護のためにウェーハ全面に、例えばＰＶＤによる、Ａｌ₂Ｏ₃膜を形成する。Ａｌ₂Ｏ₃膜形成後、例えば縦型炉による熱処理を行う。

さらに、下部電極のパターンを形成するために、フォトレジストによるパターンを形成し、Ｐｔ膜をエッチングする。次に、ＰＺＴ膜の回復アニールのために、例えば縦型炉による熱処理を行う。

次に、強誘電体キャパシタの保護のための保護膜を形成する（Ｓ４）。保護膜としては、ウェーハ全面に、例えばＰＶＤによる、Ａｌ₂Ｏ₃膜を形成する。なお、本実施形態で、Ａｌ₂Ｏ₃膜の膜厚は、２０ナノメートル以上、１００ナノメートル未満である。Ａｌ₂Ｏ₃膜形成後、例えば縦型炉による熱処理を行う。

さらに、保護膜上に層間絶縁膜−２を形成する（Ｓ５）。例えば、強誘電体キャパシタを完全に覆うように、例えばＣＶＤにより、Ｐ（Ｐｌａｓｍａ）−ＴＥＯＳ（ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）−ＮＳＧ（ｎｏｎ−ｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜を膜厚１５００ｎｍ形成する。Ｐ−ＴＥＯＳ−ＮＳＧ膜を形成後、ＣＭＰ処理によって表面を平坦化する。

次に、コンタクトホール用のレジストパターンを形成する（Ｓ６）。レジストパターンは、フォトレジストの塗布、および、レチクルを使用したフォトリソグラフィによって形成される。このとき、レチクル上のコンタクトホールパターンの寸法は、本来の設計で定められたコンタクトホールパターンよりも所定値だけ大きな寸法で形成されている。本実施形態では、コンタクトホールパターンの寸法（第１の断面寸法に相当）は、本来の設計寸法の１．３〜１．５倍程度の寸法である。したがって、フォトリソグラフィによる、レジストパターンも、本来の寸法より所定値寸法だけ大きく形成される。

次に、第１のエッチング工程によって、層間絶縁膜−２をエッチングする（Ｓ７）。第１のエッチング工程は、保護膜直前までのエッチング工程である。エッチング条件は、以下の通りである。エッチングガスの成分は、Ｃ₄Ｆ₈ガス２０ｍｌ／分、Ａｒガス５００ｍｌ／分、Ｏ₂ガス１２ｍｌ／分であり、ガス圧力が、６．６Ｐａである。また、高周波投
入電力は、エッチング装置の上部電極に対して２０００ワットであり、下部電極に対して９００ワットである。

ここで、下部電極の高周波投入電力は、プラズマに作用するウェーハ方向へのバイアス電位を生成する。ここで、下部電極はアース側の電極をいう。下部電極への高周波電力は、アース側におかれた基板とプラズマの間に生じるバイアス電位に影響する。

下部電極を９００ワットに設定することによって、このバイアス電位がプラズマ中のイオンに作用し、イオンは、ウェーハ方向に加速されることになる。ただし、下部電極を９００ワットに設定した場合のバイアス電位では、プラズマの加速は保護膜（ＡＬＯ膜）をエッチングする程度までは強くない。したがって、この条件での第１のエッチング工程は、保護膜にて停止することになる。

次に、第２のエッチング工程によって、保護膜（Ａｌ₂Ｏ₃）をエッチングする（Ｓ８）。エッチング条件は、以下の通りである。エッチングガスの成分は、Ｃ₄Ｆ₈ガス２０ｍｌ／分、Ａｒガス５００ｍｌ／分、Ｏ₂ガス１２ｍｌ／分であり、ガス圧力が、６．６Ｐａ
である。また、高周波投入電力は、エッチング装置の上部電極に対して２０００ワットであり、下部電極に対して２０００ワットである。

下部電極に２０００ワットの高周波電力を投入することによって、プラズマに十分に強
いバイアス電位が作用し、プラズマ中のイオンが保護膜に叩き付けられることになる。その結果、保護膜がエッチングされる。保護膜のエッチング終了は、例えば、エッチング時間で制御できる。必要なエッチング時間は、保護膜の膜厚と、保護膜の膜種、エッチングガス比、チャンバー内ガス圧力、上部電極への高周波電力および下部電極への高周波電力、ウェーハを載せるステージ温度、チャンバーの側壁温度を変化させた実験値（経験値）にしたがって、設定できる。

次に、第３のエッチング工程によって、層間絶縁膜−１の上層を構成するＴＥＯＳ膜をエッチングする（Ｓ９）。エッチング条件は、以下の通りである。エッチングガスの成分は、Ｃ₄Ｆ₈ガス２０ｍｌ／分、Ａｒガス５００ｍｌ／分、Ｏ₂ガス１２ｍｌ／分であり、
ガス圧力が、６．６Ｐａである。また、高周波投入電力は、エッチング装置の上部電極に対して２０００ワットであり、下部電極に対して５００ワットである。この条件では、第１のエッチング工程と同様に、層間絶縁膜−１がエッチングされることになる。

ただし、下部電極への高周波投入電力が、５００ワットであるため、通常のＳＩＯ膜エッチング条件よりも、プラズマに加わるバイアス電位が弱くなる。したがって、プラズマ中のイオンをウェーハ方向へ加速するエネルギーが弱くなる。また、６．６Ｐａで存在する比較的高密度のガスに対して、上部電極への２０００ワットの高周波電力で生成されるプラズマ密度は、高くない。このため、プラズマ中のイオンは、中性の分子、あるいは原子と衝突する確率が高く、低密度のガスによるプラズマの場合と比較して、イオンの平均自由工程が短い。その結果、ウェーハ方向に進行するイオンの割合が低くなり、プラズマのエッチングの方向性は、第１のエッチング工程よりも拡散方向になる。そのため、ウェーハに垂直に入射するイオンの数が低減し、レジストパターンの開口部から入射したプラズマによるエッチングの効果は、開口部の中央ほど強く、周辺ほど弱くなる。したがって、この工程で形成されるホールの形状は、先細り形状のテーパ状となる。

したがって、この第３工程のエッチング条件と、ホールのテーパ角とを実験的に測定することによって、第３のエッチング工程で形成されるホールの底面部の寸法を予測できる。逆に、層間絶縁膜−１の膜厚と、エッチング条件によって決定されるテーパ角から、ホール底面部の寸法を制御できる。

さらに、プラズマを生成するガスが、Ｃ₄Ｆ₈ガス、Ａｒガス、Ｏ₂ガスの混合ガスの場
合、ＳＩＯＮ膜をエッチングするには適していない。したがって、第３のエッチング工程は、ＳＩＯＮ膜で停止することになる。

次に、第４のエッチング工程によって、層間絶縁膜−１の下層を構成するＳＩＯＮ膜をエッチングする（Ｓ１０）。エッチング条件は、以下の通りである。エッチングガスの成分は、Ｃ₄Ｆ₈ガス２０ｍｌ／分、ＣＦ₄ガス１０ｍｌ／分、Ａｒガス５００ｍｌ／分、Ｏ₂ガス１１ｍｌ／分であり、ガス圧力が、６．６Ｐａである。また、高周波投入電力は、エッチング装置の上部電極に対して２０００ワットであり、下部電極に対して９００ワットである。この場合には、ＣＦ₄ガスの化学的性質から、窒化膜であるＳＩＯＮ膜がエッチ
ングされる。この第４のエッチング工程も、第２のエッチング工程と同様に、ガス比、ガス圧および高周波電力に応じて、実験値（経験値）からエッチングレートが決定される。そして、そのエッチングレレートにしたがいエッチング時間が所定時間に設定される。

なお、下部電極に対して高周波投入電力を９００ワットとすると、Ｓ１の第１のエッチング工程と同様、基板面にほぼ垂直な方向に異方性エッチングがなされる。

＜実施例＞
図７Ａ−７Ｅを参照して、本実施形態に係る半導体装置の製造工程の実施例を示す。図
７Ａに、層間絶縁膜−２までの工程が完了した半導体装置の断面図を示す。図７Ａでは、ＬＯＣＯＳで区切られた領域にｎ型トランジスタが形成されている。ｎ型トランジスタのソースおよびドレイン領域にＰ型の不純物砒素（Ａｓ）、ボロン（Ｂ）等が注入されている。さらに、ｎ型トランジスタを含むトランジスタ層の上層に、層間絶縁膜−１として、ＳＩＯＮ膜（シリコンの酸窒化膜）およびその上層のＰ−ＴＥＯＳ膜が形成されている。

さらに、保護膜（酸化アルミニウム膜、以下ＡＬＯ膜ともいう）によって上下層を被覆された強誘電体キャパシタ層が形成されている。強誘電体キャパシタは、下部電極（ＢＥＬ）、強誘電体膜（ＦＥＲ）、および上部電極（ＴＥＬ）を含む。さらに、強誘電体キャパシタ層および保護膜の上層に、層間絶縁膜−２として、Ｐ−ＴＥＯＳ膜（ＳＩＯ膜）が形成されている。

次に、層間絶縁膜−２の上に、レジストを塗布し、フォトリソグラフィ工程によってレジストパターンを形成する（図７Ｂ）。レジストパターンのホールは、目標値より大きめの寸法とする。そして、レジストをマスクとして、層間絶縁膜−２をエッチングする（図７Ｃ）。ここでは、異方性エッチングにより、基板にほぼ垂直方向にホールを形成する。次に、保護膜（ＡＬＯ膜）をエッチングによって除去する（図７Ｄ）。さらに、層間絶縁膜−２をテーパエッチングし、ホールをＳＩＯＮ膜まで延伸する。

図８Ａに従来の異方性エッチングによるホールの断面形状（ＳＥＭ写真）を示す。このときのエッチング条件は、以下の通りである。エッチングガスの成分は、Ｃ₄Ｆ₈ガス２０ｍｌ／分、Ａｒガス５００ｍｌ／分、Ｏ₂ガス１２ｍｌ／分であり、ガス圧力が、６．６
Ｐａである。また、高周波投入電力は、エッチング装置の上部電極に対して２０００ワットであり、下部電極に対して５００ワットである。図８Ｂに、下部電極の高周波投入電力を６００ワットした場合のテーパエッチングによるホールの断面形状（ＳＥＭ写真）を示す。

図８Ｃおよび図８Ｄに、それぞれの断面写真から得られるテーパ部分の輪郭を示す。なお、下部電極の高周波投入電力を５００ワットした場合には、さらに、テーパ角を大きく傾けることができる。

以下、本実施形態で得られたホール寸法の実績値を示す。

ここで、ＴＯＰ径とは、コンタクトホール開口部の直径（目標値）をいい、Ｂｏｔｔｏｍ径とは、コンタクトホール底面部の直径（目標値）をいう。また、「実施例」とは、本実施形態の場合のコンタクトホール開口部の直径いい、この場合のコンタクトホール底面部は、Ｂｏｔｔｏｍ径に制御されている。この場合、層間絶縁膜−１の膜厚は、６００ｎｍ（ＳＩＯＮ膜２００ｎｍ＋ＴＥＯＳ膜４００ｎｍ）である。

表１のように、例えば、Ｂｏｔｔｏｍ径が５００ｎｍに対して、開口部のＴＯＰ径が６５０ｎｍとなっている。その比率は、約１：１．３である。また、表２の場合には、例えば、Ｂｏｔｔｏｍ径が４５０ｎｍに対して、開口部のＴＯＰ径が５８５ｎｍとなっている。その比率は、約１：１．３である。このように、開口部を本来の目標値の１．３倍以上の寸法とした上で、テーパエッチングによって、ホール底面部を設計寸法に合わせ込むことができた。

さらに、エッチング条件を変更し、ホール下部のＳＩＯＮ膜をエッチングする。これによって、ホールをトランジスタ層まで延伸する（図７Ｅ）。この場合には、例えば、図１１のＳ１０に示したエッチング条件によって、テーパのない垂直な円筒内面形状のホールが延伸される。

以上説明したように、本発明によれば、高アスペクト比のコンタクトホールの場合でも、コンタクトホール内に十分なエッチングガスの供給ができるようになる。また、コンタクトホールのエッチンングに際し、ホール中間に酸化アルミニウム膜が存在しても、段階を区分して酸化アルミニウム膜の前後の層へのエッチングを実行し、それぞれのエッチング条件を個別に制御することによって、十分エッチングコントロールができるようになる。その結果、ウェーハ全面にわたりコンタクト抵抗が低い抵抗値で安定化して形成できる。したがって、半導体デバイスの長期信頼性が向上する。さらに酸化アルミニウムから供給される酸素供給量が減るので、トランジスタ層のエッチストッパ膜で十分にエッチングコントロールが可能となる。

＜変形例１＞
上記実施形態では、第３のエッチング工程でＴＥＯＳ膜に対して、テーパエッチングを実施し、第４のエッチング工程でＳＩＯＮ膜に対して、通常の異方性エッチングを実施した。しかし、第３のエッチング工程に加えて、第４のエッチング工程でも、テーパエッチングを実行してもよい。第４のエッチング工程にてテーパエッチングする条件は、例えば、図１１のＳ１０の第４のエッチング工程にて、下部電極への高周波電力を５００ワットとすればよい。このように、下部電極への高周波電力を低くすることで、プラズマに加わるバイアス電位が弱く制御される。その結果、形成されるホールは、第３のエッチング工程と同様に、先細りのテーパ状となる。この場合には、ＴＥＯＳ膜とＳＩＯＮ膜とを組み合わせた厚みに対してテーパ角を制御することで、ホール底面を設計寸法に合わせ込むこ
とができる。

＜変形例２＞
上記実施形態では、第３のエッチング工程でテーパエッチングを実施したが、テーパエッチングを実施しない場合には、第１のエッチング工程と同様のエッチング条件を設定すればよい。この場合には、第３のエッチング工程、および第４のエッチング工程ともに、異方性エッチングがなされる。この場合には、レジストパターンのホール断面寸法は、設計値通りに形成する。したがって、ホールの上部にエッチングガスを均一に侵入させるという第１実施形態の効果は得られにくい。しかし、第１のエッチング工程から第４のエッチング工程まで４段階に分けて、それぞれエッチング条件を制御してエッチングすることで、ホールの加工形状のばらつき、加工深さのばらつきを低減できる。

＜変形例３＞
上記実施例では、層間絶縁膜−１をＳＩＯＮ膜およびＰ−ＴＥＯＳ膜の２層によって形成した。そして、第３のエッチング工程にて、ＴＥＯＳ膜をエッチングし、第４のエッチング工程でＳＩＯＮ膜をエッチングした。しかし、このような工程に代えて、Ｐ−ＴＥＯＳ膜とＳＩＯＮ膜を１回の工程で、同一のエッチング条件でエッチングしても構わない。

この場合のエッチング条件は、以下の通りである。例えば、エッチングガスの成分は、Ｃ₄Ｆ₈ガス２０ｍｌ／分、ＣＦ₄ガス１０ｍｌ／分、Ａｒガス５００ｍｌ／分、Ｏ₂ガス１１ｍｌ／分であり、ガス圧力が、６．６Ｐａである。また、高周波投入電力は、エッチング装置の上部電極に対して２０００ワットであり、下部電極に対して５００ワットである。これは、ＳＩＯＮ膜をテーパエッチングする条件と同様である。すなわち、ＳＩＯＮ膜をエッチングするガス比にて、ＴＥＯＳ膜もエッチング可能である。また、下部電極に対する高周波電力を５００ワットとすることで、Ｐ−ＴＥＯＳ膜とＳＩＯＮ膜をテーパエッチングできる。

一方、この条件に対し、下部電極に対する高周波電力を９００ワットとすることで、Ｐ−ＴＥＯＳ膜とＳＩＯＮ膜を基板法線に平行な下方向にエッチング（通常の異方性エッチング）できる。

＜変形例４＞
図１２に、本実施形態の変形例４に係る半導体装置の製造工程を示す。この例では、図１１の場合と比較して、保護膜（酸化アルミニウム膜）除去処理が相異する。すなわち、上記第１実施形態では、エッチングによってコンタクトホール中の酸化膜を除去した。しかし、エッチング装置を利用する代わりに、ＰＶＤ装置にアルゴン等の不活性ガスを導入し、高周波処理によって保護膜を除去してもよい（Ｓ８Ａ）。

この場合のＰＶＤ装置のプロセス条件は、Ａｒガス２５ｓｃｃｍ、圧力０．５ｍＴｏｒｒ、高周波投入電力は、エッチング装置の上部電極に対して２０００ワットであり、下部電極に対して５００ワットである。このような条件を設定したＰＶＤ装置にて、高周波によりアルゴンイオンを生成し、ホール内の保護膜に衝突させ、物理的に保護膜を削り取る。

この場合の研磨量の目標値は、除去対象の膜厚の１．０倍〜１．５倍とする。すなわち、５０％程度、過度に除去対象の膜を除去する条件にて、ＰＶＤ装置を制御することが望ましい。

変形例４による処理の他の工程は、図１１のものとほぼ同様である。そこで同様の工程については、図１１と同一の符号を付して、その説明を省略する。

＜変形例５＞
図１３に、本実施形態の変形例５に係る半導体装置の製造工程を示す。この例では、図１１の場合と比較して、保護膜（酸化アルミニウム膜）除去処理が相異する。さらに、図１２の場合と比較して、層間絶縁膜−１については、１回のエッチング工程（Ｓ９Ａ）で、エッチングを実行する。この場合のエッチング条件は、例えば、テーパエッチングを行う場合には、エッチングガスの成分は、Ｃ₄Ｆ₈ガス２０ｍｌ／分、ＣＦ₄ガス１０ｍｌ／
分、Ａｒガス５００ｍｌ／分、Ｏ₂ガス１１ｍｌ／分であり、ガス圧力が、６．６Ｐａで
ある。また、高周波投入電力は、エッチング装置の上部電極に対して２０００ワットであり、下部電極に対して５００ワットである。

なお、Ｓ９Ａの層間絶縁膜−１に対する工程でテーパエッチングを行わない場合には、下部電極に対する高周波電力を９００ワットとすればよい。

《第２実施形態》
以下、図８Ａ−８Ｆ、および図１４の図面を参照して、本発明の第２実施形態に係る半導体装置の製造方法を説明する。本実施形態では、第１実施形態の場合と比較して、強誘電体キャパシタ下層に、エッチングストッパ膜を形成する。他の構成および作用は、第１実施形態の場合と同様である。そこで、第１実施形態の場合と同一の工程、同一の構成要素については、同一の符号を付してその説明を省略する。

＜製造工程＞
図１４に、本実施形態に係る半導体装置の製造工程を示す。ここでは、層間絶縁膜−１の形成後、エッチングストッパ膜を形成する（Ｓ２Ａ）。エッチングストッパ膜は、例えば、ＳＩＯＮ膜である。

その成膜条件は、層間絶縁膜−１を構成するＳＩＯＮ膜と同様である（図１１のＳ２の説明を参照）。また、本実施形態において、エッチングストッパ膜の膜厚は、３０ナノメートル〜１５０ナノメートル程度である。

さらに、Ｓ３−Ｓ７の工程は、図１１と同様であるので、その説明を省略する。層間絶縁膜−２までエッチング完了後（Ｓ７）、エッチングストッパ膜をエッチングする（Ｓ８Ｂ）。このエッチング条件は、第１実施形態の第４のエッチング工程（図１１のＳ１０の条件）と同様である。

次に、層間絶縁膜−１をテーパエッチングする（Ｓ９Ｂ）。このエッチング条件は、図１３のＳ９Ａの場合と同様であり、下部電極の高周波投入電力を５００ワットに設定する。

＜実施例＞
図９Ａ−９Ｆを参照して、本実施形態に係る製造工程の実施例を示す。本実施形態では、まず、トランジスタ層形成後、ＳＩＯＮ膜を形成、その後全面をＰ−ＴＥＯＳで被覆し、表面をＣＭＰで平坦化する。その後、エッチストッパとなるＳＩＯＮ膜を形成する（図９Ａ）。

次に、強誘電体キャパシタを形成後、強誘電体キャパシタを保護膜（ＡＬＯ膜）で被覆し、その上層を層間絶縁膜−２で覆い平坦化する（図９Ｂ）。

さらに、レジストを塗布し、バルクコンタクトとなるレジストパターンを形成する（図９Ｃ）。このとき、コンタクトホールサイズを所定値だけ大きく形成する。

そして、レジストパターンをマスクとして、層間絶縁膜−２に対してコンタクトホールをエッチングで形成する（図９Ｄ）。このとき、ＳＩＯＮ膜をエッチストッパ膜とする。これによって、層間絶縁膜−２および保護膜が除去される。

次に、ＳＩＯＮ膜だけをエッチングする（図９Ｅ）。そして、下部電極の高周波投入電力を５００ワットとし、層間絶縁膜−１（ＳＩＯ膜およびＳＩＯＮ膜）のテーパエッチングを実行する（図９Ｆ）。

以上述べたように、本実施形態の半導体装置の製造工程によれば、層間絶縁膜−１と強誘電体キャパシタとの間に、エッチングストッパ膜（ＳＩＯＮ膜）を形成する。したがって、強誘電体キャパシタを保護する保護膜（酸化アルミニウム膜）の存在によって、保護膜のエッチングが完了する前後にて、エッチングレートが大きく変化する場合でも、エッチングストッパ膜にて、安定してエッチングを停止させることができる。

また、エッチングストッパ膜（ＳＩＯＮ膜）は、この膜をエッチングするためのＣＦ₄
ガスを含むエッチングガスにて、確実に除去すればよい。そして、第１実施形態と同様の手順で、層間絶縁膜−１をエッチングすればよい。

このようにして、コンタクトホール形成において、ホールが形成される層間絶縁膜中に酸化アルミニウムによる保護膜がある場合でも、安定してエッチングによるコンタクトホールを形成することができる。さらに、第１実施形態と同様のテーパエッチングを行うことにより、エッチングガスをコンタクトホール中に均一に侵入させることができ、エッチングによるコンタクトホールの形状、および深さのばらつきを低減できる。

したがって、従来のようにエッチングストッパ膜の膜厚を大きくする必要がなく、トランジスタ層のバルク層に接続されるホール（以下、バルクコンタクトともいう）のシート抵抗が増加するという問題も低減できる。

＜変形例１＞
図１５に、本実施形態の変形例１に係る半導体装置の製造工程を示す。この例では、図１４の場合と比較して、層間絶縁膜−１のエッチング工程が相異する。すなわち、図１５の場合には、第１実施形態の図１１と同様、層間絶縁膜−１を構成するＴＥＯＳ膜とＳＩＯＮ膜のそれぞれに対して、エッチング条件を変えて、第３のエッチング工程（Ｓ９）および第４のエッチング工程（Ｓ１０）を実行する。このようにして、第１実施形態と同様、テーパエッチングを実行すればよい。

なお、Ｓ９およびＳ１０の処理では、テーパエッチングを実行せず、通常の異方性エッチングを実行してもよい。その場合には、テーパエッチングによりエッチングガスをコンタクトホール中に均一に侵入させるという効果は得られないが、エッチングストッパよって、保護膜へのエッチングを安定して停止させる効果は得られる。
＜変形例２＞
図１６に、本実施形態の変形例２に係る半導体装置の製造工程を示す。この例では、図１４の場合と比較して、保護膜を高周波処理によって除去する点が相異する。この場合も、図１４の場合と同様に、保護膜の有無に関わらず、安定して、エッチングストッパ膜で、保護膜のエッチングを停止させることができる。

この場合のエッチングストッパ膜に対するＲＦ処理の条件は、第１実施形態の図１３のＳ８Ａの条件、すなわち、酸化アルミニウム膜除去の条件と同様である。
＜変形例３＞
図１７に、本実施形態の変形例３に係る半導体装置の製造工程を示す。この例では、高周波処理によって、エッチングストッパ膜を除去後、図１１の場合と同様に、２つの工程に分けて、層間絶縁膜−１をエッチングする。すなわち、まず、ＳＩＯＮ膜まで、ＴＥＯＳ膜をエッチングし（Ｓ９Ａ）、その後、ＳＩＯＮ膜をエッチングする（Ｓ１０Ａ）。この場合のエッチング条件は、図１１の場合と同様であるので、その説明を省略する。

《第３実施形態》
以下、図１８の図面を参照して、本発明の第３実施形態に係る半導体装置の製造方法を説明する。本実施形態では、第１実施形態の場合と比較して、コンタクトホール形成箇所にて、予め保護膜を除去した上で、層間絶縁膜−２を形成する。他の構成および作用は、第２実施形態の場合と同様である。そこで、第２実施形態の場合と同一の工程、同一の構成要素については、同一の符号を付してその説明を省略する。

＜製造工程＞
図１８に、本実施形態に係る半導体装置の製造工程を示す。ここでは、一旦強誘電体キャパシタの保護膜（酸化アルミニウム膜）の形成後、保護膜の一部を除去する（Ｓ４Ａ）。保護膜の除去は、保護膜上にレジストパターンを形成し、エッチングすることによる。この場合のレジストパターンは、コンタクトホール形成箇所にて、コンタクトホール断面形状に相当する部分を除去する。

さらに、層間絶縁膜−２（ＳＩＯ膜）を形成し（Ｓ５）、コンタクトホールのレジストパターンを形成し（Ｓ６）、１回のエッチングにて、コンタクトホールを形成する（Ｓ７Ａ）。この場合、コンタクトホールが形成される層間絶縁膜−２（ＳＩＯ膜）から層間絶縁膜−１のＳＩＯ膜までの間は、エッチングストッパとなる膜がない。したがって、２つのＳＩＯ膜と、層間絶縁膜−１のＳＩＯＮ膜に対するエッチングレートの実験値・経験値から、エッチング時間を設定して、コンタクトホールを形成する。

この場合、第１実施形態と同様、テーパエッチングを行ってもよい。テーパエッチングを実行することで、コンタクトホール上部へのエッチングガスの侵入を促進し、エッチングによるコンタクトホールの形状、および特性を均一にできる。この場合に、第１実施形態と同様に、下部電極へ投入する高周波電力を調整することで、コンタクトホールのテーパ角を制御する。これによって、コンタクトホール底面部を目標値に合わせ込むことができる。

＜変形例１＞
図１９に、本実施形態の変形例を示す。この例では、図１８の工程で、層間絶縁膜−１と、層間絶縁膜−２のエッチング工程を２段階に分け、それぞれ異なるエッチング条件でエッチングする。すなわち、最初のエッチング工程では、層間絶縁膜−２および層間絶縁膜−１のＳＩＯ膜をエッチングし、ＳＩＯＮ膜でエッチングを停止させる（Ｓ９Ｂ）。この場合のエッチング条件は、第１実施形態での層間絶縁膜−１に対する第１のエッチング工程の条件（図１１のＳ７の条件）、または層間絶縁膜−２に対する第３のエッチング工程の条件（図１１のＳ９の条件）とする。

図１１の第３のエッチング工程の条件にてエッチングした場合、テーパエッチングが実行される。したがって、層間絶縁膜−２および層間絶縁膜−１のＳＩＯ膜の膜厚と、テーパ角、および底面部の断面寸法とから、レジストパターンのホール寸法が決定されることになる。あるいは、層間絶縁膜−２および層間絶縁膜−１のＳＩＯ膜の膜厚と、底面部の断面寸法、およびレジストパターンのホール寸法から、必要なテーパ角を決定し、これに応じて、下部電極の高周波電力を決定してもよい。

次に、ＳＩＯＮ膜をエッチングする（Ｓ１０Ｂ）。これにより、コンタクトホールが、トランジスタ層に接続される。

以上述べたように、本実施形態の半導体装置の製造方法によれば、強誘電体キャパシタの保護膜を形成後に、保護膜を部分的に除去する。すなわち、次の工程にて、コンタクトホールを形成すべき箇所の保護膜を事前に除去しておく。これによって、コンタクトホール形成の際、保護膜の存在によって、エッチングの選択比が低下する問題を回避できる。また、保護膜のエッチングが完了する前後において、エッチングレートが大きく変動するという問題を回避できる。したがって、保護膜を必要とする強誘電体キャパシタを含む半導体装置においても、安定した形状、および特性のコンタクトホールが形成できる。

さらに、第１実施形態と同様のテーパエッチングを行うことにより、エッチングガスをコンタクトホール中に均一に侵入させることができ、エッチングによるコンタクトホールの形状、および深さのばらつきを低減できる。この製造方法は、強誘電体キャパシタを含むような高アスペクト比のコンタクトホールが必要な半導体装置の製造に特に有効である。

《第４実施形態》
以下、図１０Ａ−１０Ｆ、および図２０の図面を参照して、本発明の第４実施形態に係る半導体装置の製造方法を説明する。本実施形態では、第２実施形態の場合と比較して、コンタクトホール形成箇所にて、予め保護膜を除去した上で、層間絶縁膜−２を形成する。これは、第３の実施形態の半導体装置で、エッチングストッパ膜を有する構成となる。

他の構成および作用は、第２実施形態の場合と同様である。そこで、第２実施形態の場合と同一の工程、同一の構成要素については、同一の符号を付してその説明を省略する。

＜製造工程＞
図２０に、本実施形態に係る半導体装置の製造工程を示す。ここでは、強誘電体キャパシタの保護膜（酸化アルミニウム膜）の形成後、保護膜の一部を除去する（Ｓ４Ａ）。保護膜の除去は、保護膜上にレジストパターンを形成し、エッチングすることによる。さらに、層間絶縁膜−２（ＳＩＯ膜）を形成し（Ｓ５）、コンタクトホールのレジストパターンを形成する（Ｓ６）。

そして、まず、層間絶縁膜−２をエッチングし、エッチングストッパ膜でエッチングを停止する（Ｓ７）。次に、エッチングストッパ膜をエッチングする（Ｓ８Ｄ）。さらに、層間絶縁膜−１を１回のエッチング工程でエッチングする（Ｓ９Ｃ）。

この場合、第１実施形態と同様、テーパエッチングを行ってもよい。テーパエッチングを実行することで、コンタクトホール上部へのエッチングガスの侵入を促進し、エッチングによるコンタクトホールの形成を均一化でき、かつ、コンタクトホール底面部を設計値とすることができる。

また、テーパエッチングをしない場合でも、一旦エッチングストッパ膜でエッチングを停止し、エッチングストッパ膜に対するエッチング条件に変更し、さらに、層間絶縁膜−１をエッチングすることで、ホール形状、ホール深さのばらつきを低減してコンタクトホールを形成できる。

＜実施例＞
図１０Ａ−１０Ｆを参照して、本実施形態に係る製造工程の実施例を示す。本実施形態では、まず、トランジスタ層形成後、ＳＩＯＮ膜を形成し、その後全面をＰ−ＴＥＯＳで
被覆し、表面をＣＭＰで平坦化する。その後、エッチストッパとなるＳＩＯＮ膜を形成する（図１０Ａ）。

次に、強化誘電体キャパシタを形成後、保護膜（酸化アルミニウム膜）を形成する。さらに、バルクコンタクトの断面寸法にてレジストパターンを形成し、保護膜をエッチングする（図１０Ｂ）。そして、レジストを除去する。

次に、強誘電体キャパシタを層間絶縁膜−２で覆い平坦化する。さらに、レジストを塗布し、バルクコンタクトとなるレジストパターンを形成する。このとき、コンタクトホールサイズを大きく形成する（図１０Ｃ）。

そして、レジストパターンをマスクとして、層間絶縁膜−２に対してコンタクトホールをエッチングで形成する（図１０Ｄ）。このとき、ＳＩＯＮ膜をエッチストパー膜とする。

次に、ＳＩＯＮ膜だけをエッチングする（図１０Ｅ）。そして、エッチングガス流量を変更し、テーパエッチングを実行する（図１０Ｆ）。なお、図１０Ｅとの工程で、図１０Ｆの層間絶縁膜−１もエッチングしてもよい。

以上述べたように、本実施形態の半導体装置の製造工程によれば、層間絶縁膜−１と強誘電体キャパシタとの間に、エッチングストッパ膜（ＳＩＯＮ膜）を形成する。さらに、ホール形成箇所の保護膜（酸化アルミニウム膜）が予め除去されている。このため、ホールをエッチングする際に、エッチング対象の層に強誘電体キャパシタを保護する保護膜がない。したがって、保護膜のエッチングが完了する前後にて、エッチングレートが大きく変化するという問題が生じない。また、エッチングストッパ膜にて、安定してエッチングを停止させることができる。

また、エッチングストッパ膜（ＳＩＯＮ膜）は、この膜をエッチングするためのＣＦ₄
ガスを含むエッチングガスにて、確実に除去すればよい。そして、第１実施形態と同様の手順で、層間絶縁膜−１をエッチングすればよい。

このようにして、保護膜が必要な強誘電体キャパシタを有する半導体装置においても、コンタクトホール形成において、ホールが形成される箇所にて層間絶縁膜中から保護膜を除去すればよい。

以上述べたように、本実施形態の半導体装置の製造方法によれば、強誘電体キャパシタの保護膜を形成後に、保護膜を部分的に除去する。すなわち、次の工程にて、コンタクトホールを形成すべき箇所の保護膜を事前に除去しておく。これによって、コンタクトホール形成の際、保護膜の存在によって、エッチングの選択比が低下する問題を回避できる。また、保護膜のエッチングが完了する前後において、エッチングレートが大きく変動するという問題を回避できる。したがって、保護膜を必要とする強誘電体キャパシタを含む半導体装置においても、安定した形状、および特性のコンタクトホールが形成できる。

さらに、第１実施形態と同様のテーパエッチングを行うことにより、エッチングガスをコンタクトホール中に均一に侵入させることができ、エッチングによるコンタクトホールの形状、および深さのばらつきを低減できる。この製造方法は、強誘電体キャパシタを含むような高アスペクト比のコンタクトホールが必要な半導体装置の製造に特に有効である。

《その他の変形例》
上記第１実施形態から第４実施形態では、強誘電体キャパシタの保護膜として、酸化アルミニウム膜（Ａｌ₂Ｏ₃）を使用した。しかし、保護膜は、酸化アルミニウム膜に限定されるものではない。例えば、保護膜として、ＡｌｘＯｙ、ＴｉＯ₂、ＴｉＯｘ、ＺｒＯｘ
、ＭｇＯｘ、ＭｇＴｉＯｘ膜等を使用してもよい。ここで、ｘおよびｙは、０より大きい整数である。

また、上記第２実施形態から第４実施形態では、エッチングストッパ膜として、ＳＩＯＮ膜を使用した。しかし、エッチングストッパ膜は、ＳＩＯＮ膜に限定されるものではない。例えば、保護膜として、ＳＩＮ膜を使用してもよい。

Claims (12)

1. 半導体基板上に第１素子層を形成する工程と、
   前記第１素子層の上に第１層間絶縁膜を形成する工程と、
   前記第１層間絶縁膜の上にエッチングストッパ膜を形成する工程と、
   前記エッチングストッパ膜の上に強誘電体キャパシタ層を形成する工程と、
   前記強誘電体キャパシタ層の上に保護膜を形成する工程と、
   前記保護膜の上に第２層間絶縁膜を形成する工程と、
   前記第２層間絶縁膜の上にホールのレジストパターンを形成する工程と、
   前記第２絶縁膜からエッチングストッパ膜の上層までをエッチングしてホールを形成する第１エッチング工程と、
   前記ホール下部のエッチングストッパ膜を除去するストッパ膜除去工程と、
   前記ホール下部の第１層間絶縁膜をエッチングして前記ホールを前記素子層まで延伸する第２エッチング工程と、を有する半導体装置の製造方法。
2. 前記第２エッチング工程は、前記ホール断面が前記第１層間絶縁膜上面近傍において第１の断面寸法で形成されるとともに、前記素子層近傍においては前記第１の断面寸法より小さい第２の断面寸法で形成されるテーパエッチング工程を含む請求項１に記載の半導体装置の製造方法。
3. 前記第１層間絶縁膜は、前記第１素子層の上に形成された第１絶縁膜と、前記第１絶縁膜とは異なる成分を含み前記第１絶縁膜上に形成された第２絶縁膜とを含み、
   前記第２エッチング工程は、第２絶縁膜をエッチングする第３エッチング工程と、前記第３エッチング工程とは異なるエッチング条件にて前記第１絶縁膜をエッチングする第４エッチング工程とを含む請求項１または２に記載の半導体装置の製造方法。
4. 前記第３エッチング工程は、前記ホール断面が第２絶縁膜上面近傍において第１の断面寸法で形成されるとともに、第１絶縁膜近傍においては前記第１の断面寸法より小さい第２の断面寸法で形成されるテーパエッチング工程を含む請求項３に記載の半導体装置の製造方法。
5. 前記第３エッチング工程は、前記ホール断面が第２絶縁膜上面近傍において第１の断面寸法で形成されるとともに、第１絶縁膜近傍においては前記第１の断面寸法より小さい第３の断面寸法で形成されるテーパエッチング工程を含み、
   前記第４エッチング工程は、前記ホール断面が前記第１絶縁膜上面近傍において前記第３の断面寸法で形成されるとともに、前記素子層近傍においては前記第３の断面寸法よりさらに小さい第２の断面寸法で形成されるテーパエッチング工程を含む請求項３に記載の半導体装置の製造方法。
6. 前記ストッパ膜除去工程では、エッチングまたは高周波処理によって前記保護膜が除去される請求項１から５のいずれかに記載の半導体装置の製造方法。
7. 半導体基板上に第１素子層を形成する工程と、
   前記第１素子層の上に第１層間絶縁膜を形成する工程と、
   前記第１層間絶縁膜の上にエッチングストッパ膜を形成する工程と、
   前記エッチングストッパ膜の上に強誘電体キャパシタ層を形成する工程と、
   前記強誘電体キャパシタ層の上に保護膜を形成する工程と、
   前記保護膜の一部分を除去する工程と、
   前記除去された一部分を含む前記保護膜の上に第２層間絶縁膜を形成する工程と、
   前記第２層間絶縁膜の上にホールのレジストパターンを形成する工程と、
   前記第２絶縁膜からエッチングストッパ膜の上層までをエッチングしてホールを形成する第５エッチング工程と、
   前記エッチングストッパ膜を除去するストッパ膜除去工程と、
   前記第１層間絶縁膜をエッチングして前記ホールを前記素子層まで延伸する第６エッチング工程と、を有する半導体装置の製造方法。
8. 前記第６エッチング工程は、前記ホール断面が前記第２層間絶縁膜上面近傍において第１の断面寸法で形成されるとともに、前記素子層近傍においては前記第１の断面寸法より小さい第２の断面寸法で形成されるテーパエッチング工程を含む請求項７に記載の半導体装置の製造方法。
9. 前記第１層間絶縁膜は、前記第１素子層の上に形成された第１絶縁膜と、前記第１絶縁膜とは異なる成分を含み前記第１絶縁膜上に形成された第２絶縁膜とを含み、
   前記第６エッチング工程は、第２絶縁膜をエッチングする第７エッチング工程と、前記第７エッチング工程とは異なるエッチング条件にて前記第１絶縁膜をエッチングする第８エッチング工程とを含む請求項７または８に記載の半導体装置の製造方法。
10. 前記第７エッチング工程は、前記ホール断面寸法が前記第２絶縁膜上面近傍において第１の断面寸法で形成されるとともに、前記第１絶縁膜近傍においては前記第１の断面寸法より小さい第２の断面寸法で形成されるテーパエッチング工程を含む請求項９に記載の半導体装置の製造方法。
11. 前記第７エッチング工程は、前記ホール断面が前記第２絶縁膜上面近傍において第１の断面寸法で形成されるとともに、前記第２絶縁膜近傍においては前記第１の断面寸法より小さい第３の断面寸法で形成されるテーパエッチング工程を含み、
    前記第８エッチング工程は、前記ホール断面が前記第１絶縁膜上面近傍において前記第３の断面寸法で形成されるとともに、前記素子層近傍においては前記第３の断面寸法よりさらに小さい第２の断面寸法で形成されるテーパエッチング工程を含む請求項９に記載の半導体装置の製造方法。
12. 前記ストッパ膜除去工程では、エッチングまたは高周波処理によって前記エッチングストッパ膜が除去される請求項７から１１のいずれかに記載の半導体装置の製造方法。

Images