JPH1187365A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート耐圧を充分に確保する。 【解決手段】 基板としてＧａＡｓあるいはそれを主成
分とする化合物半導体を用いた半導体装置の製造方法に
おいて、該基板の表面にＣ_xＦ_2x+2（ｘ＝１〜４）ガス
を用いたプラズマ処理を行う工程を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、特に、ＧａＡｓあるいはそれを主成
分とする化合物半導体を基板とする半導体装置およびそ
の製造方法に関する。

【０００２】

【従来の技術】たとえばＧａＡｓを基板とするＦＥＴ
（Field-Effect Transistor）型の半導体装置は、該基
板の表面に、ソース電極およびドレイン電極が対向して
形成され、さらにそれら各電極の間にゲート電極が形成
されて構成されている。

【０００３】ゲート電極に電圧を印加させることによっ
て、その下層に形成されている基板内に空乏層を発生せ
しめ、この空乏層によってソース電極およびドレイン電
極との間の該基板内に流れる電流を制御するようになっ
ている。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うに構成された半導体装置は、特に、その基板の表面に
おいて、以下に説明するような不都合が生じていること
が指摘されるに到った。

【０００５】まず、ＧａＡｓ基板上にゲート電極を形成
した後に、このゲート電極をも被って基板面に保護膜を
形成するようにするが、これらの各工程の間において、
該基板の表面は大気中にさらされてしまう結果、ガリウ
ム酸化膜およびひ素酸化膜が必然的に形成されてしま
う。

【０００６】これらの酸化膜のうち、特にひ素酸化膜は
電気的に不安定であり、それによる界面電流の発生によ
って、ゲート耐圧を充分に確保できないという不都合が
生じていた。

【０００７】また、同様に、ゲート電極においても大気
中にさらされてしまう結果、そのゲート電極に腐食が生
じ、その接触抵抗が大きくなって、ＦＥＴ特性が劣化し
てしまうという不都合が生じていた。

【０００８】本発明はこのような事情に基づいてなされ
たものであり、その目的は、ゲート耐圧を充分に確保で
きる半導体装置およびその製造方法を提供することにあ
る。

【０００９】また、本発明の他の目的は、ＦＥＴ特性の
劣化を回避できる半導体装置およびその製造方法を提供
することにある。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１１】手段１．基板としてＧａＡｓあるいはそれ
を主成分とする化合物半導体を用いた半導体装置の製造
方法において、該基板の表面にＣ_xＦ_2x+2（ｘ＝１〜
４）ガスを用いたプラズマ処理を行う工程を含むことを
特徴とするものである。

【００１２】このように構成することによって、ＧａＡ
ｓあるいはそれを主成分とする化合物半導体の基板の表
面に自然的に発生するひ素酸化物は、フッ素のプラズマ
によって、その大部分がひ素フッ化物に置換されること
になる。

【００１３】そして、このひ素フッ化物は半導体基板の
表面に留まることなく揮発されることになる。

【００１４】一方、半導体基板の表面には、ガリウム酸
化物および一部ガリウムフッ化物が残存するが、これら
は電気的に比較的安定であるとともに、これらガリウム
酸化物の存在によって、その後のひ素酸化物の発生を抑
制できるようになる。

【００１５】このことは、たとえば半導体基板の表面を
エッチング（たとえばフッ酸系ウェットエッチ）するこ
とによってひ素酸化物を除去する方法と比べると、極め
て効果的となる。

【００１６】該方法の適用は、その後においてすぐに新
たなひ素酸化物が発生してしまうからである。

【００１７】手段２．基板としてＧａＡｓあるいはそれ
を主成分とする化合物半導体を用い、その主表面にゲー
ト電極が形成された半導体装置の製造方法において、前
記ゲート電極の形成後に、該ゲート電極および露出され
た該基板の表面にＣ_xＦ_2x+2（ｘ＝１〜４）ガスを用い
たプラズマ処理を行う工程を含むことを特徴とするもの
である。

【００１８】このように構成することによって、半導体
基板の表面が安定化するとともに、ゲート電極の腐食を
抑制することもできるようになる。

【００１９】フッ素のプラズマによって、該ゲート電極
の表面にフッ化膜が形成され、このフッ化膜がゲート電
極の腐食を防止できるからである。

【００２０】このことは、たとえばゲート電極の表面を
酸化させることによってその腐食を防止する方法に比べ
て、極めて効果的となる。

【００２１】該方法の適用は、半導体基板の表面にひ素
酸化物が発生してしまうことから、該ゲート電極の耐圧
劣化の不都合が生じてしまうからである。

【００２２】

【発明の実施の形態】以下、本発明による半導体装置お
よびその製造方法の実施例を図面を用いて説明をする。

【００２３】実施例１． 《半導体装置の構造》図１に示すように、まず、ＧａＡ
ｓの化合物半導体からなる半導体基板１がある。

【００２４】そして、この半導体基板１の主表面には、
ソース電極２、ドレイン電極３、およびゲート電極４が
他の介在層を介在させることなく直接に形成されてい
る。

【００２５】すなわち、ゲート電極４を中央部とする
と、ソース電極２およびドレイン電極３はそれぞれ該ゲ
ート電極４を間にして左右両隣に形成されている。

【００２６】この場合、ゲート電極４は２層構造からな
り、その半導体基板１側から、ＦＥＴの特性に直接に影
響を与える本来の電極４Ａと、前記ソース電極２および
ドレイン電極３と同材料（同一工程）で形成され引出用
電極としての機能を有する電極４Ｂとが重畳されて構成
されている。

【００２７】ここで、ソース電極２、ドレイン電極３、
およびゲート電極４は、たとえばアルミシリコン（Ａｌ
Ｓｉ）から形成されている。また、アルミ、モリブデン
シリコン等の他の材料であってもよいことはいうまでも
ない。

【００２８】さらに、これら各電極が形成された半導体
基板１の主表面にはたとえばシリコン酸化膜からなる保
護膜５が形成されている。

【００２９】この保護膜５は、前記ゲート電極４のうち
の本来の電極４Ａを被って形成されているとともに、前
記ソース電極２、ドレイン電極３、およびゲート電極４
のうちの引出用電極４Ｂは、この保護膜５に形成された
開口に充填されるように形成されている。

【００３０】これにより、ソース電極２およびドレイン
電極３は該保護膜５の開口をとおして半導体基板１に接
続され、ゲート電極４のうちの引出用電極４Ｂは該保護
膜５の開口をとおして本来の電極４Ａに接続されるよう
になっている。

【００３１】ここで、ソース電極２、ドレイン電極３、
およびゲート電極４のうちの引出用電極４Ｂは、それぞ
れ、保護膜５の表面よりも上方へ突出して形成され、さ
らに、その上端部は周辺外方に延在する傘部を有するよ
うにして形成されている。

【００３２】これは、上記各電極２、３、４Ｂを形成す
る場合に、保護膜５の上面に他の層が形成されており、
これら各層に貫通して形成された開口に該各電極２、
３、４Ｂが充填されるように形成し、その後に該他の層
を除去した工程を経ているという痕跡をとどめているこ
とを意味する。

【００３３】そして、この実施例では、半導体基板１の
主表面における他の部材（保護膜５、ソース電極２、ド
レイン電極３、およびゲート電極４）との界面には、特
に、ひ素酸化膜が除去されている痕跡をとどめている。

【００３４】すなわち、上述した半導体装置において、
従来、上記界面にはひ素酸化膜が若干形成され、このひ
素酸化膜による界面電流の発生によって、ゲート耐圧を
充分に確保できなかった不都合を回避した構成となって
いる。

【００３５】また、ゲート電極４のうち本来の電極４Ａ
の表面（半導体基板１との接触面を除く他の全ての表
面）には、アルミのフッ化膜が形成され、このフッ化膜
によって該電極４Ａの腐食が防止された構成となってい
る。

【００３６】《製造方法》図２および図３は、図１に示
した半導体装置の製造方法の一実施例を示す工程図であ
る。

【００３７】工程１：ＧａＡｓからなる半導体基板１を
用意し、その主表面をスパッタエッチングによって清浄
化する（図２（ａ））。

【００３８】工程２：該半導体基板１の主表面の全域
に、たとえば蒸着によってゲート電極４Ａの材料である
アルミシリコンを被着させて金属層１０を形成する（図
２（ｂ））。

【００３９】工程３：この金属層１０の表面の全域にフ
ォトレジスト膜１１を形成し、このフォトレジスト膜１
１にいわゆるフォトリソグラフィ技術を用いて、ゲート
電極４Ａのパターンに相当する部分を残し他を除去する
（図２（ｃ））。

【００４０】工程４：残存されたフォトレジスト膜１１
をマスクとし、このマスクから露呈されている前記金属
層１０をエッチングする。この場合のエッチングとして
はたとえばＥＣＲ法を用い、そのチャンバー内でエッチ
ングする（図２（ｄ））。

【００４１】工程５：その後、前工程のエッチングの際
のチャンバー内で、たとえばＣＦ₄ガスを用いたプラズ
マ処理を行う（図２（ｅ））。

【００４２】このような工程を経ることによって、半導
体基板１の表面に自然的に発生するひ素酸化物（Ａｓ₂
Ｏ₃、Ａｓ₂Ｏ₅等）は、フッ素のプラズマによって、そ
の大部分がひ素フッ化物（ＡｓＦ₃、ＡｓＦ₅等）に置換
されることになる。

【００４３】そして、このひ素フッ化物は半導体基板の
表面に留まることとなく揮発されることになる。

【００４４】一方、半導体基板の表面には、ガリウム酸
化物（Ｇａ₂Ｏ₃、Ｇａ₂Ｏ等）および一部ガリウムフッ
化物（ＧａＦ₃）が残存するが、これらは電気的に比較
的安定であるとともに、これらガリウム酸化物の存在に
よって、その後のひ素酸化物の発生を抑制できるように
なる。

【００４５】このことは、たとえば半導体基板の表面を
エッチング（たとえばフッ酸系ウェットエッチ）するこ
とによってひ素酸化物を除去する方法と比べると、極め
て効果的となる。

【００４６】該方法の適用は、その後においてすぐに新
たなひ素酸化物が発生してしまうからである。

【００４７】また、このような工程を経ることによっ
て、ゲート電極４Ａの腐食を抑制することもできるよう
になる。

【００４８】フッ素のプラズマによって、該ゲート電極
４Ａの表面にフッ化膜が形成され、このフッ化膜がゲー
ト電極の腐食を防止できるからである。

【００４９】このことは、たとえばゲート電極の表面を
酸化させることによってその腐食を防止する方法に比べ
て、極めて効果的となる。

【００５０】該方法の適用は、半導体基板の表面にひ素
酸化物が発生してしまうことから、該ゲート電極の耐圧
劣化の不都合が生じてしまうからである。

【００５１】上述したプラズマ処理の前後における半導
体基板１の表面における状態をそれぞれ図４（ａ）、
（ｂ）に示している。

【００５２】なお、前工程で用いたチャンバ内でプラズ
マ処理を行うのは、予め半導体基板１の表面にひ素酸化
物の自然発生をなるべく低減させる目的をも有してい
る。

【００５３】工程６：マスクとなったフォトレジスト膜
１１を除去する。これによって、半導体基板１の表面に
は所定のパターンのゲート電極４Ａが形成されることに
なる（図２（ｆ））。

【００５４】工程７：半導体基板１の主表面に前記ゲー
ト電極４Ａをも被って保護膜５を被着する。この保護膜
５はたとえばシリコン酸化膜からなりプラズマＣＶＤ方
法によって形成する（図２（ｇ））。

【００５５】工程８：この保護膜５上から、たとえばＢ
（ボロン）を打ち込む（インプラ）ことによって、半導
体基板１の表面にチャネルを形成する（図３（ｈ））。

【００５６】工程９：保護膜５の表面の全域にフォトレ
ジスト膜１２を形成し、このフォトレジスト膜１２にい
わゆるフォトリソグラフィ技術を用いて、ゲート電極、
ソース電極およびドレイン電極のコンタクトホールに相
当する部分を除去し他を残存させる。

【００５７】さらに、残存されたフォトレジスト膜１２
をマスクとし、このマスクから露呈されている前記保護
膜５をエッチングする。

【００５８】これにより、ソース電極およびドレイン電
極のコンタクトホールには半導体基板１の表面が露呈さ
れ、また、ゲート電極のコンタクトトホールには前記ゲ
ート電極４Ａの表面が露呈されるようになる（図３
（ｉ））。

【００５９】工程１０：このように加工された半導体基
板１の表面の全域に、たとえばアルミシリコンからなる
金属層１３を被着する（図３（ｊ））。

【００６０】工程１１：この金属層１３の表面の全域に
フォトレジスト膜１４を形成し、このフォトレジスト膜
１４にいわゆるフォトリソグラフィ技術を用いて、ソー
ス電極２、ドレイン電極３、およびゲート電極４の引出
電極４Ｂのパターンに相当する部分を残し他を除去する
（図３（ｈ））。

【００６１】工程１２：残存されたフォトレジスト膜を
マスクとし、このマスクから露呈されている前記金属層
をエッチングする。

【００６２】工程１３：これにより、図１に示した半導
体装置が完成する（図３（ｉ））。

【００６３】実施例２． 《半導体装置の構造》図５に示すように、まず、ＧａＡ
ｓの化合物半導体からなる半導体基板１がある。

【００６４】そして、この半導体基板１の主表面には、
ソース電極２、ドレイン電極３、およびゲート電極４が
他の介在層を介在させることなく直接に形成されてい
る。

【００６５】すなわち、ゲート電極４を中央部とする
と、ソース電極２およびドレイン電極３はそれぞれ該ゲ
ート電極４を間にして左右両隣に形成されている。

【００６６】さらに、これら各電極２、３、４が形成さ
れた半導体基板１の主表面には第１保護膜６が形成され
ている。

【００６７】この場合の第１保護膜６には、そのソース
電極およびドレイン電極の各形成領域において、それに
形成された開口に該ソース電極２およびドレイン電極３
とが充填されて形成されているが、ゲート電極４の形成
領域においては、それに形成された開口内に比較的ゆと
りをもってその中央に該ゲート電極４が形成されてい
る。

【００６８】第１保護膜２の上面には、該第１保護膜と
同一のパターンで、かつ前記ソース電極およびドレイン
電極とを被って第２保護膜７が形成されている。

【００６９】この場合においても、第２保護膜７には、
そのゲート電極４の形成領域において、それに形成され
た開口内に比較的ゆとりをもってその中央に該ゲート電
極４が形成されている。

【００７０】すなわち、ゲート電極４は、その周囲に形
成されている第１保護膜６および第２保護膜７とは若干
の距離を隔てて形成され、このゲート電極４と第１保護
膜６および第２保護膜７との間には後述する第３保護膜
８が充填された状態で形成されている。

【００７１】このような構造は、該ゲート電極４を形成
する場合に、その微細加工ができるために、いわゆるリ
フトオフ法を用いた痕跡をとどめたものとなっている。

【００７２】そして、このように第２保護膜７が形成さ
れた半導体基板１の主表面には、該第２保護膜７（その
下層の第１保護膜６も）に形成された開口をも被って
（すなわち、ゲート電極４をも被って）、第３保護膜が
形成され、この第３保護膜８（その下層の第２保護膜７
も）には、ソース電極２、ドレイン電極３、およびゲー
ト電極４のそれぞれの一部を露呈させるための開口が形
成されている。

【００７３】《製造方法》図６、図７、および図８は、
図５に示した半導体装置の製造方法の一実施例を示した
工程図である。

【００７４】工程１：ＧａＡｓからなる半導体基板１を
用意し、その主表面をスパッタエッチングして清浄化す
る（図６（ａ））。

【００７５】工程２：該半導体基板１の主表面にたとえ
ばプラズマＣＶＤ方法によりシリコン酸化膜（Ｓｉ
Ｏ₂）からなる第１保護膜６を被着する（図６
（ｂ））。

【００７６】工程３：この第１保護膜６の表面の全域に
フォトレジスト膜２１を形成し、このフォトレジスト膜
２１にいわゆるフォトリソグラフィ技術を用いて、ソー
ス電極およびドレイン電極の各コンタクトホールのパタ
ーンに相当する部分を除去し他を残す（図６（ｃ））。

【００７７】工程４：残存されたフォトレジスト膜２１
をマスクとし、このマスクから露呈されている前記第１
保護膜６をエッチングする。（図６（ｄ））。

【００７８】工程５：マスクとなった前記フォトレジス
タ膜２１を除去した後、第１保護膜６の上面に、そのコ
ンタクトホールをも含んでアルミシリコンからなる金属
層２２を被着する（図６（ｅ））。

【００７９】工程６：この金属層２２の表面の全域にフ
ォトレジスト膜２３を形成し、このフォトレジスト膜２
３にいわゆるフォトリソグラフィ技術を用いて、ソース
電極およびドレイン電極のパターンに相当する部分を残
存させ他を除去する。

【００８０】そして、残存されたフォトレジスト膜２３
をマスクとして、前記金属層をエッチングする（図７
（ｆ））。

【００８１】工程７：これにより、前記金属層２２によ
ってソース電極２およびドレイン電極３が形成される
（図７（ｇ））。

【００８２】工程８：このように加工された半導体基板
１の表面の全域に第２保護膜７を被着し、この第２保護
膜７の表面の全域にフォトレジスト膜２４を形成する。

【００８３】そして、このフォトレジスト膜２４にいわ
ゆるフォトリソグラフィ技術を用いて、ゲート電極のパ
ターンに相当する部分を除去し他を残す（図７
（ｈ））。

【００８４】工程９：残存されたフォトレジスト膜２４
をマスクとし、それから露呈されている第２保護膜７を
エッチングし、さらに該第２保護膜７の下層の第１保護
膜６をもエッチングする（図７（ｉ））。

【００８５】工程１０：マスクとなった前記フォトレジ
スト膜２４をそのまま残存させ、その上面の全域にアル
ミシリコンの金属層２５を堆積させる。これにより、該
フォトレジスト膜２４の開口（ゲート電極のパターンに
相当する部分）をとおして、半導体基板１上にゲート電
極４が形成されるようになる（図７（ｊ））。

【００８６】工程１１：前記フォトレジスト膜２４を除
去する。これにより、元気ゲート電極４を構成する金属
層２５以外の他の金属層２５はフォトレジスト膜２４の
除去と同時に除去される（図８（ｋ））。

【００８７】工程１２：たとえばＣＦ₄ガスを用いたプ
ラズマ処理を行う。実施例１におけるプラズマ処理と同
様の効果を得るがためである。

【００８８】この場合、半導体基板１の表面に形成され
るひ素酸化膜は、ゲート電極４と第１保護膜６との間の
領域であり、この部分のひ素酸化膜はその大部分がひ素
フッ化物に置換される（図８（ｌ））。

【００８９】工程１３：このように加工された半導体基
板１の表面に第３保護膜８を被着させる。この第３保護
膜８は、第２保護膜７および第１保護膜６に形成された
開口をも被って（ゲート電極４をも被って）被着される
（図８（ｍ））。

【００９０】工程１４：第３保護膜８の上面に、フォト
レジスト膜２６を形成し、このフォトレジスト膜２６に
いわゆるフォトリソグラフィ技術を用いて、ソース電極
２、ドレイン電極３、およびゲート電極４のコンタクト
孔に相当する部分を除去し他を残す（図８（ｎ））。

【００９１】工程１５：残存されたフォトレジスト膜２
６をマスクとして、第３保護膜８、第２保護膜６をエッ
チングする。そして、マスクとなった該フォトレジスト
膜２６を除去することによって、図５に示した半導体装
置が完成する。

【００９２】上述した各実施例では、半導体基板として
ＧａＡｓからなるものを説明したものであるが、ＡｌＧ
ａＡｓ、あるいはＩｎＧａＡｓ等からなる半導体基板に
おいても上述したと同様の不都合が生じることから、こ
のような半導体基板からなる半導体装置およびその製造
方法にも適用できることはいうまでもない。

【００９３】また、上述した各実施例では、プラズマ処
理を行う際のガスとして、ＣＦ₄を用いたが、Ｃ₂Ｆ₆で
あっても同様の効果が得られることが判明している。ま
た、一般にＣ_xＦ_2x+2（ｘ＝１〜４）で示されるガスで
あっても同様の効果が得られることが判明している。

【００９４】

【発明の効果】以上説明したことから明らかになるよう
に、本発明による半導体装置およびその製造方法によれ
ば、ゲート耐圧を充分に確保できるようになる。また、
ＦＥＴ特性の劣化を回避できるようになる。

【図面の簡単な説明】

【図１】本発明による半導体装置の一実施例を示す構成
図である。

【図２】図１に示す半導体装置の製造方法の一実施例を
示す工程図で、図３とともに一つの図面を構成する。

【図３】図１に示す半導体装置の製造方法の一実施例を
示す工程図で、図２とともに一つの図面を構成する。

【図４】本発明による半導体装置およびその製造方法の
効果を示すための説明図である。

【図５】本発明による半導体装置の他の実施例を示す構
成図である。

【図６】図５に示す半導体装置の製造方法の一実施例を
示す工程図で、図７、図８とともに一つの図面を構成す
る。

【図７】図５に示す半導体装置の製造方法の一実施例を
示す工程図で、図６、図８とともに一つの図面を構成す
る。

【図８】図５に示す半導体装置の製造方法の一実施例を
示す工程図で、図６、図７とともに一つの図面を構成す
る。

【符号の説明】

１…半導体基板、２…ソース電極、３…ドレイン電極、
５、６、７、８…保護膜。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 基板としてＧａＡｓあるいはそれを主成
   分とする化合物半導体を用いた半導体装置において、該
   基板の主表面における他の部材との界面に生じるひ素酸
   化膜が除去されていることを特徴とする半導体装置。
2. 【請求項２】 基板としてＧａＡｓあるいはそれを主成
   分とする化合物半導体を用いた半導体装置において、該
   基板の主表面における他の部材との界面にガリウムフッ
   化物が存在していることを特徴とする半導体装置。
3. 【請求項３】 基板としてＧａＡｓあるいはそれを主成
   分とする化合物半導体を用いた半導体装置の製造方法に
   おいて、該基板の表面にＣ_xＦ_2x+2（ｘ＝１〜４）ガス
   を用いたプラズマ処理を行う工程を含むことを特徴とす
   る半導体装置の製造方法。
4. 【請求項４】 基板としてＧａＡｓあるいはそれを主成
   分とする化合物半導体を用い、その主表面にゲート電極
   が形成された半導体装置において、該基板の主表面にお
   ける他の部材との界面に生じるひ素酸化膜が除去されて
   いることを特徴とする半導体装置。
5. 【請求項５】 基板としてＧａＡｓあるいはそれを主成
   分とする化合物半導体を用い、その主表面にゲート電極
   が形成された半導体装置において、該基板の主表面にお
   ける他の部材との界面にガリウムフッ化物が存在してい
   ることを特徴とする半導体装置。
6. 【請求項６】 基板としてＧａＡｓあるいはそれを主成
   分とする化合物半導体を用い、その主表面にゲート電極
   が形成された半導体装置の製造方法において、前記ゲー
   ト電極の形成後に、該ゲート電極および露出された該基
   板の表面にＣ_xＦ_2x+2（ｘ＝１〜４）ガスを用いたプラ
   ズマ処理を行う工程を含むことを特徴とする半導体装置
   の製造方法。
7. 【請求項７】 ＧａＡｓあるいはそれを主成分とする化
   合物半導体基板の主表面に、ゲート電極形成領域に孔開
   けされたフォトレジスト膜を形成する工程と、このフォ
   トレジスト膜の表面に該孔をも含んでゲート電極を構成
   する材料を堆積させる工程と、該フォトレジスト膜を除
   去する工程とを含む半導体装置の製造方法において、前
   記フォトレジスト膜の除去の後に、該基板の表面にＣ_x
   Ｆ_2x+2（ｘ＝１〜４）ガスを用いたプラズマ処理を行う
   工程を含むことを特徴とする半導体装置の製造方法。
8. 【請求項８】 ＧａＡｓあるいはそれを主成分とする化
   合物半導体基板の主表面に、ゲート電極を構成する材料
   を堆積させる工程と、この材料を選択エッチングによっ
   て該ゲート電極を形成する工程とを含む半導体装置の製
   造方法において、前記ゲート電極の形成後に、該基板の
   表面にＣ_xＦ_2x+2（ｘ＝１〜４）ガスを用いたプラズマ
   処理を行う工程を含むことを特徴とする半導体装置の製
   造方法。
9. 【請求項９】 選択エッチングによってゲート電極を形
   成する工程と、プラズマ処理を行う工程は、同一チャン
   バ内で行うことを特徴とする請求項８記載の半導体装置
   の製造方法。