JPH1174373A - Ｍｏｓシステムと使用方法 - Google Patents

Ｍｏｓシステムと使用方法

Info

Publication number
JPH1174373A
JPH1174373A JP9269155A JP26915597A JPH1174373A JP H1174373 A JPH1174373 A JP H1174373A JP 9269155 A JP9269155 A JP 9269155A JP 26915597 A JP26915597 A JP 26915597A JP H1174373 A JPH1174373 A JP H1174373A
Authority
JP
Japan
Prior art keywords
semiconductor
schottky barrier
channel
voltage
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9269155A
Other languages
English (en)
Inventor
D Welch James
ディ． ウェルチ ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/368,149 priority Critical patent/US5663584A/en
Application filed by Individual filed Critical Individual
Priority to JP9269155A priority patent/JPH1174373A/ja
Priority to CA002214306A priority patent/CA2214306C/en
Priority to EP97306688A priority patent/EP0902476A1/en
Publication of JPH1174373A publication Critical patent/JPH1174373A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/902—FET with metal source region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Logic Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 マルチプルデバイスＣＭＯＳシステムに類似
した作動特性のショットキーバリア接合シングルデバイ
ス反転・非反転システムを得る。 【解決手段】 直列にしたＮおよびＰチャネルＭＯＳＦ
ＥＴを含むソース結合再生的スイッチングショットキー
バリアＣＭＯＳデバイスシステムが開示される。半導体
チャネル領域の端部のみの漏洩電流制限ショットキーバ
リア接合を有するショットキーバリアＭＯＳＦＥＴを実
現する自己描写的デバイス製作手順が開示される。ＣＭ
ＯＳ回路の密度を３倍以上にして作動速度を上げる。

Description

【発明の詳細な説明】
【０００１】この出願における発明は、部分的に契約番
号ＤＥ−ＦＧ４７−９３Ｒ７０１３１４の下に合衆国連
邦エネルギー省のエネルギー関連発明プログラムからの
許可により提供された支持の下で開発された。合衆国政
府はこの発明において明白な権利を有する。
【０００２】
【発明の属する技術分野】この発明は金属酸化物半導体
（ＭＯＳ）デバイスシステム及びその製作のための手順
に関する。より詳しくは、この発明は相補型金属酸化物
半導体（ＣＭＯＳ）マルチプルデバイスシステムに類似
した作動特性を示しかつ変調器として使用出来るショッ
トキーバリア接合の反転および非反転のシングルデバイ
スを含んでなる。この発明はさらにＰチャネルおよびＮ
チャネルのＭＯＳＦＥＴの再生的にスイッチングするソ
ース結合したＣＭＯＳシステムであり、このＭＯＳＦＴ
Ｅは、反対の極性電圧がそのドレインからソースへおよ
びゲートからソースに加えられた時にのみ作動し、ゲー
トに加えられたこの電圧の極性はそのチャネル領域を反
転させるのに適当である時にのみ作動する。この発明は
さらに、ノンラッチングシリコン制御整流器に類似した
作動特性を示すショットキーバリア接合電圧制御スイッ
チである。さらにこの発明は、付帯的に、腐食された真
性Ｎおよび／またはＰ型半導体における、絶縁体が作用
し、チャネル端に位置する、最小化されたショットキー
バリア領域、低漏洩電流ショットキーバリア整流接合ジ
オメトリである。
【０００３】
【従来の技術】ＮおよびＰチャネル金属酸化物半導体電
界効果トランジスタ、（以下にＭＯＳＦＥＴと言う）
を、相補型金属化合物半導体（以下にＣＭＯＳと言
う）、電界効果トランジスタデバイスシステムを形成す
るために機能的に組み合わせて使用することは、その使
用に結びついた利点とともに、よく知られている。前記
の利点には、一つの小さな電池で何年も動く電子腕時計
に見られるような、非常に低い動力消費のディジタルス
イッチング論理回路の実現を可能にすることが含まれ
る。
【０００４】簡単にいうと従来のＭＯＳＦＥＴは、間に
間隔をとって分離された反対にドープされた物質の領域
内に形成されるＮ型またはＰ型半導体基板を含んでな
る。反対にドープされた物質の領域は「ソース」および
「ドレイン」と呼ばれ、またその間の間隔は「チャネル
領域」と呼ばれる。拡散整流接合は通常チャネル領域の
端部、すなわちソースとドレインの両方に形成される。
続いてチャネル領域表面の上に二酸化珪素のような絶縁
材料が存在し、その絶縁材料の上に電気導体材料で作ら
れた「ゲート」が存在する。正しい極性のドレイン・ツ
ー・ソースからの電圧を加え、正しい極性のゲート・ツ
ー・ソース電圧を同時に加えることにより、このチャネ
ル領域を「反転」させ、ソースおよびドレイン領域にお
けるそれに類似したドーピングタイプにして、これによ
り前記ドレインとソースの間の導電経路を供給する。つ
まりゲート・ツー・ソース電圧を加えることは、ドレイ
ンとソースの導電性、従ってその間の電流の流れを変調
する。絶縁材料の固有抵抗が高いので前記ドレイン・ツ
ー・ソース電流の流れの変調を達成するためには非常に
僅かなゲート電流しか要求されない。上記のように、Ｃ
ＭＯＳデバイスシステムは、それぞれＰ型およびＮ型半
導体で形成された、一連の電気的に接続されたＮおよび
ＰチャネルＭＯＳＦＥＴデバイスを含んでなる。ＣＭＯ
Ｓを形成するために、一つのＮチャネルＭＯＳＦＥＴデ
バイスのドレインは一つのＰチャネルＭＯＳＦＥＴデバ
イスのドレインに電気的に接続され、Ｐチャネルデバイ
スのソースが正電圧（Ｖｄ）に接続され、一方Ｎチャネ
ルＭＯＳＦＥＴデバイスのソースはより低い電圧（Ｖ
ｓ）、典型的には接地に接続される。使用に際しては、
前記電気的に接続された複数のデバイスのゲートへ同時
に加えられた比較的低い（ＮチャネルＭＯＳＦＥＴデバ
イスのソースへ加えられた電圧にほぼ等しい）ゲート電
圧が、Ｐチャネルデバイスを変調し、それが動作するよ
うにし、その間にＮチャネルデバイス上にチャネル導電
性の増加を全然もたらさない。類似した比較的高い（Ｎ
チャネルＭＯＳＦＥＴデバイスのソースに加えられた電
圧、すなわちほぼＶｄに関して）ゲート電圧ゲート電圧
を同時に加えることは、反対の仕方でＮおよびＰチャネ
ルデバイスに影響する。すなわち、Ｐチャネルデバイス
のチャネルの導電性が増加することなしにＮチャネルデ
バイスのチャネルの導電性が効果的に増加する。この結
果がゲート・ツー・ソース電圧を比較的低くから比較的
高くまで変化させるということは、電気的に接続された
ＮおよびＰチャネルデバイスのドレインに存在する電圧
を、Ｐチャネルデバイスのソースに加えられたもの（Ｖ
ｄ）と、Ｎチャネルデバイスのソースに加えられたもの
（典型的に接地電圧であるが、これに限らない）それぞ
れの間に変化させることである。上記のようにＣＭＯＳ
スイッチングには、ゲートと半導体の間の絶縁材料が非
常に高い抵抗（たとえば１０の１４乗オーム）を有する
ので、非常に僅かなゲート電流の流れしかもたらさな
い。同様にドレインからソースへの電流は両方のデバイ
スが一時的に導通する時にスイッチング点において、短
時間流れるだけである。これはいずれかのＭＯＳＦＥＴ
が導通する反転チャネルを現在持っていなければ、電流
は接続された一連のＭＯＳＦＥＴを貫流できないからで
ある。通常のＭＯＳＦＥＴおよびＣＭＯＳの作動特性
は、「基礎集積回路工学（Ｂａｓｉｃ Ｉｎｔｅｇｒａ
ｔｅｄ Ｃｉｒｃｕｉｔ Ｅｎｇｉｎｅｅｒｉｎ
ｇ）」、ハミルトンおよびハワード、マグローヒル、１
９７５のような多数の回路設計教科書に記述されてい
る。
【０００５】従来のＣＭＯＳデバイスシステムは利点を
提供する一方、その製作は拡散接合技術によっていて、
これは多数のフォトレジスト手順、シーケンシャルマス
クアライメント、種々の腐食を含む多数のステップを必
要とする。そうした各ステップは効率係数を含んでお
り、これにより製造基板上の作業デバイスの歩留まりの
低下に到る傷を導入することを理解すべきである。いく
つかの場合基板上に計画した全デバイスに対する作業比
率は５０％またはそれ以下になり得る。たとえばもし一
つの手順ステップが９０％の効率係数（説明のための極
端に低い値）を有すればそうした工程二つの後に僅か８
１％のデバイスが使用可能になる。そうしたステップを
６回の後に作業デバイスの実効歩留まりが５０％よりも
少なくなることを理解すべきである。明らかにもし製造
手順中のステップの数を減らせれば、作業デバイスの歩
留まりを増加させ得る。しかしながら、従来の拡散接合
技術は製造手順中に含まれるステップの数を比較的多数
以下には減少出来ない。
【０００６】したがって、機能的に等価なＣＭＯＳデバ
イスシステムを提供するために、ステップの数がより少
なくてすむ製造手順が、有用であろう。
【０００７】これを考慮すると、従来の拡散接合技術へ
の代案がショットキーバリア接合のそれであることが理
解される。この発明は、前記ショットキーバリア接合技
術をＣＭＯＳデバイスシステムを供給するために、比較
的少ないステップ数を要する製造手順に利用する。ショ
ットキーバリア技術の利用の他の利点は、それから形成
される整流接合が「ホットキャリア」デバイスであるこ
とである。これは作動の基礎を形成する多数派のキャリ
アであり、少数派のキャリアではない。ホットキャリア
デバイスが、たとえば拡散接合に基づいたデバイスがす
るよりも、速く反応する（すなわちスイッチする）こと
は良く知られている。この理由は導電性順方向バイアス
状態から非導電性逆方向バイアス状態へ進行するために
少数派のキャリアがたとえば整流接合内のデプレション
領域から引き上げられる必要がないことによる。従って
ショットキーバリア技術から形成されたデバイスは生得
的により速い作動を提供できる。この点はユウによる論
文、題名「金属−半導体接点：新しい未来を有する古い
デバイス」ＩＥＥＥスペクトラム第７巻第３号１９７０
年３月によく文書化されている。同様に「再生的スイッ
チング」を使用する回路が生得的により速い作動を提供
することはよく知られている。再生的スイッチングを提
供し、前記ＣＭＯＳシステムを含んでなるＮおよびＰチ
ャネルＭＯＳＦＥＴのソースとドレインにおけるホット
キャリアショットキーバリアから製作されたＣＭＯＳシ
ステムが、従って大きな有用性を提供する。そうした再
生的にスイッチングするＣＭＯＳインバータシステムが
実現し得ることを述べた報告やまたは遠回しにこれを暗
示する報告書は皆無であることを強調する。発明者の知
るところでは、本書の開示のみがこの発明のＮおよびＰ
チャネルＭＯＳＦＥＴが作動するようなものを教示す
る。その上、マルチプルデバイスのＣＭＯＳシステムに
類似した作動特性を有するシングルデバイスが可能であ
ることを示唆する文献は全く知られていない。
【０００８】関連文献の調査がホグブームとコボルトの
論文、題名「シングルマスクを使用した腐食ショットキ
ーバリアＭＯＳＦＥＴ」により、供給された。この論文
は、整流接合ショットキーバリアソースアンドドレイン
接合を形成するアルミニウムにより、Ｎ型シリコン上に
ＰチャネルＭＯＳＦＥＴを製作することを記述してい
る。（アルミニウムは、Ｐ型のシリコン上に整流接合シ
ョットキーバリアを形成しないので、したがってＮチャ
ネルショットキーバリアＭＯＳＦＥＴの実現に使用する
ための適当な金属が存在しないことに注意せよ。）前記
論文はまたシングルマスクを使って製作したＮチャネル
とＰチャネルの両方の従来の拡散接合ＭＯＳＦＥＴを記
述しているが、しかしドーパントの拡散を必要としてお
り、従ってショットキーバリア接合の存在に基づいて作
動しない。アルミニウムの存在が従来のＭＯＳＦＥＴに
おいてと同様に拡散領域へのオーム接触を提供した。こ
の論文はまたソースアンドドレイン領域を形成するため
のバナジウムの使用を示唆する。この論文はまた製作さ
れたデバイスの自己線引き（ｓｅｌｆ ｄｅｌｉｎｅａ
ｔｉｏｎ）を容易にする二酸化シリコンのアンダーカッ
ト腐食の使用を記述している。（教示されたシリコン腐
食剤は酢酸５０部、硝酸３０部、フッ化水素酸２０部と
アニリン１部の混合物である。）ウエルチへの特許、第
４６９６０９３号は、ショットキーバリアＭＯＳＦＥＴ
の製作の手順を記述しており、整流ソースおよびドレイ
ンショットキーバリア接合を形成するために使用される
金属としては、これに含まれる方法は、一つのマスク、
一つの腐食、クロムの使用のみである（シリコンへの塗
布後に焼きなまし手順を受けて二珪化クロムを形成す
る）。ジェイムスＤウェルチがトロント大学へ１９７４
年に提出した修士論文、題名「二重イオン注入によるサ
ブミクロンチャネルＭＯＳトランジスタの設計と製作」
は、Ｎ型シリコン基板の裏の磨かれていない側に存在す
るクロムを３０分間、摂氏６５０度で焼きなました後
に、ショットキーバリア整流接合が存在することが発見
されたと指摘している。前記整流接合の逆ブレイクダウ
ン電圧が、８０ボルト以上になるまで存在することが発
見された。しかしながら、前記論文作品は、Ｐ型シリコ
ン上に沈積されたクロムの焼きなましについての調査を
含んでいない。レベデスとサルタノフによる論文、ソビ
エト物理半導体、第４巻第１１号、１９７１年５月、１
９００頁−１９０２頁は、高温（たとえば摂氏１２００
度）で長期間（たとえば２０ないし５０時間）前記Ｐ型
シリコンＮ型をドープするＰ型シリコン中に拡散したク
ロムを教示する。しかしながら、低温で前記Ｐ型のシリ
コン上に沈積されたクロムの薄膜を焼きなますことによ
り、形成される二珪化クロムの性質に関しては、何も述
べられていない。オローラフその他による論文Ｊ．Ａｐ
ｐ．Ｐｙｓｉｃｓ、第４７巻第１２号、１９７６年１２
月は、シリコンに沈積されたクロムを焼きなますことに
より、二珪化クロムを形成することの調査を記述してい
る。ケーニッケその他への特許第４４８５５５０号は、
そのソースおよびドレイン領域でショットキーバリアを
形成する金属としてプラチナを使用して製作されたショ
ットキーバリアＭＯＳＦＥＴを記述している。前記特許
は、報告されたショットキーバリアＭＯＳＦＥＴが、ラ
ッチアップ校正結果を提供するために、ＣＭＯＳシステ
ム内に拡散接合ＭＯＳＦＥＴを一つずつ置き換えること
ができると報告している。レプセルタおよびツエによる
論文、題名「ＳＢ−ＩＧＦＥＴ：ソースおよびドレイン
のためにショットキーバリア接点を使用した絶縁ゲート
電界効果トランジスタ」ＩＥＥＥ会報、１９６８年８
月、１４００頁から１４０２頁までは、類似のＰチャネ
ルショットキーバリア絶縁ゲート電界効果トランジスタ
（すなわちＩＧＦＥＴ）を記述しているが、これはソー
スおよびドレインのためにショットキーバリア接点を使
用して製作されている。前記ＩＧＦＥＴもまた、ソース
アンドドレイン接合の形成において、プラチナ珪化物を
使用している。作動中にデバイスのソース接合は反転チ
ャネル領域において逆バイアスされること、また、そこ
を通る逆漏れまたはトンネル電流が加えられたゲート電
圧により変調されることが述べられている。しかしなが
ら、レプセルタその他の論文はＰ型シリコン上にＮチャ
ネルデバイスを形成するためのショットキーバリアの使
用について、何も指摘せず、また、そこで達成される作
動特性が拡散接合ＭＯＳＦＥＴと一致することを報告し
ている。実際プラチナ珪化物とＮ型シリコンの間の比較
的大きな逆バリアの高さの相違（すなわち０．８５ｅ
ｖ）およびプラチナ珪化物Ｐ型シリコンと間の高さの相
違（すなわち０．２５ｅｖ）のために、Ｎチャネルデバ
イスの作動がもしあったとしても、プラチナ珪化物を使
用して、効果的なＣＭＯＳデバイスシステムが達成し、
ＮおよびＰチャネルの両方のデバイスを形成することは
ありそうもない。これは、効率的なスイッチング性能を
提供するためにＣＭＯＳデバイスシステム内のＭＯＳＦ
ＥＴデバイスが、本質的に対称的かつ相補的作動特性を
有さなければならないからである。しかしながら、この
開示の発明の詳細な説明の中に開示するように、Ｎ型シ
リコン上のＣＭＯＳに等価なシングルデバイスを形成す
るために、プラチナは非常によく適合するであろう。デ
プセルタその他の論文は、逆バイアスショットキーバリ
ア接合を通じて、トンネル電流濃度を計算する方程式を
提供している。すなわち、
【数１】 ３ Ｊ＝ｅｘｐ（ −４ （ＳＯＲＴ ２ｍ* （ＰＨＩ）２ ） （ ３ ｑ ｈ Ｅ ） ここで、Ｅは、下記のものの適用によって、導入された
電界である。すなわち、 接合を横切る電圧 ｍ* は、有効質量 ｈは、ボルツマンの定数 ＰＨＩは、逆バリアポテンシャル Ｊは、電流濃度である。
【０００９】レプセルタ他の論文は、本書の参考文献に
組み込まれている。ショットキーバリア接合について
は、多くの教科書が記述しているので、この開示ではこ
れ以上議論しない。
【００１０】レプセルタへの特許第４３００１５２号
は、少なくとも一つのＮおよびＰチャネルデバイスが、
ショットキーバリアに基づくデバイスである（ＣＭＯ
Ｓ）デバイスを記述している。そうしたものを使用する
（ＣＭＯＳ）デバイスは、（ＣＭＯＳ）デバイスシステ
ムにおけるシリコン制御整流器類似の動作に基づくラッ
チアップに対して免疫であることが教えられている。
【００１１】三原その他への特許第５０４９９５３号
は、ショットキーバリアと基板の間に加えられた第２導
電性タイプのシールド層が、漏洩電流を減少されるのに
役立つショットキーバリアデバイスを記述している。
【００１２】続いて、本間その他への最近の特許第５１
７７５６８号は、半導体領域とソースとドレインとゲー
ト電極を含んでなる金属絶縁体シリコン（ＭＩＳ）構造
を有するトンネル注入タイプの半導体装置を記述してい
るが、この中で前記ソースとドレインは、それぞれ金属
または金属化合物部材により構成され、また両方は、前
記ゲート電極と重複する部分を有する。前記ソースは前
記半導体領域へショットキーバリア接合を供給し、一方
前記ドレインは、前記半導体領域へ非整流接触を提供す
る。トンネル電流が、ゲート電圧に制御されて、前記ソ
ースと前記ドレインの間に、ショットキーバリア接合を
横切って流れさせされる。この特許は、（ＣＭＯＳ）デ
バイスシステムの形成を記述するが、ここでショットキ
ーバリアは、Ｎ型およびＰ型のシリコンへのソース領域
接点として働き、また、相互接続されたドレイン接点は
非整流的である。この特許に記述されたデバイスは、非
常に興味あるものであるが、ソースにおける整流接合を
実施し、（ＭＯＳＦＥＴ）構造のドレインにおける非整
流接合を実施するために、明らかにかなり複雑なチャネ
ル領域ドーピングプロファイルと歩留まりの減少を必要
とする。すなわち、従来の拡散接合（ＭＯＳＦＥＴ）製
作に比較して、経済的な節約はチャネルドーピングの必
要により、減少するように見えるであろう。ドーピング
と変動帯域ギャップ材料の使用が、記述された装置の実
現方法として開示されている。もう一つ指摘すべきこと
は、記述されたデバイスは、明らかに、加えられたドレ
インからソースへの電圧極性により、ソースショットキ
ーバリア接合が逆バイアスされる間に「蓄積される」ソ
ースとドレインの間の半導体により、作動し、また（ゲ
ートに制御されたドレイン電流の流を示す）。ゲートか
らソースへの正の電圧が加えられるのはＮ型基板のため
であり、Ｐ型半導体のためには、負極性のゲートからソ
ースへの電圧が加えられる。これから、後続の部で見て
いくが、この発明の装置は、ソースとドレインの間で半
導体内の「反転」を実行することにより、好ましく作動
する。たとえば、Ｎ型半導体において、加えられたドレ
インからソースへの電圧が、極性において正であるとき
に、作動中の加えられたゲート電圧は、極性において負
である。Ｐ型の半導体については、加えられたゲートか
らソースへの電圧極性は、作動中に正であるが、一方ド
レインからソースへの電圧極性は、負である。本間その
他のデバイスと、この発明のデバイスの間の作動ベース
の最大の区別として、これが指摘される。
【００１３】この発明が開示するような比較的単純な製
作手順が、ＮおよびＰタイプの半導体を使用して同時的
に効率的に、絶縁体作動の低漏洩電流でバランスしたシ
ョットキーバリア整流接合を（ＭＯＳＦＥＴについて）
形成することを教える文献は全く知られていない。前記
Ｎ型およびＰ型半導体の両方上のソースおよびドレイン
領域は、好ましくは単一の半導体基板において、ショッ
トキーバリア接合により、本質的にバランスされた相補
型のＮおよびＰチャネル（ＭＯＳＦＥＴ）を可能にする
ことにより、特に単一基板上で容易に達成される。そう
した単一の同時的な手順が、存在すべきであるか、また
どんな素子（たとえば金属、金属珪素化合物および半導
体）を前記手順に使用すべきかまたはこれに続く手順は
何であるかについて、当業者に自明でないので、これは
非常に重要なポイントである。この発明は、前記教示を
支持する文書化された実験結果と共に、抜けている教示
をも提供する。しかしながら、この発明はさらに遙かに
先を行くものであり、（ＣＭＯＳ）と等価の単一デバイ
スが、単一のドーパントタイプ上で達成出来ること、ま
たはショットキーバリア技術を使った生得的な半導体基
板で、漏洩電流減少用の絶縁体物質が存在する場合およ
び存在しない場合において、ショットキーバリア（ＭＯ
ＳＦＥＴ）構造のゲート電極の下で、チャネル領域への
電圧監視接点を備えることにより、達成できることを教
示する。この開示の他の場所に記述するように、前記デ
バイスは、適当な半導体および金属および／または金属
珪素化合物形式の整流接合を、Ｎ型またはＰ型半導体と
形成するゆえに、また効果的な（ＭＯＳＦＥＴ）チャネ
ル領域半導体ドーピングが、（ＭＯＳＦＥＴ）構造内に
ゲート電圧の付加によって実行できるゆえに、作動す
る。すべての既知の（ＣＭＯＳ）デバイスは、Ｎ型およ
びＰ型のドープされた半導体の存在を必要とする。これ
に対して、この発明は、（ＣＭＯＳ）に等価な単一デバ
イスが、単一タイプの（Ｎ型またはＰ型の）半導体基板
が存在することのみを要求する。これを強調しておく。
これはコストの節約を可能にし、製造効率を改良する。
【００１４】既知の参考文献で、再生的スイッチング特
性を提供するＣＭＯＳデバイスシステムが製造可能であ
ることを述べたものは皆無であり、ここでショットキー
バリアは、複数の独立の半導体基板の各々において、ま
たは好ましくは単一の半導体基板において、ＮおよびＰ
チャネル双方のＭＯＳＦＥＴにおけるソースおよびドレ
イン整流接合として働き、ここで前記ＮおよびＰチャネ
ルＭＯＳＦＥＴは、作動ドレインショットキーバリア接
合電流、対、印加ドレインショットキーバリア・ツー・
ソースショットキーバリア接合電圧を、印加ゲート電圧
の関数として提供し、前記両方の印加電圧は、共通の端
末として前記ソースショットキーバリア接合へ参照され
るが、これは前記印加ドレインショットキーバリア接合
・ツー・ソースショットキーバリア接合電圧と、アプラ
イドゲート電圧が反対の極性である場合だけである。さ
らに、好ましくは単一の半導体基板上に、Ｎ型およびＰ
型の両方の半導体上の充分にバランスしたショットキー
バリア整流接合を同時的に充分に形成することができ
る、ＮおよびＰタイプの両方の半導体を使用する単一の
制作手順によって、これにより本質的にバランスした相
補型のＮおよびＰチャネルＭＯＳＦＥＴが容易に達成さ
れ、特に単一基板において共通の同時的制作手順により
達成されるように記録した参考文献は、皆無である。さ
らに上記のように、使用において再生的スイッチング特
性を示すＣＯＭＳシステムが、製作可能であることを遠
回しにでさえヒントを与える既知の文献は、皆無であ
る。これは、そうした再生的スイッチングのＣＭＯＳシ
ステムが、達成可能であるという事実に関して、または
どんな素子（たとえば金属、金属珪化物および半導体）
がそうした企てにおいて、使用可能であるかなどについ
て、なんらかの直感なしには、当業者にとってそうした
再生的スイッチングＣＭＯＳシステムの制作を企てるこ
とさえ自明でないので、これは非常に重要な点である。
この発明は、前記教示を支持する実験的結果の記録と共
に書き落とした教示をも提供する。
【００１５】上記は、ソースおよびドレインにおいて、
ショットキーバリアを使ってＭＯＳＦＥＴを形成するこ
とが知られており、またショットキーバリア接合の形成
においてクロムを使用することが知られていることを示
すが、ショットキーバリアＭＯＳＦＥＴの製作において
ソースおよびドレインにクロムを使用することが、この
発明のショットキーバリアＭＯＳＦＥＴがするように作
動するショットキーバリアＭＯＳＦＥＴを提供するであ
ろうことを、遠回しにもヒントを与える文献が皆無であ
ることを示す。さらに、ＣＭＯＳシステムが（従来の拡
散接合および報告されたショットキーバリアＭＯＳＦＥ
Ｔにおけるようなドレインではなく）、複数のソースが
電気的に相互結合され、ＣＭＯＳシステムが再生的なホ
ットキャリアベースの（したがって速度が増した）実用
されるスイッチングで達成し得ることに関する既知の文
献は、皆無であることをここに強調する。
【００１６】プロボェスティングへの特許第４９８５６
４３号および第５３４３０９０号は、ＣＭＯＳ回路内の
スピードの増強が、望ましいことを立証することに役立
つと認められる。前記特許は、一つの回路内の複数のス
テージの間の信号の帰還を使用して、信号の一部分がデ
バイスのターンオフのために使用されるよりも、むしろ
回路の諸段階のために一つの信号の実質的全部をデバイ
スのターンオンのために用いている。
【００１７】ここに開示される作品の資金を提供した許
諾を支持して、国立規格技術研究所（ＮＩＳＴ）により
作成された独占権のある報告書１９９１年１月１０日付
けに結論されたことは、この発明がエネルギーの保存と
使用とにインパクトを有すること、またこの発明の計画
された性能が達成されれば、その時は商業的に成功が保
証されると思われることを指摘しておく。前記独占権の
あるＮＩＳＴの報告書は、この発明を実際に実行へ移す
ための支持を求めて何年も前に発明者が、資金提供機関
に提出した補助金のための秘密の申込書に応答して提供
されたものである。
【００１８】
【発明が解決しようとする課題】最後に、この発明を明
白にする教示は、この開示の中にのみ見出されること
を、強調して置く。この開示なしには、どんな研究者
も、再生的なホットキャリアの基づくスイッチング特性
が実現可能であろうことについて、または、ＣＭＯＳに
類似した特性を有する単一デバイスが実現可能であろう
ことについての、どんな示唆も発見できないであろう。
【００１９】この発明は、実験により証明されたＭＯＳ
ＦＥＴシステムと、そのために推奨される製作手順を教
示する。
【００２０】
【課題を解決するための手段】この発明は、ショットキ
ーバリア接合の使用に基づき、非半導体および半導体成
分からなり、前記ショットキーバリア接合は、冶金学的
または電界的に導入された半導体ドーピングタイプの、
Ｎ型またはＰ型半導体との整流接合を形成する材料を、
半導体成分として有するショットキーバリア接合であ
る。前記この発明は下記を含んでなる。すなわち、
【００２１】ａ．従来のマルチプルデバイスＣＭＯＳシ
ステムに類似して作動し、また変調器として作動可能で
ある、反転または非反転型単一デバイスを反転または非
反転する単一デバイスと、
【００２２】ｂ．ある半導体タイプを反転させるために
適当な極性のゲート電圧が、そのドレインへの逆の極性
の電圧の印加と同時に加えられ、前記両方の電圧がその
ソースに関する場合にだけ作動するＮまたはＰチャネル
ショットキーバリアＭＯＳＦＥＴと、
【００２３】ｃ．再生的にスイッチングするマルチプル
デバイスショットキーバリアＭＯＳＦＥＴ ＣＭＯＳシ
ステムと、
【００２４】ｄ．「ノンラッチング」在来型シリコン制
御整流器ＳＣＲに類似した作動特性を示すショットキー
バリアに基づくデバイスと、
【００２５】ｅ．制限的で、腐食された半導体のウェル
（ｗｅｌｌ）と、絶縁体が作用する幾何図形的配列とを
含む。
【００２６】
【発明の実施の形態】この発明の最も重要な実施例は、
マルチプルデバイス相補型金属酸化物半導体（ＣＭＯ
Ｓ）システムに類似した動作特性を有する反転型シング
ル金属酸化物半導体（ＭＯＳＦＥＴ）デバイスであっ
て、変調器として使用できるものであり、印加されたゲ
ート電圧は、本質的に電気的に絶縁されたその端子に存
在する電圧を制御するものである。前記最も重要な実施
例は、Ｎ型、Ｐ型、真性、Ｎ型および真性、Ｐ型および
真性、絶縁体上Ｎ型、絶縁体上Ｐ型からなるグループか
ら選ばれた一つのシングルドーピングタイプの半導体の
表面領域内の第１および第２の本質的に非整流的なチャ
ネル領域接合を含んでなる。前記第１および第２の本質
的に非整流的なチャネル領域接合は、電気的に相互接続
された整流ショットキーバリアから、チャネル領域接合
までの第１および第２の半導体チャネル領域により分離
されていて、ここで半導体チャネル領域ドーピングタイ
プを実行する変調ゲート電圧を印加できる第１および第
２のゲートは、前記第１および第２の半導体チャネル領
域に結びつけられている。前記第１および第２のゲート
は、前記第１および第２の半導体チャネル領域から、そ
れぞれ絶縁物質によりオフセットしていて、これによ
り、第１および第２のゲートへの充分な負の電圧の印加
が、前記第１および第２の半導体チャネル領域へ正孔を
引きつけるようにし、また、第１および第２のゲートへ
の充分な正の電圧の印加が、前記第１および第２の半導
体チャネル領域へ電子を引きつけるようにする。そうし
たゲート電圧を印加する目的は、前記第１および第２の
半導体チャネル領域の実際のドーピングタイプを変調す
ることにあり、これにより前記第１および第２の本質的
に非整流的なチャネル領域接合の間に一定な極性の電圧
が印加されたときに、チャネル領域接合に対する一つの
整流ショットキーバリアは、順方向に伝導するのに対
し、他方は、同時的に伝導せず、このチャネル領域接合
に対するショットキーバリアは、前記第１および第２の
半導体チャネル領域内で半導体ドーピングタイプにより
決定された特定の時に、順方向に伝導し、前記半導体ド
ーピングタイプは印加されたゲート電圧の極性により決
定される。本質的に電気的に絶縁された端子は、そこへ
の接合を通じて、電気的に相互接続された整流ショット
キーバリアを、前記第１および第２の半導体チャネル領
域の間のチャネル領域接合へ接触させ、そして使用中に
第１および第２の本質的に非整流的なチャネル領域接合
の一つに印加された一定極性の電圧を監視し、そしてこ
の一定極性の電圧は、チャネル領域接合へ向かって本質
的に前記順方向に伝導するショットキーバリアを通じ
て、前記本質的に電気的に絶縁された端子に現れる。前
記第１および第２のゲートに印加されたゲート電圧が増
加するときに、前記本質的に電気的に絶縁された端子に
監視される前記一定極性電圧は減少する。作動の基礎
は、前記ショットキーバリア接合が前記第１及び第２の
半導体チャネル領域の間に形成されること、および、Ｎ
またはＰタイプにドープされたときに半導体チャネル領
域に整流接合を供給する材料にある。前記好ましい実施
例は、前記半導体へ腐食された領域内に形成されたチャ
ネル領域接合への少なくとも一つの前記ショットキーバ
リア接合を含み得るし、また、腐食された半導体は、部
分的に絶縁物質を含んでなり、その目的は、前記半導体
に接触しているチャネル領域接合へのショットキーバリ
アの領域を、前記半導体チャネル領域の端部の領域に限
定することにより、漏洩電流を減少させることである。
マルチプルデバイス相補型金属酸化物半導体（ＣＭＯ
Ｓ）システムに類似した作動特性を有する前記反転型シ
ングル金属酸化物半導体（ＭＯＳ）は、シリコンから製
作されるが、ここで、チャネル領域接合へのショットキ
ーバリアは、クロム、モリブデン、タングステン、バナ
ジウム、チタン、プラチナ、及びそのいずれかの珪素化
合物からなるグループから選ばれた少なくとも一つの物
質と、前記シリコンの間で形成される。
【００２７】この発明の実施例の一つの重要な変化形
は、マルチプルデバイス金属酸化物半導体（ＣＭＯＳ）
に類似した作動特性を有し、変調器として使用し得る非
反転型シングル金属酸化物半導体（ＭＯＳ）であり、こ
こで、印可されるゲート電圧が、本質的に電気的に絶縁
されているその端子に存在する電圧を制御する。前記重
要な変化形は、シングルチャネル領域またはマルチプル
チャネル領域と共に存在する幾何学的配置を提供する。
【００２８】一つのシングルチャネル領域が存在する場
合、前記実施例は、一つの半導体チャネル領域と、チャ
ネル領域接合への二つの整流ショットキーバリアを、Ｎ
型、Ｐ型、真性、Ｎ型および真性、Ｐ型および真性、絶
縁体上Ｎ型、絶縁体上Ｐ型からなるグループから選ばれ
た一つのシングルドーピングタイプの表面領域内に含ん
でなる。チャネル領域接合への前記整流ショットキーバ
リアは、前記半導体チャネル領域により分離され、半導
体チャネル領域ドーピングタイプ変調電圧を印加可能な
ゲートが、前記半導体チャネル領域に結合されている。
前記ゲートは、絶縁物質によって、前記半導体チャネル
領域からオフセットされていて、これによりゲートへの
充分な負の電圧が、前記半導体チャネル領域へ正孔を引
きつけるようになっておりまた、ゲートへの充分な正の
電圧の付加が前記半導体チャネル領域へ電子を引きつけ
るようになっているが、こうしたゲート電圧の印加の目
的は、前記半導体チャネル領域の実際のドーピングタイ
プを変調するためである。チャネル領域接合への前記整
流ショットキーバリアの間に一定極性電圧が印加される
と、そのうちの一つはチャネル領域に対して順方向に伝
導するが、もう一方は同時的に伝導しないで、チャネル
領域接合へのショットキーバリアは、前記チャネル領域
内の半導体ドーピングタイプによって、決定される特定
の時に順方向に伝導し、前記半導体ドーピングタイプ
は、印加されるゲート電圧の極性によって決定される。
本質的に電気的に絶縁された端子は、そこへの接合を通
じて前記チャネル領域に電気的に接触し、使用中に、チ
ャネル領域接合への整流ショットキーバリアの一つに印
加された一定極性電圧を監視し、一定極性電圧は本質的
にチャネル領域接合への順方向に伝導するショットキー
バリアを通じて前記本質的に絶縁された端子に現れ、前
記本質的に電気的に絶縁された端子により監視される一
定極性電圧は、前記ゲートに印加される電圧が増加する
ときに、増加する。作動の基礎は、前記ショットキーバ
リア接合が、前記チャネル領域と前記半導体チャネル領
域への整流接合を供給する物質との間に、それがＮ型ま
たはＰ型にドープされる時に、形成されるということで
ある。
【００２９】二つ以上のチャネル領域が存在する場合に
は、前記実施例は、Ｎ型、Ｐ型、真性、Ｎ型および真
性、Ｐ型および真性、絶縁体上Ｎ型、絶縁体上Ｐ型から
なるグループから選択されたシングルドーピングタイプ
半導体の表面領域内に第１および第２の整流チャネル領
域接合を含んでなる。前記第１および第２の整流チャネ
ル領域接合は、第１および第２の半導体チャネル領域に
より、電気的に相互接続された本質的に非整流的なチャ
ネル領域接合から分離されており、ここで半導体チャネ
ル領域ドーピングタイプを実行する変調ゲート電圧を、
印加し得る第１および第２ゲートは前記第１および第２
半導体チャネル領域に結合されている。前記第１および
第２ゲートは、絶縁物質により、それぞれ前記第１およ
び第２のチャネル領域からオフセットしており、これに
より第１および第２ゲートへの充分な負の電圧の印加が
前記第１および第２の半導体チャネル領域へ正孔を引き
つけるようにし、また第１および第２のゲートへの充分
な正の電圧の印加が、前記第１および第２の半導体チャ
ネル領域へ電子を引きつけるようになっている。こうし
たゲート電圧を印加する目的は、前記第１および第２の
半導体チャネル領域の実際のドーピングタイプを変調す
ることであり、これにより、一定極性電圧が前記第１お
よび第２の整流チャネル領域接合の間に印加されたとき
に、チャネル領域接合への一方の整流ショットキーバリ
アは順方向に伝導するが、他方は同時的に伝導しない。
チャネル領域接合のどのショットキーバリアが特定の時
に前向きに行動するかは、前記第１および第２の半導体
チャネル領域内の半導体ドーピングタイプにより決定さ
れ、前記半導体ドーピングタイプは印加された電圧の極
性によって決定される。前記本質的に電気的に絶縁され
た端子は、そこへの接合を通じて、前記第１および第２
の半導体チャネル領域の間の前記電気的に相互結合され
た本質的に非整流的なチャネル領域接合に接触し、使用
中、第１および第２の整流チャネル領域接合の一つに印
加された一定極性電圧を監視する。前記本質的に電気的
に絶縁された端子に現れる前記一定極性電圧は、チャネ
ル領域接合への前向きに行動するショットキーバリアを
本質的に通しており、前記本質的に電気的に絶縁された
端子により、監視される前記一定極性電圧は、前記第１
および第２のゲートに印加された電圧が下がる時に下が
る。繰り返すが、作動の基礎は前記ショットキーバリア
接合は、前記第１および第２の半導体チャネル領域と、
Ｎ型またはＰ型にドープされるときに半導体チャネル領
域への整流接合を提供する物質との間に形成されるとい
うことである。
【００３０】マルチプルデバイス相補型金属酸化物半導
体（ＣＭＯＳ）システムに類似した作動特性を有する前
記非反転型シングル金属酸化物半導体（ＭＯＳ）デバイ
スは、チャネル領域接合へのショットキーバリアが、少
なくともクロム、モリブデン、タングステン、バナジウ
ム、チタン、プラチナ、およびそれらのいずれかの一つ
珪化物からなるグループ選択された一つの物質と、シリ
コンとの間で形成されるときに、シリコンから製作し得
る。
【００３１】相補型金属酸化物半導体（ＣＭＯＳ）シス
テムに類似していて、変調器として使用可能な金属酸化
物半導体（ＭＯＳ）を構成する方法は以下のステップを
含んでなり得る。
【００３２】ａ． 金属酸化物半導体電界効果トランジ
スタ（ＭＯＳＦＥＴ）装置を提供することであって、各
デバイスはＮ型、Ｐ型、真性、Ｎ型および真性、Ｐ型お
よび真性、絶縁体上Ｎ型、絶縁体上Ｐ型からなるグルー
プから選択される同一のシングルドーピングタイプ半導
体の表面領域内に形成され、一つの前記（ＭＯＳＦＥ
Ｔ）デバイスはソースおよびドレインと命名され第１半
導体チャネル領域により分離された二つの接合を含んで
なり、第２の（ＭＯＳＦＥＴ）デバイスはソースおよび
ドレインと命名され第２の半導体チャネル領域により、
分離された二つの接合を含んでなり、ここで半導体チャ
ネル領域反転電圧が印加されるゲートが、第１および第
２チャネル領域の各々に結合されて、絶縁物質によっ
て、前記第１および第２のチャネル領域からオフセット
しており、これにより使用中に充分な正の電圧を前記ゲ
ートに加えると、電子を前記第１および第２の半導体チ
ャネル領域に引きつけるようにし、また前記ゲートへ充
分な負の電圧を印加すれば、前記第１および第２の半導
体チャネル領域の両方へ正孔を引きつけるようにし、そ
うしたゲート電圧を印加する目的は、それぞれのソース
およびドレイン接合の間の前記第１および第２の半導体
チャネル領域の実際のドーピングタイプを変調し、ソー
ス接合は各々本質的に非整流的であり、ドレイン接合は
整流ショットキーバリア接合であり、前記整流ショット
キーバリアおよび本質的に非整流的な接合はそれぞれ半
導体と非半導体の構成要素を含んでなり、
【００３３】ｂ． 下記を含んでなるグループの一つの
要素の非半導体構成要素を電気的に総合接続することで
あって、（前記第１半導体チャネル領域に結合された整
流ショットキーバリアドレイン接合、および前記第１半
導体チャネル領域に結合された本質的に非整流的なソー
ス）、およびそれぞれ下記を含んでなるグループの要素
（前記第２の半導体チャネル領域に結合した整流ショッ
トキーバリアドレイン接合、および前記第２の半導体チ
ャネル領域に結合された本質的に非整流的なソース結
合）
【００３４】ｃ． 前記ゲートを電気的に相互接続し
て、これにより作動中に電気的に相互接続されていない
接合が種々の電圧において保持されて、一つのゲート電
圧の印加が両方の（ＭＯＳＦＥＴ）デバイスにおける実
際の半導体チャネル領域ドーピングタイプを制御し、こ
れによりどの整流ショットキーバリアドレイン接合が前
向きに動作するかそしてどれが前向きに動作しないかを
制御し、これにより、本質的に前記前向きに動作する整
流半導体ショットキーバリアドレイン接合を通じて、電
気的に相互接続された接合の非半導体構成要素に存在す
る電圧を制御する。
【００３５】作動の基礎は、前記ショットキーバリア接
合の形成が、前記第１および第２の半導体チャネル領域
と、Ｎ型またはＰ型にドープされた時に半導体チャネル
領域に整流接合を提供する物質との間に行われるという
ことである。
【００３６】この発明はまた接合の単位面積当たりのシ
ョットキーバリア逆バイアス漏洩が、拡散接合に結合し
たものよりも大きいことを認める。従って、この発明は
前記半導体に腐食された領域内でのショットキーバリア
の形成を提供し、この腐食された領域は部分的に絶縁物
質を含んでなり、その目的は前記半導体に接触している
ショットキーバリア接合の領域を、前記半導体チャネル
領域の端部に近い領域へ限定することにより漏洩電流を
減少させることである。
【００３７】ショットキーバリア金属酸化物半導体（Ｍ
ＯＳ）デバイスが製作された場合、前記半導体内の前記
腐食された領域は、半導体チャネル領域からゲートをオ
フセットさせる絶縁物質がアンダーカットされているよ
うになっており、また前記ショットキーバリア接合は前
記ゲートをオフセットしている絶縁体物質の下に位置し
ている前記半導体チャネル領域の端部にのみ存在するよ
うになっている。
【００３８】この発明に導かれる研究の中で、ショット
キーバリア形成物質として、クロムを用いて形成された
ショットキーバリアＭＯＳＦＥＴが、ユニークな作動特
性を示すことが発見された。前記ショットキーバリアＭ
ＯＳＦＥＴは、印加されたゲート電圧が含まれている半
導体を反転するのに適当である場合にのみ、またそのド
レイン電圧がそこと反対の極性である場合にのみ、ドレ
イン電流の流れを示す。ショットキーバリア形成物質と
してクロムを使用して、ＰおよびＮチャネルショットキ
ーバリアＭＯＳＦＥＴを製作する際のコンセンサスは、
そこから製作された相補型金属酸化物半導体（ＣＭＯ
Ｓ）システムが、使用において再生的スイッチングを示
すということである。こうした再生的スイッチング（Ｃ
ＭＯＳ）システムは、ＰチャネルショットキーバリアＭ
ＯＳＦＥＴと直列に結合したＮチャネルショットキーバ
リア金属酸化物半導体電界効果トランジスタ（ＭＯＳＦ
ＥＴ）を含んでなる。このＰチャネルショットキーバリ
アＭＯＳＦＥＴは、Ｎ型半導体の表面領域内に形成され
たデバイスを含んでなり、前記ＰチャネルＭＯＳＦＥＴ
は、二つのショットキーバリア接合を含んでなり、これ
はソースおよびドレインショットキーバリア接合と呼ば
れ、このソースおよびドレインショットキーバリア接合
は、Ｎ型半導体チャネル領域により分離されており、そ
のＰチャネルショットキーバリアＭＯＳＦＥＴの中で、
絶縁材料の第１領域によりゲートが前記Ｎタイプ半導体
チャネル領域からオフセットされている。前記Ｐチャネ
ルショットキーバリアＭＯＳＦＥＴは、印加されたドレ
インショットキーバリア接合からソースショットキーバ
リア接合への電圧に対して、かなり大きなショットキー
バリア接合電流を提供し、印加ゲート電圧作動曲線の関
数とするが、これはドレインショットキーバリア接合に
印加された電圧が正の極性である場合に限られ、またゲ
ートに印加された電圧が負の極性であって反転されたＰ
チャネル領域に導入する場合に限られ、両方の前記ドレ
インショットキーバリア接合およびゲート電圧が共通の
端子としてソースショットキーバリア接合を参照する場
合に限られる。ＮチャネルショットキーバリアＭＯＳＦ
ＥＴは、Ｐ型半導体の表面領域に形成されたデバイスを
含んでなり、前記ＮチャネルＭＯＳＦＥＴは、二つのシ
ョットキーバリア接合、ソースおよびドレインショット
キーバリア接合を含んでなり、ソースおよびドレインシ
ョットキーバリア接合と名付けられ、ソースおよびドレ
インショットキーバリア接合はＰ型半導体チャネル領域
によって、分離されており、Ｎ型ショットキーバリアＭ
ＯＳＦＥＴ内でゲートが絶縁物質の第２領域により前記
Ｐ型半導体チャネル領域からオフセットされており、Ｎ
チャネルショットキーバリアＭＯＳＦＥＴは、かなりの
ドレインショットキーバリア接合電流、対、ドレインシ
ョットキーバリア接合からソースショットキーバリア接
合への印加された電圧を、印加ゲート電圧作動曲線の関
数として供給するが、これは、ドレインショットキーバ
リア接合に印加された電圧が負極性の場合に限り、また
ゲートに印加された電圧が正極性であって、反転したＮ
型チャネル領域を導入するようになっている場合に限
り、両方の前記印加されたドレインショットキーバリア
接合およびゲート電圧が、一つの共通の端子としてのソ
ースショットキーバリア接合に参照される場合に限る。
前記ＮチャネルのショットキーバリアＭＯＳＦＥＴのソ
ースショットキーバリア接合および前記Ｐチャネルのシ
ョットキーバリアＭＯＳＦＥＴのソースショットキーバ
リア接合が、互いに電気的に相互結合され、前記Ｎおよ
びＰチャネルのショットキーバリアＭＯＳＦＥＴの前記
ゲートが互いに電気的に相互結合されるとき、そして、
正極性電圧がＰチャネルショットキーバリアＭＯＳＦＥ
Ｔの電気的に相互接続されていないドレインショットキ
ーバリア接合に印加されるとき、（前記正極性は、Ｎチ
ャネルショットキーバリアＭＯＳＦＥＴの電気的に相互
接続されてないドレインショットキーバリア接合に印加
された電圧に関するものであり、）電気的に相互接続さ
れたゲートにおける電圧は、Ｎチャネルショットキーバ
リアＭＯＳＦＥＴの電気的に相互接続されてないドレイ
ンショットキーバリア接合に印加されることを本質的に
設定され、その時、ＮおよびＰチャネルショットキーバ
リアＭＯＳＦＥＴの電気的に相互接続されたソースショ
ットキーバリア接合における電圧は、Ｐチャネルショッ
トキーＭＯＳＦＥＴの電気的に相互接続されてないドレ
インショットキーバリアに印加されることを、本質的
に、再生的にスイッチする。そして、電気的に相互接続
された複数のゲートの電圧が、Ｐチャネルショットキー
バリアＭＯＳＦＥＴの電気的に接続されてないドレイン
ショットキーバリア接合に印加されることを本質的に設
定されるときに、電気的に相互接続されたソースショッ
トキーバリア接合が、ＮチャネルショットキーバリアＭ
ＯＳＦＥＴの電気的に接続されてないドレインショット
キーバリア接合に印加されることを本質的に、再生的に
スイッチする。この発明を実施するのにふさわしい半導
体はシリコンであること、またＮおよびＰチャネルＭＯ
ＳＦＥＴにおける両方のソースおよびドレインショット
キーバリア接合が、前記シリコンと、クロムおよびクロ
ム珪化物からなるグループの一つの秒祖との間に形成し
得ることを特に指摘しておく。
【００３９】（以下においてショットキーバリア接合
は、二つの構成要素すなわち半導体要素と非半導体要素
からなることを理解すべきである。印加されるドレイン
およびソースショットキーバリア電圧は、非半導体要素
に印加され、ドレインショットキーバリア電流は、ショ
ットキーバリア接合の非半導体要素に接触することによ
り、測定される。）
【００４０】この発明のもう一つの成果は、金属酸化物
半導体（ＭＯＳ）ゲート電圧で制御される整流方向指示
デバイスと、非ラッチングシリコン制御整流器（ＳＣ
Ｒ）に類似した作動特性を有する電圧制御スイッチを構
成する方法であり、それは以下を含んでなる：
【００４１】ａ．半導体の表面領域内に整流ショットキ
ーバリア第１接合および非整流第２接合を有する一つの
（ＭＯＳＦＥＴ）を供給し、前記第１および第２接合
は、前記半導体内の一つのチャネル領域により分離さ
れ、前記チャネル領域は一つの絶縁体領域およびこれに
順次的に隣接して位置したゲートを有し、
【００４２】ｂ．前記第２および第１の接合の間に一定
電圧を印加するが、その極性は前記整流ショットキーバ
リア第１接合が逆バイアスされ、しかし、もし前記第２
接合から第１接合への電圧極性が逆転したならば、順方
向にバイアスされた電流を伝導する。
【００４３】ｃ．ゲート電圧を印加して、ここに電子が
引きつけられることによりチャネル領域を逆転させ、こ
れにより前記逆転されたチャネル領域と前記整流ショッ
トキーバリア第１接合の間に順方向バイアスを実行し、
これにより順方向バイアスされた電流がそこを貫流する
ようにする。
【００４４】作動の基礎は、前記ショットキーバリア第
１接合は前記半導体チャネル領域と、前記半導体チャネ
ル領域がＮ型またはＰ型にドープされる時にこれに整流
接合を供給する物質との間に形成されるということであ
る。
【００４５】この発明は、「詳細な開示の部」を図面と
共に参照することにより、よりよく理解されるであろ
う。
【００４６】
【発明の要約】従って、この発明の主要目的は、シング
ルタイプ半導体上に製作されたシングルデバイス反転型
およびシングルデバイス非反転型におけるシングルドー
ピングタイプおよびまたは真性のシリコンの使用を教示
することであり、このシングル反転型または非反転デバ
イス、およびその変化形は、マルチプルデバイス（ＣＭ
ＯＳ）システムに類似した特性を示し変調器として、ノ
ンラッチング（ＳＣＲの）およびまたは整流デバイスの
ゲート電圧で制御された方向の変調器として作動でき
る。
【００４７】この発明のもう一つの主要目的は、第１チ
ャネル領域で分離された２金属Ｎ型およびまたは金属珪
化物Ｎ型半導体整流接合が、第２チャネル領域で分離さ
れた２金属Ｐ型およびまたは金属珪化物Ｐ型半導体整流
接合と機能的に組み合わされていて、前記第１および第
２チャネル領域は絶縁物質の第１および第２領域によ
り、そこからオフセットした第１および第２のゲートを
有し、そしてこのＣＭＯＳデバイスシステムは、使用に
おいて再生的スイッチングを示す物を含んでなるＣＭＯ
Ｓデバイスシステムを教示することである。
【００４８】この発明の更にもう一つの目的は、ショッ
トキーバリアを使用したＭＯＳＦＥＴデバイスシステム
のための適当なデバイス自己描写的（ｓｅｌｆ−ｄｅｌ
ｉｎｅａｔｉｎｇ）製作手順を教示することであり、こ
の製作手順はＮおよびＰチャネルＭＯＳＦＥＴの両方の
製作を同時に可能にすることができ、拡散接合技術を使
用した製作方法に比較して傷を招きやすい製作ステップ
の数がより少なくて済むものである。
【００４９】この発明の更にもう一つの目的は、半導体
チャネル領域の端部においてのみショットキーバリア接
合をを提供する低漏洩電流のショットキーバリア（ＭＯ
ＳＦＥＴ）デバイス構造と、その実現のための製作手順
を教示することである。
【００５０】この発明の更なる目的は、ショットキバリ
ア形成金属としてクロムを使用した開示された製作手順
により製作された、ショットキーバリア技術から得られ
たＭＯＳＦＥＴデバイスの作動特性を示す実験結果を開
示することである。
【００５１】
【実施例】さて図面を参照すると、図１ａおよび図１ｂ
は、従来の拡散接合シリコン基板ＭＯＳＦＥＴ１を示
す。図示されているのは、相対してドープされた拡散ソ
ース２およびドレイン３領域がそこにあるＮ型およびＰ
型ドーピングの基板４である。ゲート５およびゲートパ
ッド５ａも図示され、前記ゲート５とその下の、前記ソ
ース２およびドレイン３に挟まれたチャネル領域に存在
する二酸化珪素１６も図示されている。図２ａおよび図
２ｂは、Ｎ型１１およびＰ型１２ドーピングの基板を含
んでなるＣＭＯＳデバイスシステム１０を図示する。各
Ｎ型１１およびＰ型領域に、それぞれ結合された基板の
型に対して反対の型のドーピングの、拡散ソース２ａと
３ｂ、および拡散ドレイン３ａと２ｂの領域が図示され
ている。また、ゲート６と７およびゲートパッド６ａと
７ａも図示されている。使用中、ゲート６と７は電気的
に相互接続でき、またドレイン３ａはドレイン２ｂに相
互接続できる。ソース２ａは外部正電圧（Ｖｄｄ）へ接
続でき、ソース３ｂは、典型的に接地である外部電圧
（Ｖｓｓ）へ接続できる。比較的低いゲート電圧が、電
気的に相互接続されたゲート６と７に同時に印加される
とき、Ｎ型シリコン１１上のＰチャネルＭＯＳＦＥＴ
は、そのソース２ａとドレイン３ａの間にに形成された
反転Ｐ型チャネル領域を有し、これにより、その間の固
有抵抗を低くする。Ｐ型シリコン上のＭＯＳＦＥＴ１２
は、蓄積されたチャネル領域を有し、高い固有抵抗を示
し続けるであろう。（ここで使用される用語「反転」は
ゲートに誘導された電界がチャネル領域内でシリコンの
型を反転させることを意味し、用語「蓄積」はゲートに
誘導された電界が一層前記の型（すなわち、Ｎ型または
Ｐ型）にすることを意味する。）従って、ソース２ａへ
印加された電圧は、ドレイン３ａとドレイン２ｂの間の
電気的接続に現れる。比較的高い電圧（例えば、ほぼＶ
ｄｄ）の印加が、ソース３ｂに印加された電圧を、ドレ
イン３ａとドレイン２ｂの間の電気的接続に表れること
を理解すべきである。つまり、低い固有抵抗の反転チャ
ネルがＰ型１２シリコン上に形成されたＮチャネルデバ
イス内に形成し、一方、Ｎ型１１シリコン上に形成され
たＰチャネルデバイスは、ドレイン３ａからソース２ａ
への蓄積された高いチャネル固有抵抗で移行を示すであ
ろう。ゲート酸化物は、抵抗が高いので、（例えば、１
０の１４乗オーム）、識別された電圧をスイッチするの
に、ドレイン３ａとドレイン２ｂの間に僅かなゲート電
流しか必要ない。またスイッチングのときの瞬間以外に
は、作動中デバイスの一つは殆ど常にオフであるので、
ソース２ａとソース３ｂの間に極めて僅かな電流しか流
れない。ここで、ＣＭＯＳデバイスシステムは非常にエ
ネルギー効率の良いことを理解すべきである。それか
ら、ＣＭＯＳデバイスシステムは、本質的に電気的に絶
縁された端子に存在する電圧の、印加されたゲート電圧
の制御を可能にする。
【００５２】さて図３に転じると、この発明に適当なＣ
ＭＯＳシステムが示されている。Ｎ型１１とＰ型１２に
ドープされた領域の両方が、一つのシリコン基板上に示
されている。二酸化シリコン１６、ゲート１５ａと１５
ｂ、金属１５付きのソース２ａと３ｂおよびドレイン２
ｂと３ａが示され、前記金属１５は、二酸化シリコン１
６上およびＮ型１１とＰ型１２シリコン上で、不連続に
なっている。ゲート１５ａと１５ｂは、ドレイン２ｂと
ドレイン３ａと同様に電気的に相互接続されている。図
５は、シリコンと接触した金属１５の焼きなまし（ａｎ
ｎｅａｌ）が、メタルとシリコンの接触面に珪素化合物
１５ｓを形成するか、さもなければ、前記金属１５と前
記シリコンの間にショットキーバリア整流接合を実現す
る。これは、シリコンがＮ型１１またはＰ型１２であ
り、例えば金属がクロムまたはモリブデンである場合で
ある。図５は、ショットキーバリアが、半導体１５ｓと
非半導体１５の構成要素を含んでなることを示す。ま
た、明示的に示されてはいないが、前記珪素化合物を横
に形成して、ゲート１５ａと１５ｂの下のチャネル領域
内へ形成することもできるし、縦に半導体基板内へ形成
することもできる。
【００５３】図３に示すように腐食された基板上の金属
１５の沈積は、金属を厚く沈積しすぎず、照準線（ｌｉ
ｎｅ−ｏｆ−ｓｉｇｈｔ）技法で沈積するならば、自己
描写的ＣＭＯＳデバイスシステムを提供することがで
き、それを焼きなました時に、シリコンを有する珪素化
合物を形成する。図４は、ドレイン２ｂとドレイン３ａ
の間の酸化物が除去されて、その間に直接の電気的接続
を提供する変化形を示す。
【００５４】図３および図４に示したようなＮチャネル
およびＰチャネルそれぞれのデバイスのドレイン電流、
対、ドレイン・ツウ・ソース電圧の動作曲線は、通常の
ＭＯＳＦＥＴのものと類似しているが、ドレイン電流
が、従来のＭＯＳＦＥＴと反対方向に流れる点だけが異
なる。（パラメータアナライザが、接地ポテンシャルに
保持されたソースに対して正または負であるドレイン電
圧を示していることに注意されたい。しかしながら、テ
ストされたショットキーバリアＭＯＳＦＥＴが、ゲート
に対するドレインおよびソースの関係が幾何学的に対称
であるので、（そうした対称については、図１−図４を
参照）、もしソースが共通点ドレインについてバイアス
されていても、デバイスは正しく作動する。）ショット
キーバリアＭＯＳＦＥＴが如何に作動するかについての
洞察は、「従来の技術」の部で参照したレプセルタとツ
エの論文中に提供されている。簡単に言えば、前記論文
は、金属被覆としてプラチナを使用したＮ型シリコン上
に形成されたＰチャネルデバイスのソース領域接合は作
動中に逆バイアスされること、また、印加されたゲート
電圧により変調されるのは逆の漏洩すなわちトンネル電
流であることを考慮している。この論文は、作動中に逆
バイアスされるのはソースであると述べている。しかし
ながら、ソースおよびドレインの指定は、回路内の位置
に依存する。
【００５５】図６ａ、図６ｂおよび図７ａ、図７ｂを参
照すれば、Ｐ型およびＮ型シリコン上に、Ｎチャネルお
よびＰチャネルのＭＯＳＦＥＴを、それぞれ本発明者が
製作したものを示し、金属被覆として約８００オングス
トロームのクロムを使用し、このクロムはＮ型１１およ
びＰ型１２シリコン上の両方に同時に真空沈積され、そ
れから摂氏４００度で３０分間前記Ｎ型１１およびＰ型
１２シリコンを焼きなまし、ＭＯＳＦＥＴ型作動ドレイ
ン電圧、対、ドレイン・ツー・ソース電圧をゲート・ツ
ー・ソース電圧の関数として与えたものである。また、
図６ａ、図７ａに示すテスト済みのデバイスは、長さ約
１０ミクロン、幅約７５ミクロンのゲート（１５ａまた
は１５ｂ）を有すること、図６ｂ、図７ｂに示すテスト
デバイスは、長さ約１０ミクロン、幅約１５ミルのゲー
トを有することも開示される。図６ａと図６ｂのドレイ
ン電流対ドレイン・ツー・ソース電圧曲線は、（ゲート
・ツー・ソース電圧の関数として）、Ｐ型シリコン１２
上に製作されたＭＯＳＦＥＴのためのもので、第３象限
内にあり、また、図７ａと図７ｂのドレイン電流対ドレ
イン・ツー・ソース電圧は、（ゲート・ツー・ソース電
圧の関数として）、Ｎ型１１シリコン上にあり、（すな
わち、ＰチャネルショットキーバリアＭＯＳＦＥＴ）で
あり、第１象限内にある。ドレイン電流の流れの方向
は、こうしてＭＯＳＦＥＴショットキーバリアに関して
この開示の従来の技術の部の中で参照したレプセルタ他
の論文を参照して予想される物と反対の方向にあり、ま
た拡散接合ＭＯＳＦＥＴに起こるものと反対の方向にあ
る。つまり、レプセルタとツエが彼らの製作したショッ
トキーバリアＭＯＳＦＥＴに関して報告したようなソー
ス接合ではなく、このデバイスは逆バイアスされた各デ
バイス内のドレイン接合によって作動する。この時点で
図６ａ、図６ｂおよび図７ａ、図７ｂに表現されるこの
発明のＭＯＳＦＥＴの作動のメカニズムは十分理解され
ないが、しかしながら印加されたゲート電圧変調半導体
ドーピングの結果としての、逆バイアスされたドレイン
ショットキーバリア接合を通しての逆バイアス漏洩電流
の変調は、起こりつつある事への説明として役立つと思
われる。この説明は、よりよくドープされたシリコン上
に形成されたショットキーバリア接合は、より少なくド
ープされたシリコンに形成された物よりもより大きな逆
バイアス漏洩電流を示す、という良く知られた事実に一
致しており、またＭＯＳＦＥＴ内にゲート電圧を印加す
ることは実際のチャネル領域ドーピングを変調するのに
役立つという周知の事実に一致している。もう一つ特記
し強調すべきことは図６ａ、図６ｂおよび図７ａ、図７
ｂ内のドレイン電流対ドレイン・ツウ・ソース電圧曲線
は全く相補的であり、ほとんど互いに対称的であること
である。これらの属性は、前記ドレイン電流対ドレイン
・ツウ・ソース電圧曲線を有するデバイスを、組み合わ
せたＣＭＯＳデバイスシステム内での応用に全く適当な
物にする。また特記すべき事は、Ｎ型１１およびＰ型１
２シリコンの両方の上に形成されたデバイスが、ゼロ
（０．０）ゲート・ツウ・ソース電圧を印加したとき
に、僅かなドレイン電流を示すことである。反対極性の
ゲート電圧の印加は、Ｎ型およびＰ型シリコンのそれぞ
れの上に形成されたそれぞれのＭＯＳＦＥＴデバイス内
の前記ドレイン電流を本質的に０にするが、しかしなが
ら前記デバイスを最初から全然デプレション型にする。
印加されたゲートおよびドレイン電圧によって実行され
る部分的なチャネル領域反転、またはゲート酸化物漏洩
電流は、この効果の原因になると考えられている。また
報告されていることは、この製作されテスト済みのＮチ
ャネルショットキーバリアＭＯＳＦＥＴデバイスにおけ
るドレイン電流の導通の開始は、チャネル反転のキャパ
シタンス−電圧（ＣＶ）のプロットの開始と非常によく
相関することが発見された。（これはＮチャネルデバイ
スにおいて約マイナス（−４．０）ボルトで起こり、酸
化物の中の正イオンが少ない酸化物またはゲートの影響
されてないドレイン電流の流れよりも、むしろ伝導のシ
フトしたしきい値およびゼロ（０．０）ゲート・ツウ・
ソース電圧ドレイン電流の流れの原因となっているかも
知れないという提言に導いている。さらにまた強調して
指摘すべきことは、製作されたＮまたはＰチャネルＭＯ
ＳＦＥＴにおいて、ゲート（１５ａまたは１５ｂ）電圧
の極性がチャネル領域反転を引き起こすのに適当でない
時、または同一の極性の電圧がゲート・ツウ・ソース、
およびドレイン・ツウ・ソースから印加されたときに、
ドレイン電流の流れが全く検出されなかった事である。
つまり、製作されたＮまたはＰチャネルＭＯＳＦＥＴに
おいて、印加されたゲート電圧極性がチャネル領域を反
転させるために適当であり、かつ印加されたドレイン・
ツウ・ソース電圧の極性が、前記ゲート・ツウ・ソース
に印加されたものと反対の極性であるときにのみドレイ
ン電流曲線が得られる。このＭＯＳＦＥＴの作動のシナ
リオは発明者にとって驚くべきことであり、また以前に
報告されていないことであると信じられる。この発明の
ショットキーバリアＮまたはＰチャネルＭＯＳＦＥＴの
チャネル領域内における「ピンチオフ」領域の形成は、
ドレインに印加された電圧の極性とゲートのそれとが同
一の場合に、その時逆バイアスされたソース接合を「シ
ェルター」するのに役立つと考えられ、またそこを横切
って使用される不充分な電圧の低下が逆バイアス漏洩電
流をそこに貫通させるのを妨げると考えられる。つま
り、ピンチオフ領域が全ての印加された電圧を吸い込ん
でしまう。もちろんこれはＭＯＳＦＥＴのゲートとドレ
インに反対の極性の電圧が印加される場合には起こらな
い。その場合には、ドレインとソースの間に印加された
本質的に全ての電圧が、逆バイアスされたドレインを横
切って低下し、ソースは順方向にバイアスされる。印加
されたドレイン・ツウ・ソース電圧を少しでも吸収する
ピンチオフ領域は全く存在しない。反対に従来の拡散接
合ＭＯＳＦＥＴにおいては、ピンチオフ領域はドレイン
電流飽和の原因である。つまり、作動ドレイン電流曲線
はピンチオフ領域が存在するときに達成される。さらに
指摘すべきことはケネッケ他およびレグセルタおよびツ
エによって報告されたショットキーバリアＭＯＳＦＥＴ
でこの開示の従来の技術の部で参照されたものは、「ピ
ンチオフ」領域が存在するときに作動し（すなわちそれ
らのショットキーバリアＭＯＳＦＥＴのゲートとドレイ
ンに同一の極性の電圧が印加された時に）従来の拡散接
合ＭＯＳＦＥＴがすると同様に作動する。これは、ケネ
ッケ他の特許において、彼らが報告したショットキーバ
リアＭＯＳＦＥＴが回路内の従来の拡散接合ＭＯＳＦＥ
Ｔに置き換わることができ、それをしたときにＣＭＯＳ
回路のラッチアップに対して保護を提供する、と言うこ
との効果についての記述により証明されている。この点
はこの発明のショットキーバリアＭＯＳＦＥＴの作動特
性の驚くべき性質に注意を引くために強調され、この発
明のショットキーバリアＭＯＳＦＥＴの作動特性が再生
的スイッチングを示すＣＭＯＳシステムの形成において
使用するのにふさわしくしている。ＣＭＯＳシステム内
で再生的スイッチングを実行できる作動特性を提供する
ＭＯＳＦＥＴとしては、他に知られている物は皆無であ
ることを強調しておく。
【００５６】この発明のＭＯＳＦＥＴのドレイン電流対
ドレイン・ツウ・ソース電圧の作動曲線、（図６ａ、図
６ｂ、図７ａ、図７ｂ参照）、は拡散接合ＭＯＳＦＥＴ
のそれらと異なり、また報告されたショットキーバリア
ＭＯＳＦＥＴとも異なることを強調しておく。つまり、
充分なドレイン電流（印加されたゲート電圧の関数とし
て）の流れが起きるのは、ゲート（たとえば１５ａと１
５ｂ）およびソース（たとえばそれぞれ２ｂまたは３
ａ）の間に印加された電圧の極性、およびドレイン（た
とえばそれぞれ２ａまたは３ｂ）およびソース（たとえ
ば２ｂまたは３ａ）の間のそれが、同時に反対の極性で
あり、ゲート（たとえばそれぞれ１５ａまたは１５ｂ）
に印加された電圧の極性が、含有半導体の型の反転チャ
ネル領域を実行するのに適当な場合においてのみであ
る。（註、正のポテンシャルを印加されたゲート電圧は
Ｐ型シリコン内にＮ型反転チャネル領域を実行し、また
負のポテンシャルを印加されたゲート電圧はＮ型シリコ
ン内に反転Ｐ型チャネル領域を実行する）。
【００５７】続いて、ＣＭＯＳデバイスシステムを形成
するために上に説明したようなＰチャネルＭＯＳＦＥＴ
ソース２ｂおよびＮチャネルＭＯＳＦＥＴソース３ａを
電気的に相互結合し、順次的かつ同時的に電気的に相互
結合されたゲート（１５ａおよび１５ｂ）へのゲート・
ツウ・ソース電圧の値を変化させることにより、ＣＭＯ
Ｓシステムに図８ａに定量的に示されたような再生的ス
イッチング作動曲線を供給する。
【００５８】図８ａは、電圧（Ｖｍ）、（すなわちＰチ
ャネルＭＯＳＦＥＴソース２ｂおよびＮチャネルＭＯＳ
ＦＥＴソース３ａの電気的に相互接続された点、その間
のスイッチに存在する電圧と、本質的にドレイン２ａ印
加された電圧（すなわちＶｄ１）、および外部回路によ
りドレイン３ｂに印加された電圧（すなわちＶｄ２）を
示し、このときＰおよびＮチャネルＭＯＳＦＥＴゲート
（１５ａおよび１５ｂ）に同時的に印加されたゲート電
圧はＮチャネルＭＯＳＦＥＴドレイン３ｂに印加された
電圧（Ｖｄ２）およびＰチャネルＭＯＳＦＥＴドレイン
２ａに印加された電圧（すなわちＶｄ１）の間で同時的
に変化する。つまり、電圧逆転スイッチが起こる。注意
すべきは前記逆転スイッチが「再生的」であることでこ
れはこの明細書の発明の開示の部で議論した通りであ
る。しかしながら図３、４、８ａ、８ｂを参照しながら
再び指摘するが、この発明のショットキーバリアＰおよ
びＮチャネルＭＯＳＦＥＴのソース２ｂおよび３ａは、
互いに電気的に相互結合されそれらのゲート１５ａおよ
び１５ｂも互いに電気的に相互結合されていて再生的に
スイッチングするＣＭＯＳシステムを形成している。Ｐ
チャネルＭＯＳＦＥＴのドレイン２ａは、それからＮチ
ャネルＭＯＳＦＥＴのドレイン３ｂに印加された電圧
（Ｖｄ２）に対する正電圧（＋Ｖｄ１）へ結合される。
それから、図８ａに示すように電気的に相互結合された
ゲート１５ａと１５ｂがそこにＰチャネルＭＯＳＦＥＴ
のドレイン２ａへ印加された比較的高い電圧（＋Ｖｄ
１）を印加すると、電気的に相互結合されたＰおよびＮ
チャネルＭＯＳＦＥＴソース２ｂと３ａにおける電圧
（ＶＭ）は、再生的にスイッチ（すなわち逆転）される
が、これはＮチャネルＭＯＳＦＥＴのドレイン３ｂへ印
加されたより低い電圧（Ｖｄ２）に本質的に向けてであ
る。電気的に相互結合されたＭＯＳＦＥＴゲート１５ａ
と１５ｂに印加された電圧がより低い電圧（Ｖｄ２）へ
セットされるとき、（たとえばＰチャネルＭＯＳＦＥＴ
のドレイン２ａに印加された電圧に対してより低い）、
ＮチャネルＭＯＳＦＥＴのドレイン３ｂに印加されるこ
の電圧（ＶＭ）は再生的にスイッチして（すなわち反転
して）ＰチャネルＭＯＳＦＥＴのドレイン２ａに印加さ
れた本質的に比較的より高い電圧（Ｖｄ１）になる。ス
イッチングが再生的である理由は、各ＭＯＳＦＥＴがそ
のゲートとソースの間に電圧を印加することによりター
ン「オン」されることである。この発明のＣＭＯＳシス
テムにおいて、電気的に相互結合されたソースにおける
電圧は、スイッチの間に変化して、ターン「オン」しつ
つあるＭＯＳＦＥＴ内のスイッチングを更に助長する値
になり、ＭＯＳＦＥＴが「オン」になればなるほど、よ
り大きなチャネル反転を助長する方向へソース電圧が移
動する。更に指摘される事は、この発明のＰおよびＮチ
ャネルＭＯＳＦＥＴの電気的に相互結合されたソースに
存在する電圧（ＶＭ）は、ＰおよびＮチャネルＭＯＳＦ
ＥＴにより提供される実効インピーダンスの間の電圧の
分割の結果である事である。図６ａ、６ｂ、および図７
ａ、７ｂを参照することにより、「オフ」ＭＯＳＦＥＴ
により提供される抵抗は、「オン」ＭＯＳＦＥＴにより
提供される物よりも遙かに大きいことは、直ちに観察で
きる。「オフ」ＭＯＳＦＥＴ内には、本質的に何の電流
も観察されない。
【００５９】図８ｂは、この発明の再生的ＣＭＯＳスイ
ッチングシステムの略図を示す。図示されているのは、
電気的に相互結合されたＰチャネルＭＯＳＦＥＴゲート
１５ａおよびＮチャネルＭＯＳＦＥＴゲート１５ｂであ
り、（共通のゲート（Ｇ）を形成し）、電気的に相互結
合されたＰチャネルＭＯＳＦＥＴソース２ｂとＮチャネ
ルＭＯＳＦＥＴソース３ａであり、（中点（Ｍ）を形成
し）、電気的に相互接続されてないＰチャネルドレイン
２ａとＮチャネルドレイン３ｂであり、それぞれ印加電
圧ＶＤ１とＶＤ２をそこに印加されており、ＶＤ１はＶ
Ｄ２に対して正の電圧であると指示されている。また、
Ｎ型１１シリコンがＰチャネルＭＯＳＦＥＴ内に、Ｐ型
シリコンがＮチャネルＭＯＳＦＥＴ内に存在することが
指示されている。
【００６０】続いて、上記のようにドレイン２ｂとドレ
イン３ａを結合してＣＭＯＳデバイスシステムを形成す
る事により、また、順次的かつ継続的に、ゲート・ツー
・ソース電圧の変動値を結合されたゲート１５ａと１５
ｂに印加することにより、ＣＭＯＳデバイスシステム
に、図８ａに示すような作動曲線を提供する。（ここで
使用する記号表現については、図８ａと図１５ｂを参照
せよ）。図８ａは電圧（Ｖｍ）、すなわち、ドレイン２
ａとドレイン３ａの電気的相互接続点に存在する電圧
で、外部回路によりソース２ａに印加されるもの（Ｖｓ
ｓ）とソース３ｂに印加されるもの（−Ｖｄｄ）の間で
本質的にスイッチし、その時電気的に相互接続されたデ
バイスゲート１５ａと１５ｂに同時的に印加されるゲー
ト電圧は、変化する。（従来の拡散接合ＣＭＯＳシステ
ムの作動についての洞察のための図１５ａについての議
論（前記）、およびショットキーバリアＣＭＯＳシステ
ムの作動にについての追加の洞察のための図１５ｂにつ
いての議論（前記）を参照せよ）。
【００６１】特に指摘することは、再生的スイッチング
を示すＣＭＯＳシステムを形成するための、ＮおよびＰ
チャネル・ホットキャリア・ショットキーバリア接合Ｍ
ＯＳＦＥＴの組み合わせで、ＮおよびＰチャネルショッ
トキーバリアＭＯＳＦＥＴが共通の手順により製作され
るのが示されたのは、新しく新規で、自明でない事であ
る。ゲートとドレインに印加された反対の極性の電圧の
みによって作動するＭＯＳＦＥＴが達成可能である事を
示唆する参考資料は、何も知られていない。そうしたＭ
ＯＳＦＥＴを形成すべき同時的工程において、Ｎ型また
はＰ型シリコンにクロムを焼きなます事を示唆する参考
資料は、何も見出されていない。これについて発明者が
発見したことは、一つの驚異であった。次に、Ｎおよび
ＰチャネルのＭＯＳＦＥＴのソースを電気的に相互結合
する事により、ＣＭＯＳシステムが構成可能であり、そ
の結果、再生的スイッチングが使用で示されることにつ
いて、示唆する参考資料は、何も知られていない。この
発明により提供される有用性は、達成されたＣＭＯＳシ
ステムの成果においてのみでなく、ＮおよびＰチャネル
ＭＯＳＦＥＴの両方で、ショットキーバリア接合を使用
するＣＭＯＳシステムの製作の容易さにおいても見出さ
れる。この発明のＣＭＯＳシステムは、ＮおよびＰチャ
ネルＭＯＳＦＥＴの両方のソースおよびドレイン領域に
おいて、（スイッチング速度を落とす少数キャリアを含
む拡散接合ではなく）、ホットキャリア・ショットキー
バリア接合を使用するので、また、これにより提供され
るスイッチングが再生的性質なので、（ショットキーバ
リア形成金属としてクロムを使用して、実際に製作され
たＮおよびＰチャネルショットキーバリアＭＯＳＦＥＴ
の両方の作動特性により記述されたように）、極度に高
速で、高周波数の作動デバイスを提供し得る。また理解
すべき事は「作動する」または「作動的」の用語は印加
されたゲート電圧が極性の方向を変えられるかなり大き
なドレイン電流の変調が起きる事を意味すると理解すべ
きであり、これは反対の極性の印加されたドレイン電圧
が存在するときにチャネル領域を反転させるように働く
が、これは図６ａおよび６ｂの第３象限と図７ａおよび
７ｂの第１象限で表現された通りである。理解すべき事
は、前記複数の図の象限を表現する他の極性の組み合わ
せに比較的少ない電流が流れ得る一方、前記他の象限は
印加された電圧の極性の非作動的モードを表現すること
である。
【００６２】さらに指摘すべき事は二つの（Ｎチャネル
またはＰチャネル）ＭＯＳＦＥＴの直列の組み合わせが
できて、トランジスタロードデバイスシステムまたは平
衡作動ＭＯＳＦＥＴトランジスタペアシステムを形成す
る可能性があることである。そうした構成はＮチャネル
デバイスおよびＮチャネルロード、Ｐチャネルデバイス
およびＰチャネルロード、ＮチャネルデバイスおよびＰ
チャネルロード、ＰチャネルデバイスおよびＮチャネル
ロードであり得る（代表的な回路の記号表現について図
１６、１７ａ、１７ｂを参照せよ）。トランジスタロー
ドデバイスシステムにおいて、一つのデバイスのソース
は他のドレインに電気的に相互結合されており、ロード
デバイスのゲートは典型的にトランジスタに接続されて
いないロードデバイス上のリードに電気的に相互接続さ
れる。トランジスタとロードのゲートは電気的に相互接
続されておらず、使用中にフリートランジスタゲートと
そのソースの間に電圧のインプット信号が印加され、一
方電気的に相互接続されたロードゲートと、トランジス
タに電気的に相互接続されていないロードトランジスタ
上のリードの間、およびトランジスタのソースに、ロー
ド電圧が印加される。平衡作動ＭＯＳＦＥＴトランジス
タペアシステムにおいて、二つのＭＯＳＦＥＴデバイス
のソースは電気的に相互接続されており、このように相
互接続されたデバイスのゲートは直接に電気的に相互接
続されず、むしろ電圧のソースを横断して付加される。
各ＭＯＳＦＥＴドレインもまた、通常一つのロードを通
じて、電気的に相互接続されたソースに参照される電圧
のソースに付加されるが、二つのＭＯＳＦＥＴデバイス
のゲートの間の電圧の差の印加は、ドレインを通じて電
圧の流れをもたらす。理解すべき事は、前記複数のゲー
トの間の電圧の差のみが、前記平衡作動ペアシステムの
ドレインを通る電流に影響を有することである。つま
り、両方のゲートに印加された共通モードの電圧は、こ
のデバイスシステムＭＯＳＦＥＴのドレインを通る電流
の流れに何の有意味な影響も持たないことである。この
発明は、二つの同時的に製作された電気的に相互結合さ
れたデバイスが、その上に形成されたシリコンの型によ
って区別されるような構成をも含むものと考えられるべ
きである。つまり、Ｎ型またはＰ型シリコン上に形成さ
れたＭＯＳＦＥＴデバイスを電気的に相互結合する代わ
りに、Ｎ型上に形成された二つのデバイス、またはＰ型
上に形成された二つのデバイス、のシリコンが、電気的
に相互結合される。図３および４を参照すれば、これは
両方の半導体領域１１および１２が１つのタイプである
と解釈され、（すなわちＮまたはＰ型）ＭＯＳＦＥＴロ
ード付きのＭＯＳＦＥＴを示し、典型的にこれとともに
図示された共通ゲート電気的接続が破壊されていて、恐
らくは抵抗を通じて、ロードデバイスのドレインとゲー
トの間に電気的接続が追加されたものと考えられる。一
つの簡単な直列のＭＯＳＦＥＴ構成は、一つのＭＯＳＦ
ＥＴの整流接合ドレイン２ｂを、他の整流接合ソース３
ａに電気的に接続することにより実現される。同様に、
整流接合２ｂおよび３ａを単に電気的に結合されたソー
スと考え、そして、２ａおよび３ｂを図３および図４に
おける半導体領域１１および１２内に形成されたデバイ
スのドレインを表現すると考えることにより、平衡作動
ＭＯＳＦＥＴペアの構成の絵画的な表現が提供される。
上記のようにこうした平衡作動ＭＯＳＦＥＴペアシステ
ムにおいて、デバイスのゲートは電気的に接続されてお
らず、図示された電気的相互結合はブレイクされてい
て、これによりその間に電圧の差が印加され得る。
【００６３】続いて（特に重要であるが）もし図４の半
導体領域１１および１２が同一のドーピングタイプであ
ると考えられるならば、（すなわちＮまたはＰまたは真
性）、そして領域２ａおよび３ｂ内の金属（１５または
珪素化合物が前記半導体１１および１２上の整流結合を
提供するならば、その時はゲート１５ａおよび１５ｂに
同時的にゲート電圧（Ｖｇ）を印加することにより、シ
ングル基板タイプの（すなわちシングルデバイスの）Ｃ
ＭＯＳに均等な物をもたらす事ができる。たとえばもし
半導体領域１１および１２が両方ともＮ型であり、（Ｖ
ｄｄ）の正の値が３ｂの整流接合に印加され、一方より
小さな正の電圧（Ｖｓｓ）が整流接合２ａに印加されれ
ばその時は前記印加された電圧（Ｖｄｄ）および（Ｖｓ
ｓ）は３ｂで整流接合を順方向にバイアスして、２ａで
整流接合を逆方向にバイアスする。ゲート１５ａおよび
１５ｂに、それにより半導体中に反転チャネル領域を開
始させるのにちょうど充分な負のゲート電圧を印加する
ことは、実際上前記チャネル領域において、３ｂで整流
接合を逆方向にバイアスし、２ａで整流接合を順方向に
バイアスされるものとする。つまり、逆方向および順方
向にバイアスされた整流接合位置がスイッチされる。理
解すべき事は、もし前記順方向にバイアスされた整流接
合が、大きな電流の流れを運ぶことを必要とされないか
または許されないならば、電流の流れは印加されたゲー
ト電圧への制限および２ｂおよび３ａに接続された外部
ローディングによって制限され、最終的な結果は電圧
（Ｖｍ）が、図４に確認されるように（Ｖｄｄ）および
（Ｖｓｓ）の間にシフトする。指摘しておくが、２ｂお
よび３ａで（Ｖｍ）を送るためには、本質的に非整流的
な接点を実行することが望ましい。つまり、半導体領域
２ａおよび３ｂに使用されるものに比較して、半導体領
域２ｂおよび３ａ内では異なった金属および／または珪
素酸化物の使用が望ましく、前記異なった金属および／
または珪素酸化物は２ｂおよび３ａで、半導体基板と整
流的な接合よりも非整流的な接合を形成するように作用
する。半導体基板１１および１２は、または代案におい
ても、たとえば拡散またはイオン注入によって、２ｂお
よび３ａでドーピングレベルになることができ、これに
より２ａおよび３ｂでショットキーバリア整流接合を形
成する同一の金属および／または珪素化合物を使用し
て、効果的な非整流的な接合を２ｂおよび３ａで引き起
こすことができる。（注意すべきは、半導体が比較的高
度にドープされた金属半導体接合または金属珪素化合物
半導体接合は、（たとえば典型的に１立方センチあたり
１０の１８乗またはそれ以上）、しばしば本質的に非整
流的な電流−電圧特性を示す）。同様に、高抵抗領域を
導入する一方、補償された本質的に真性の半導体を２ｂ
および３ａ領域で使用することは、そこに沈積された金
属への非整流的な接点を供給し、冶金学的またはゲート
電圧の印加によってドープされる半導体の隣接した領域
との望ましくない整流接合を形成しないであろう。実
際、基板全体が印加されたゲート電圧によって、完全に
もたらされたＮ型およびＰ型ドーピングにより、真性で
あり得る。これによりゲート内のチャネル領域がアクセ
スする開口があまりにも大きくて、そこに印加される反
転チャネル電圧が開口内のチャネル領域を反転させて、
これによりドープされた半導体が逆転されたチャネルと
前記チャネルアクセス領域の間の整流接合を引き起こす
のに役立たない、という問題を避けることができる。チ
ャネルアクセス領域が充分に狭い場合は、これはドープ
された半導体の中においてさえ起こらず、実際、そうし
た整流接合を通しての反転漏洩電流は、それが存在する
場合、前記半導体の補償を不必要になし得る。
【００６４】理解すべき事は、等価のシングルデバイス
ＣＭＯＳシステムもまた、Ｐ型半導体上にもたらすこと
ができ、この場合反対極性の印加電圧（Ｖｄｄ）、（Ｖ
ｓｓ）、（Ｖｇ）が使用される。両方の場合に、必要な
基板は一つの型のドーピングのみである。つまり、Ｎ型
およびＰ型のドーピング領域が交互に入れ替わるチェッ
カー盤の形成は不要であることを強調しておく。適当な
特許請求の範囲は、特にＣＭＯＳに対するそうしたシン
グルデバイスの均等物をカバーするように解釈されるべ
きである。また詳細に指摘すべきことは、本書の従来の
技術の部に引用された本間他の特許のＣＭＯＳ型デバイ
スにおける電気的に相互結合された非整流的接合が反対
の型の半導体からのものであることである。この発明の
デバイスの、電気的に相互結合された非整流的な接合
は、同一の型の物質上にあることを強調しておく。ま
た、指摘すべき事は、非整流的接合はアルミニウムとＰ
型シリコンの間で容易に達成できることである。
【００６５】それから理解すべき事は、この発明は、本
質的に非整流的に作られたショットキーバリアが存在す
るデバイスを、含み得ることである。また、理解すべき
事として、本質的に非整流的に作られたショットキーバ
リア接合は、電気的に相互接続されている必要がなく、
しかし接合２ａおよび３ｂにより代表されることがで
き、接合２ｂおよび３ａは整流的である。シングルタイ
プの基板上のこの構成は、たとえば平衡作動ＭＯＳＦＥ
Ｔのペアを供給し、これは作動中に、接合２ｂおよび３
ａが逆バイアスされ得て、そこを通る漏洩電流は適当な
半導体伝導変調ゲート電圧の印加により、制御される。
【００６６】また指摘することは、電圧で制御されるス
イッチは、整流ショットキーバリアソース接合、非整流
ドレイン接合を有し、その間に、チャネル領域を有する
ＭＯＳＦＥＴにより構成することができ、このチャネル
領域はそこに順次的に位置した絶縁器とゲートを有し、
これにより前記ゲートへの電圧の印加が、前記チャネル
領域内に半導体ドーピングをもたらすようになってい
る。つまり、ゲートに正の電圧を印加するとチャネル領
域に電子を引きつけ、また負のゲート電圧を印加すると
チャネル領域に正孔を引きつける。ソース接合が逆バイ
アスされるようなドレイン・ツウ・ソース電圧の印加
は、わずかな電流の流れしか導かない。つまり、逆バイ
アスショットキーバリアソース電流のみが流れる。それ
から反転チャネル領域が形成されるようなゲート・ツウ
・ソース間の電圧を印加することにより、前記ソースシ
ョットキーバリア接合を通じて順方向バイアス電流をも
たらすことができる。そうした電圧で制御されるスイッ
チはノンラッチングシリコン制御整流器（ＳＣＲ）に、
機能的に少し類似している。つまり、ショットキーバリ
アを通る順方向の電流の流れは、ゲート・ツウ・ソース
電圧の印加または除去によってのみ、開始し、また停止
される。説明したようなＭＯＳＦＥＴの構成と使用に関
して開示された参考資料は皆無である。
【００６７】図９（ａ）から９（ｋ）は、好ましいＭＯ
ＳＦＥＴの製作工程を示し、比較的厚い二酸化珪素を間
に備えることにより、複数のデバイスの絶縁をもたらす
ステップを含む。図９（ａ）は、シリコン基板９０の側
面図を示す。図９（ｂ）は、前記シリコン基板９０の側
面図で、比較的厚い二酸化珪素の層９１が、その上に生
成している。図９（ｃ）は側面図で、前記比較的厚い二
酸化珪素の層９１が、シリコン９０の表面にその表面の
中央の領域に腐食されている。（多数のこうした領域が
製造の設定において基板を形成する。）図９（ｄ）は側
面図を示し、前記中央部に生成した二酸化珪素の比較的
薄い層９２を示す。この二酸化珪素の比較的薄い層９２
は、ＭＯＳＦＥＴ内のゲート酸化物として、使用するの
に適当な深さである、（すなわち、典型的に数千分の数
百オングストロームである）。図９（ｅ）は、側面図を
示し、沈積された金属を上に形成した比較的厚いゲート
の層を有する。図９（ｆ）は、図９（ｅ）に示した構造
の上面図を示し、前記比較的薄い二酸化珪素の層９２の
上に、比較的厚いゲートを形成する金属の層９３があ
り、その上にフォトレジスト９６パターンを有してい
る。示されているのは、前記比較的薄い二酸化珪素の層
９２から形成されたゲート酸化物により分離されたデバ
イスドレイン領域９４およびデバイスソース領域９５で
ある。図９（ｇ）は、図９（ｅ）および９（ｆ）の構造
を示し、フォトレジスト９６の除去に先立って、比較的
厚いゲート形成金属９３の層および比較的薄い二酸化珪
素の層９２が、その下のシリコン基板を露出するために
腐食されている。注意すべきは、図示されてないが、シ
リコン基板の腐食もこの時点で遂行され得て、この発明
の好ましい製作方法の範囲に含まれる。そうしたシリコ
ンの腐食は、図３および４に示されたような構造をもた
らす。図９（ｈ）は図９（ｇ）の構造を示し、フォトレ
ジスト９６が除去されて、その上に比較的薄い珪素化合
物形成金属９７が沈積されている。図９（ｉ）は図９
（ｈ）の構造を示し、珪素化合物９８が焼きなましを形
成し、残りの珪素化合物形成金属９７を全て除去する腐
食の後を示す。注意すべきは、腐食液の選択は、比較的
厚いゲート形成金属の層に逆に影響しないようにし、し
かし、比較的薄い二酸化珪素の層９２の両側にゲートの
絶縁体を形成する腐食された層を短絡させる、デバイス
ドレイン９４からソース９５への残った全ての薄い層を
除去するのに、腐食液が役立つようにする。これはゲー
ト形成金属の比較的厚い層と珪素化合物形成金属の比較
的薄い層が同一の構成要素である場合である。しかしな
がら、Ｎ型およびＰ型シリコン上の使用について、アル
ミニウムは、比較的厚いゲート形成金属９３として、使
用するのによい構成要素であり、クロムは比較的薄い珪
素化合物形成金属９７構成要素として、よい構成要素で
ある。この理由は部分的には、クロムの腐食液は、４価
のセリウムを含むアンモニウム硝酸塩、（８グラム）、
および過塩素酸（３ミリリットル）、を消イオン水（４
０ミリリットル）中に含んでなるが、クロムの腐食に有
効であるが本質的にアルミニウムの腐食に無効であるか
らであり、また部分的な理由として、スパッタリング室
中で沈積後の二酸化珪素にアルミニウムがよく付着する
からである。基板の温度を上げておいて作業しないと、
二酸化珪素上に沈積されたクロムは必ずしもよく付着し
ないで、続く加工ステップで、水により、前記二酸化珪
素から前記クロムを「皺取り」する必要が生じる。図９
（ｊ）は図９（ｉ）の構造を示すが、しかし二酸化珪素
の比較的厚い層９１の上のゲート形成金属の比較的厚い
層９１が、除去されている。望むならば、この単純な追
加フォトレジスト手順を遂行する。実際、ゲート形成金
属の比較的厚い層と、図９（ｃ）に表現されたような二
酸化珪素の腐食を実行するために使用される同一のマス
クが、この時点で、反対のタイプのフォトレジスト（例
えば、ネガティブフォトレジストに対するポジティブフ
ォトレジスト）と組み合わせて使用可能できる。上記の
一連の図面は、この発明のＭＯＳＦＥＴデバイスを製作
するための好ましい方法を示すものである。図９（ｋ）
は図９（ｉ）のような構造を示すが、ここではシリコン
基板（９０）は二つの異なったドーピング９０ａと９０
ｂを一つのＭＯＳＦＥＴデバイス領域内に含んでなる。
前記二つのドーピング９０ａと９０ｂは、同一タイプで
もあり得るし、反対のタイプ（例えばＮ型とＰ型）であ
り得る。図９（ｌ）は一つの基板上の二つのＭＯＳＦＥ
Ｔを示し、一つのドーピングシングルレベルまたはシリ
コンの型の上に、各々の全部が製作されている。ドーピ
ングの型９０ｃと９０ｄが反対の型ならば、これは一つ
のＣＭＯＳ構造を表現する。図９（ｍ）は二つの隣接す
るＭＯＳＦＥＴ構造からの接合領域がその中で併合され
た構造を示す。再説するが、接合を形成する金属に焼き
なまされた半導体基板の型、レベル、ドーピングが、前
記形成された接合の電気的特性を決定する。Ｎ型または
Ｐ型シリコンに、クロムを摂氏４００度ないし５００度
以上で焼きなまし、一立方センチメートル当たり約１０
の１６乗以下のレベルにドープすれば、両方の型のシリ
コン上に、整流接合を生ずる。任意の型のシリコンを、
一立方センチメートル当たり約１０の１８乗以上ドープ
すれば、本質的に非整流的な特性の接合が生ずる。従っ
て、クロム焼きなまし用のシリコンのドーピングの型と
レベルを制御することにより、多様な電気的特性の接合
を提供できる。クロム以外の金属も使用できる。この開
示に前記したように、これにより、多様なデバイスの生
産が可能になる。
【００６８】次に、図１０（ａ）ないし図１０（ｉ）
は、ＣＭＯＳに均等な非反転シングルデバイスの好まし
い製作手順で、シングル基板タイプ上に制作されるもの
を示す。デバイス形成手順のみが示され、デバイスの分
離は、図９（ａ）ないし図９（ｄ）で示されるのに類似
して提供され得ることに、注意されたい。図１０（ａ）
はシリコン基板１００の側面図を示す。図１０（ｂ）
は、前記シリコン基板１００の上に生成した二酸化珪素
１０２を示し、図１０（ｃ）は、前記二酸化珪素の上に
沈積されたゲート形成金属１０６の層を示す。図１０
（ｄ）は、ゲート形成金属１０６と二酸化珪素１０２を
通して、シリコン１００に作られたソース１０４とドレ
イン１０５の上面図を示す。図１０（ｅ）は、図１０
（ｅ）に示された同一の開口の側面図を示す。図１０
（ｆ）は、シリコン基板１００上に沈積された珪素化合
物形成金属１０７の層を示す。図１０（ｇ）は、焼きな
まし手順後に形成された珪素化合物１０８の存在を示
し、クロムの使用は、摂氏４５０度で、３０分間であり
得る。図１０（ｈ）は、図１０（ｇ）の基板の上面図を
示すが、チャネルアクセス開口１１０も存在し、ゲート
形成金属１０６と二酸化珪素１０２を通して腐食されて
いる。図１０（ｉ）は、図１０（ｈ）のｂ−−ｂで取っ
たその側面図を示す。注意されたいのは、図１０（ｉ）
の前記側面図において、構造は、一つのショットキーバ
リアを有する二つのＭＯＳＦＥＴとして有効に記述さ
れ、（非整流特性を有し）、図４に非常に詳細に示され
ているように、各々が電気的に相互結合されていること
である。（註、図９（ａ）ないし９（ｍ）、図１０
（ａ）ないし１０（ｉ）においては、図３、４、５に示
されたような半導体基板９０と１００への腐食は、何も
示されていない。前記半導体の腐食は、オプションであ
る。注意すべきことは、シリコン基板１００は、真性、
Ｎ型、Ｐ型であり得ること、また、開口１１０内のシリ
コンチャネル領域は、本来的にも、逆にも、ドープ可能
であり、シリコン基板１００がＮ型またはＰ型である場
合もそうであることである。注意すべき事は、開口１１
０は、二つの開口であり得て、その一つの下のシリコン
は厚くドープされたＮタイプであり、もう一つにおいて
は、厚くドープされたＮタイプであって、冶金学的な状
態と反転的な状態の両方において、シリコンチャネル領
域への非整流的な接触を強調しているが、しかしなが
ら、こうしたことが典型的に不必要な理由は、逆バイア
ス接合を通じての漏洩電流でさえ、逆バイアス接合を通
じてチャネル内で電流をモニターすることを可能にして
いるからである。注意すべきは、製作されたデバイスの
テストが、この結論を確認する傾向があることである。
ホール１１０が充分に小さい場合、ゲートに印加された
電圧による電界のフリンジングは、ホール１１０の下で
さえシリコンチャネル領域を反転させる原因になり、ホ
ール１１０の下のシリコンチャネル領域内で、反転シリ
コンと非反転シリコンの間の接合は存在しない。ＣＭＯ
Ｓに等価のシングルデバイスが、同一タイプの半導体上
に形成された二つのＭＯＳＦＥＴで、相互接合された非
整流ドレイン接合を有するものであると考えられること
は、前述のことから明らかであろう。この時点で、特に
指摘することは、従来の技術の部で引用した最も近い既
知の技術である本間ほかの特許が、非整流ドレイン接合
がその中に相互接続されたＣＭＯＳデバイスを示してい
るが、前記非整流ドレイン接合は、二つの電気的に相互
接続されたデバイスのうちの、一つのデバイスにおいて
はＮ型シリコンへであり、もう一つにおいてはＰ型シリ
コンへである。つまり、提示されたＣＭＯＳ構造はＮ型
とＰ型シリコンの両方の存在を必要とする。これがこの
発明に関する非常に重要で対照的な区別であり、この発
明においては一つのシングル基板タイプ（すなわちＮ
型、Ｐ型または真性）が必要であることを強調してお
く。つまり、すべての知られたＣＯＭＳデバイスに共通
な、基板内のＮ型およびＰ型領域の交互のチェッカーボ
ードを形成するのに結びついた高価なステップが不必要
である。
【００６９】製作されたＣＭＯＳに等価な非反転シング
ルデバイスのテストは、驚異的なことを示しており、そ
れは、真性シリコンを使用した場合、ゲート電圧を何も
印加せずにドレインから電圧を印加すると、ソースに関
して中間点のチャネルアクセス領域に何の電圧も生じな
い。ゲート・ツウ・ソース電圧を印加すると、前記中間
点チャネルアクセス領域に存在する電圧をもたらす。こ
れは、ドレインおよびソースのいずれでも、ソースに関
して正または負の電圧が供給されたときに起こる。
【００７０】続いて、図１１（ａ）ないし図１１（ｉ）
は、ＣＭＯＳに等価な反転シングルデバイスの製作手順
を示す。この製作工程は、上述したＣＭＯＳに等価な非
反転シングルデバイスの工程に類似しているが、しかし
最終結果として珪素化合物１０８が、等価なソースおよ
びドレイン領域１０４および１０５内にではなく、中央
の開口１１０内に存在するように構成される。もう一つ
示されているのは、デバイスの周りに輪郭を描いている
珪素化合物のガードリング１０８であり、これは漏洩電
流を減らすのを助け役立つ。図１１（ａ）は、シリコン
基板１００を示す。図１１（ｂ）は、シリコン基板１０
０の上に成長した珪素化合物１０２を示す。図１１
（ｃ）は、前記珪素化合物１０２の上に沈積されたゲー
ト形成金属１０６を示す。図１１（ｄ）は、ゲート形成
金属１０６および二酸化珪素１０２を通して腐食された
中央の開口１００を示し、これはシリコン基板１００の
表面へのアクセスを供給するためのものである。図１１
（ｅ）は、図１１（ｄ）のｃ−−ｃで取った横断面図で
ある。図１１（ｆ）は、図１１（ｅ）の基板の上に沈積
された珪素化合物形成金属１０７の層を示す。それから
焼きなましが珪素化合物１０８を形成させここで珪素化
合物形成金属１０７は、中間点１１０開口においてシリ
コン基板１００に接触している。図１１（ｇ）は、すべ
ての残りの二酸化珪素形成金属１０７が除去されたこと
を示す。図１１（ｈ）は、シリコン基板１００の表面に
開かれたソース領域１０４とドレイン領域１０５を示
す。図１１（ｉ）は、図１１（ｈ）のｄ−−ｄで取った
横断面図である。理解すべき事は、ショットキーバリア
整流接合が二つの非整流（すなわち導電性の）接合の間
に位置しているので、実際は第１および第２の、二つの
チャネル領域がこのデバイス内に存在することである。
この第１および第２のチャネル領域はそれぞれ、ドレイ
ン１０５と中間点１１０の間、およびソース１０４と中
間点１１０の間に存在する。注意すべき事は、ドレイン
１０５から中間点１１０への珪素化合物１０８は、抵抗
により有効に置き換えることができるが、しかしそれが
最良でない理由は、ソース１０４ショットキーバリア接
合への中間点１１０の珪素化合物１０８が、ゲートに印
加されたボルトにより順方向にバイアスされるようにな
る場合、その時ドレイン１０４からソース１０４への電
流の流れを制限して、逆バイアスショットキーバリア接
合レベルにする逆方向にバイアスされる接合は、何も存
在しないからである。特許請求の範囲の構成のためにそ
うした構成が考慮されるが、しかし、半導体ドーピング
の結果として非整流的な、本質的に抵抗の特性を示すシ
ョットキーバリアの場合などである。
【００７１】少し省察すれば明らかになることである
が、図１０（ｉ）のデバイスへのゲート電圧の印加は、
整流ショットキーバリアのドレイン１０５からソース１
０４へ印加される電流を、非整流中間点１１０位置で、
作用させるために必要である。例えば、シリコン基板１
００はＰ型であり、正の電圧が、ソース１０４に関して
整流ショットキーバリアドレイン１０５に印加されると
する。前記整流ショットキーバリアドレイン１０５接合
は、逆バイアスされ、前記整流ショットキーバリアソー
ス接合１０４は順方向にバイアスされる。結果として、
中間点１１０には何の電圧も現れない。正のゲート・ツ
ウ・ソース電圧の印加は、Ｎ型へのチャネル領域内のシ
リコンを反転させ、これにより、整流ショットキーバリ
アの中間点のドレインとソースの接合を、それぞれ、順
方向と逆方向にバイアスして、これにより、非整流中間
点１１０での電圧を作用させる。
【００７２】図１１（ｉ）のデバイス内の整流ショット
キーバリアの中間点１１０に存在する一定極性のドレイ
ン１０５・ツー・ソース１０４印加電圧は、しかしなが
ら、ゲート・ツー・ソース１０４電圧の印加により減少
させられる。例えば、もしシリコン基板１００がＰ型な
らば、非整流ドレイン１０５への正電圧の印加は、非整
流ソース１０４に関して何のゲートボルトも印加されて
ない非整流ドレイン１０５を通して、順方向バイアス整
流ショットキーバリアの中間点１１０を貫通して、前記
印加された正電圧を出現させるが、この正のボルトは、
逆方向バイアス整流ショットキーバリアの中間点１１０
を横切って、ソース１０４に現れる。非整流ソース１０
４に関して正のゲートボルトを印加することは、チャネ
ル領域中のシリコンを反転させて、整流ショットキーバ
リア中間点１１０接合が非整流ドレイン１０５に対して
逆方向バイアスになるようにして、また、整流ショット
キー中間点１１０バリアが非整流ソース１０４に対して
順方向バイアスになるようにして、これにより、前記中
間点１１０の電圧を低くする。
【００７３】理解すべきことは、非反転および反転の実
施例が、物理的に二つのショットキーバリアキー接合の
間にあるチャネル、および、物理的に二つの非整流接合
の間にあるショットキーバリア接合により、それぞれ示
されているが、これらは例示的で、限定的であることで
ある。例えば、非反転の実施例では、チャネル領域は、
電気的に相互接続された二つの部分に物理的に分割で
き、また、反転の実施例では、中間点のショットキーバ
リア接合は、中央部以外に配置して、電気的に相互接合
することができる。これは例えば、二つの独立のデバイ
スが含まれる場合、または、シングル基板上の物理的レ
イアウトが変更された場合に、起こり得る。この開示に
例示されたいずれかのデバイスまたはデバイスシステム
の機能的に均等な実施例は、この発明と固有の請求項の
範囲内にある。
【００７４】図１２ａ０ないし１２ｇ０、図１２ａ１な
いし１２ｇ１、図１２ａ２ないし１２ｇ２ｐ、図１２ａ
３ないし１２ｇ３には、図９ａないし９ｍおよび図１０
ａないし１０ｉに例示されたショットキーバリア接合に
基づくシステムの組込み得るショットキーバリア接合を
形成するための一般的に類似した方法が示されている。
こうした物を組込む理由は、ショットキーバリア接合の
領域をチャネル領域に必要な電流を供給するのに必要な
最小限に制限し、しかし、ドレインから半導体基板への
漏洩電流を最小にすることである。
【００７５】図１２ａ０、１２ａ１、１２ａ２、１２ａ
３は、シリコン基板１００を示し、図１２ｂ０、１２ｂ
１、１２ｂ２、１２ｂ３は、その上に生成した二酸化珪
素１０２を示す。図１２ｃ０は、それぞれ異方性および
等方性に腐食された二酸化珪素１０２とシリコン１００
を有する図１２ｂ０の基板を示す。前記シリコンは、下
に横たわる絶縁層（ＳＵＢ）にまで腐食される。図１２
ｃ１は、それぞれ異方性および等方性に腐食された二酸
化珪素１０２とシリコン１００を有する図１２ｂ１の基
板を示す。図１２ｃ２と１２ｃ３は、異方性に腐食され
た二酸化珪素１０２とシリコン１００の両方を有する図
１２ｂ２と１２ｂ３の基板を示す。理解すべきことは、
等方性腐食は湿式酸技法で行い、異方性腐食は典型的に
乾式プラズマ技法で行われることである。図１２ｄ０
は、他の図面に伴うシーケンス内の場所を保持するため
に図１２ｃ０を繰り返したものである。図１２ｄ１、１
２ｄ２、１２ｄ３は、シリコン１００の領域内に生成さ
れ腐食された絶縁用の二酸化珪素１０２を示す。注意す
べきは、図１２ｃ３ｐが、図１２ｅ０、１２ｅ１、１２
ｅ２、１２ｅ３に示すような沈積された二酸化珪素金属
１０７を有するショットキーバリア接合よりも、むしろ
本質的に非整流的な接合を作用させ得る拡散領域１００
ｄを示す。前記二酸化珪素形成金属を沈積するには、ス
パッタリングのような非直視（ｎｏｎ−ｌｉｎｅ−ｏｆ
−ｓｉｇｈｔ）技法によるのが最良であり、このときア
ンダーカット表面二酸化珪素デバイスの幾何図形的配列
が存在して、前記二酸化珪素形成金属がシリコンチャネ
ルのソース端とドレイン端へ偏向され得るようになって
いる。これは、図３に例示したような幾何学的図形配列
を有するデバイスにおいて必要な直視（ｌｉｎｅ−ｏｆ
−ｓｉｇｈｔ）沈積の方法と、対照的である。二酸化珪
素形成焼きなまし（例えば、クロムとシリコンを使用す
るならば、摂氏４５０度で３０分）の後、全ての残存し
た珪素化合物形成金属１０７は、腐食手順により除去さ
れ、同じ場所に珪素化合物領域１０８を残す。理解すべ
きことは、珪素化合物１０８領域は、チャネル領域の端
部に隣接してのみ存在し、こうして漏洩電流は、接合領
域に比例するので、本質的に最小に減少されることであ
り、これを強調しておく。図１２ｇ０、１２ｇ１、１２
ｇ２、１２ｇ３は、導体金属１０３を示し、（例えば典
型的にアルミニウム）、ショットキーバリア接合領域１
０８への接点を提供するために、塗布され腐食されてい
る。注意すべきは、図１２ｇ２ｐは、二酸化珪素１０２
が、腐食されたシリコン１００領域よりも多くを覆って
いることである。
【００７６】図１３ａａ、１３ａｂ、１３ｂ、１３ｃ、
１３ｄは、ちょうど説明されたとおりの低漏洩ショット
キーバリアデバイスの幾何学的図形を達成した絶縁物質
を含むように識別され、製作されたソースとドレインと
ゲートを備えたショットキーバリアＭＯＳＦＥＴを示
す。ちょうど説明された通りに製作されたデバイスは、
図３と４に、金属１５と半導体１１および１２の間に存
在することを示されたようなショットキーバリア接合領
域の大部分を除去する。また注意すべきことは、例えば
図１２ｇ０と１２ｇ１内のショットキーバリア接合は、
シリコン１００の等方性腐食の結果として、ゲートの金
属被覆の下に配置されることである。これは、作動中
に、シリコン内のゲート電圧を印加された誘導チャネル
と、前記チャネル領域のソース端とドレイン端でのショ
ットキーバリアの間に、高い抵抗ギャップが存在しない
場合に、非最適電流制限のもう一つのソースを除去す
る。このショットキーバリアデバイスは、それから、ソ
ースとドレインのギャップに誘導された抵抗の問題のた
めに、高漏洩電流と高効果チャネル領域の両方を克服す
る。前記の諸問題は、ケーネッケほかへの特許第４４８
５５５０号の焦点であり、この特許は、ソースおよびド
レインのイオン注入の使用を、この問題を克服するため
の一つの方法として説明している。
【００７７】図１３ｅ、１３ｇ、１３ｈは、ＣＭＯＳに
等価な非反転シングルデバイスを示し、図１３ｆは、反
転バージョンを示す。図１２ａ０ないし１２ｇ３に使用
されたのと同じ番号の付け方が１３ａａないし１３ｈに
使用されている。
【００７８】（例えば窒化珪素のような）物質の沈積に
より、腐食されたシリコンのソースとドレイン内に、選
択的に絶縁された領域をもたらし、酸化手順の間にシリ
コン領域を保護し、それから前記酸化手順後に、前記保
護物質を除去することも、この発明の範囲内である。同
様に、腐食された半導体領域中の沈積された非酸化物絶
縁体は、珪素化合物をそこに形成可能にするためにチャ
ネル領域の端部で腐食し去られたそこの部分と共に残す
ことができる。こうした方法は、単に酸化物を成長させ
希望する場所を腐食し去るよりもより良い結果をもたら
し、ゲートの二酸化珪素が等方性シリコン腐食によりア
ンダーカットされる場所では特にそうであり、その理由
は、選択的腐食剤を、アンダーカットされた酸化物の幾
何学的図形への逆の影響を防止するのに利用できるから
である。
【００７９】今や図１４（ａ）と１４（ｂ）へ転じる
と、従来の拡散接合のＰチャネルおよびＮチャネルのＭ
ＯＳＦＥＴが示されている。基板を表現する線上の矢印
の方向は、ＭＯＳＦＥＴデバイスのタイプを表現する。
（注意すべきことは、図示される基板は、図（１４ａ）
ないし（１７ｂ）内のソースに電気的に接続されている
ことである。これは、従来のＭＯＳＦＥＴまたはショッ
トキーバリアＭＯＳＦＥＴの作動が絶対に要求されてい
ると考えるべきではなく、むしろ単に従来の記号法を観
察すべきである。）使用においてドレイン（Ｄ）接合は
逆バイアスされると考えられ、負／（正）電圧がＰチャ
ネル／（Ｎチャネル）デバイスに、それぞれ印加され
る。ゲートへの正または負の電圧の印加は、キャリア
（すなわち、それぞれ、電子または正孔）を、半導体−
絶縁体に蓄積させ、（シリコンの場合は酸化物が典型的
な絶縁物質である）、これにより、半導体のインターフ
ェイスチャネル領域は、ソースとドレインの間に一つの
チャネルを形成する。Ｐ型半導体に正のゲート電圧を印
加したときは、導通する反転Ｎチャネルが形成される。
Ｎ型半導体に負のゲート電圧を印加したときは、導通す
るＰ型チャネルが形成される。
【００８０】図１５ａは従来の拡散接合ＭＯＳＦＥＴ
ＣＭＯＳデバイスシステムを示す。正（＋Ｖｄｄ）の近
くの相互結合された複数のゲート（Ｇ）へゲート電圧を
印加すると、このＮチャネルデバイスが「オン」に転
じ、（すなわちそれらのソース（Ｓ）とドレイン（Ｄ）
の間に導電チャネルが形成され）、一方Ｐチャネルが
「オフ」に転じ（すなわちソースとドレインの間に何も
導電チャネルを有さず）、これにより相互接続されたド
レイン（Ｄ）ポイント（Ｍ）に接地ポテンシャルに近い
電圧をもたらす。相互接続された複数のゲート（Ｇ）に
本質的な接地ポテンシャルを印加することは、Ｐチャネ
ルデバイスを「オン」に転じさせ、（一方Ｎチャネルデ
バイスは「オフ」になり）、これにより前記相互接続さ
れたドレイン（Ｄ）中間点（Ｍ）に、正の（＋Ｖｄｄ）
に近い電圧をもたらす。
【００８１】続いて理解すべきことは、この発明のショ
ットキーバリアＭＯＳＦＥＴが従来の拡散接合ＭＯＳＦ
ＥＴと異なって作用する点は、印加されたゲート電圧の
チャネル領域基板ドーピングへの効果は、逆バイアスシ
ョットキーバリア接合を通じて漏洩電流を変調するのに
役立っていることである。効果的により高いチャネル領
域ドーピングが、より多くの逆漏洩電流を引き起こすの
に役立っていて、ソースとドレインの間の類似のタイプ
のドープされた半導体を導電するだけの効果ではない。
作動ベースのこの相違は、ショットキーバリアＭＯＳＦ
ＥＴのソースとドレインの間に印加されなければならな
い電圧を、従来の拡散接合ＭＯＳＦＥＴに印加されるそ
れと反対の物にしている。つまり、同一のチャネルタイ
プの従来の拡散接合ＭＯＳＦＥＴ（つまり、Ｎチャネル
またはＰチャネル）に比較して、ショットキーバリアＭ
ＯＳＦＥＴ内で反対の方向の電流が流れる。次の表は、
電圧極性の比較を明瞭で簡潔な仕方で例示したものであ
る。
【表１】 ─────────────────────────────── MOSFETS ─────────────────────────────── DIFFUSED JUNCTION ： SCHOTTKY BARRIER ─────────────────────────────── GATE DRAIN GATE DRAIN P-TYPE SUB. ： ： ： ： N-CHANNEL ： + ： + ： + ： - ─────────────────────────────── N-TYPE SUB. ： ： ： ： P-CHANNEL ： - ： - ： - ： + ───────────────────────────────
【００８２】注意すべきことは、作動ゲート電圧（Ｖ
ｇ）の極性は拡散接合とショットキーバリアＭＯＳＦＥ
Ｔ技術の両方において同一であり、負／（正）ゲートボ
ルトが正孔／（電子）を半導体チャネル領域内のチャネ
ル領域へ引きつける点において同一である。しかしなが
ら、作動印加ドレイン電流（−Ｖｄｄ）は、上に確認し
たように従来の拡散接合とショットキーバリアＭＯＳＦ
ＥＴを比較すると逆である。図１５ｂは、ショットキー
バリアＣＭＯＳシステム内で反転されたＰチャネルおよ
びＮチャネルデバイスの位置で示されているが、しかし
Ｖｄｄが負であることに注意されたい。もしＶｄｄが正
（つまり＋Ｖｄｄ）にされれば、Ｐチャネルショットキ
ーバリアＭＯＳＦＥＴは、図１５ａで示されたように配
置することができる。図１５ｂは、従来の拡散接合ＭＯ
ＳＦＥＴに使用されものと同一の回路記号を使用した構
成を示すが、しかし、ショットキーバリア接合技術が、
ソースとドレインの両方の中で使用されていることを示
す（ＳＢ）を含んでいる。相互接続された複数のゲート
（Ｇ）に印加された（Ｖｓｓ）に近いゲート電圧（Ｖ
ｇ）により、このＮチャネルデバイスは、そのゲート
（Ｇ）とソース（Ｓ）の間のそこに印加された実際に正
の電圧を有するであろう。これが電子をそこのチャネル
領域へ引きつけて反転をひきおこし、前記−Ｖｄｄに電
気的に接続されたショットキーバリアドレイン（Ｄ）接
合を逆バイアスさせるが、しかしゲートで制御された漏
洩（すなわちトンネル）電流をそこで貫通して導く。前
記Ｎチャネルデバイスのドレイン（Ｄ）は、逆転された
チャネル領域内で逆バイアスされ、これにより、Ｎチャ
ネルデバイスとＰチャネルデバイスの相互結合されたソ
ース（Ｓ）の中間点における一つの電圧（Ｖｍ）を、本
質的に（−Ｖｄｄ）であるように供給する。注意すべき
はＮチャネルデバイス中の逆転されたチャネルが導通し
ている間に、Ｐチャネルデバイス内のチャネルは導通さ
れず、「オフ」である。これは図６ａ、６ｂおよび７
ａ、７ｂに示される曲線によって確認され、これらの曲
線は実際に製作されたＰチャネルおよびＮチャネルショ
ットキーバリアＭＯＳＦＥＴのテストから導かれたもの
である。チャネル領域内を埋めるエネルギーバンドがこ
の結果をもたらしたものと信じられる。つまり、非反転
チャネル領域は、蓄積することを妨げられ、従って、反
転チャネル領域でするような、塗布されたソース（また
はドレイン）領域金属被覆を有する逆バイアス導電ショ
ットキーバリア接合を形成しないように見える。この点
については、続けて検討する。続いて、ゲート電圧（Ｖ
ｇ）が（−Ｖｄｄ）に近づけられるとき、対称により理
解すべきことは、Ｎチャネルデバイスが「オフ」になっ
て、導電逆転チャネルが前記Ｐチャネルデバイス内に作
用されることである。つまり、相互接続された複数のゲ
ート（Ｇ）に印加された効果的な負の電圧は、Ｐチャネ
ルショットキーバリアデバイスのチャネル領域に正孔を
引きつけて、チャネル領域基板のタイプの反転を引き起
こす。これはもちろん、Ｐチャネルデバイスの反転チャ
ネル領域内のドレインショットキーバリア接合が、そこ
に印加されたソース電圧に関して充分に逆バイアスされ
るときに、ソースの中間点相互接続で、Ｖｓｓに非常に
近い電圧（Ｖｍ）に作用する。理解すべきことは、図１
５ｂのＶｓｓは接地で置き換え可能であり、それでもデ
バイスシステムは作動することである。この明細書の発
明の開示の部に、図８ｂと図１５ｂの 回路内のスィッ
チングは再生的であるが、それは、図１５ａに示すよう
な従来の拡散接合ＭＯＳＦＥＴ内のようなドレイン
（Ｄ）であるよりも、むしろ使用中電気的に相互接続さ
れているＮまたはＰチャネルショットキーバリアＭＯＳ
ＦＥＴの効果的なソース（Ｓ）であることを詳述してあ
る。
【００８３】（本書の参考文献中に組込まれ、引用され
ているレプセルタおよびツエの論文は、作動中に逆バイ
アスされたのは、彼らのショットキーバリアＭＯＳＦＥ
Ｔ内のソースであったと述べていることに注意された
い。しかしながら、本願出願者により製作されたショッ
トキーバリアＭＯＳＦＥＴは、逆バイアスされたドレイ
ンにより作動される。レプセルタとツエにより報告され
たＭＯＳＦＥＴデバイスにおいては、従来の拡散接合Ｍ
ＯＳＦＥＴで印加されるのと同様に、同一の電圧極性が
ゲートとドレインに印加され、ＮおよびＰチャネルＭＯ
ＳＦＥＴのドレインが電気的に相互結合され、その上、
スイッチングが再生的でないであろう。）
【００８４】図８ａは、図８ｂと１５ｂに示したＮチャ
ネルデバイスとＰチャネルデバイスのドレイン（Ｄ）の
中間点（Ｍ）接続における電圧へのゲート電圧の影響を
表現する。
【００８５】図１６は、同一のチャネルタイプのショッ
トキーバリアＭＯＳＦＥＴのための回路記号を示し、
（Ｐチャネルを示してあるが、デバイスのタイプを指示
する矢印を換えるだけで、Ｎチャネルも同様に表現す
る）、演算増幅器の中に一般に見出されるような平衡差
動システム内に構成されたものである。ショットキーバ
リアソース接合の非半導体素子が、この構成をもたらす
ために電気的に相互接合されていることに注意された
い。複数のゲートは接続されていないが、電圧のソース
を横切って接続することにも注意されたい。
【００８６】図１７（ａ）と１７（ｂ）は、ＭＯＳＦＥ
Ｔロードシステム付きの能動デバイス中に構成されたＮ
チャネルショットキーバリアＭＯＳＦＥＴのための回路
記号を示す。図（１７ａ）において、ロードはＮチャネ
ルＭＯＳＦＥＴであり、図（１７ｂ）において、ロード
はＰチャネルＭＯＳＦＥＴである。同様なシステムが、
ＭＯＳＥＦＥＴロード付きのＰチャネルショットキーバ
リア能動デバイスＭＯＳＦＥＴを使用して構成可能であ
り、図１７（ａ）と（１７ｂ）は、デバイスタイプを指
示する矢印を反転させることにより、前記装置を示すと
考えられる。
【００８７】図１８ａと１８ｂは、この発明のために新
たに作られた（ｃｏｉｎｅｄ）回路で、それぞれ反転型
および非反転型の、ＣＭＯＳに等価なシングルデバイス
を示す。図１０ｉ、１１ｈ、１１ｉからの識別子１０
４、１０５、１１０、１０６は、物理的対応を提供する
ために、示されている。
【００８８】注意すべきことは、ショットキーバリア接
合は、それぞれ（金属および／または金属珪素化合物）
およびシリコンのような非半導体および半導体の構成要
素を含んでなることである。二つのショットキーバリア
の機能的な電気的相互接続は、典型的に二つのショット
キーバリア接合の非半導体要素を接続することにより、
もたらされる。電気的相互接続は、基板上の導電性トレ
ースにより、または非半導体構成要素にアクセスする外
部結線により達成できる。二つのデバイスの間の共通の
半導体領域が、同様に一つの半導体電気的相互接続をも
たらし得ることも、起こり得る。そうした場合、接点金
属は、半導体「電気的相互接続」構成要素として考慮し
得る。また、ショットキーバリアＭＯＳＦＥＴのチャネ
ル領域は半導体中に形成され、典型的にそれぞれの整流
ソースおよびドレイン接合の間にある。つまり、ショッ
トキーバリア接合の非半導体構成要素は、典型的に「連
続」半導体チャネル領域を「サンドイッチ」して、その
間に順番に配置した、絶縁器とゲートを有する。また
「各々の」整流ソースおよびドレイン接合も、半導体チ
ャネル領域に結合されたそれら整流接合である。その
上、ショットキーバリア接合は、典型的に整流的である
と想定されている。しかしながら、ショットキーバリア
は、非整流的特性を示すように作ることができる。例え
ば、厚くドープした半導体上での形成がこの結果をもた
らし得る。請求項において、「非整流的」の用語は、整
流特性よりも他の特性を示すショットキーバリア接合を
識別するために使用され、前記他の特性は、典型的にオ
ーム的である。
【００８９】理解すべきことは、ショットキーバリア接
合は、典型的に、金属と半導体の間、または金属化合物
（例えば、シリコンが使用された場合は、珪素化合物）
と半導体の間に形成され、「金属形成珪素化合物」の用
語は、前記半導体がシリコンの場合であり、半導体と整
流結合を形成するあらゆる物質を含むのに充分なだけ広
く解釈されるべきであり、請求項の解釈のためには、技
術的に金属であっても無くても良いことである。
【００９０】注意すべきことはヒューレットパッカード
４１４５Ｂパラメータ・アナライザが、この開示で報告
された実験産業中の測定をするために使用されたことで
ある。
【００９１】また注意すべきことは、Ｎ型半導体上に形
成され、チャネル領域が反転されるときに作動するＭＯ
ＳＦＥＴデバイスは、Ｐチャネルデバイスと名付けられ
ることである。同様にＰ型半導体上に形成されチャネル
領域が反転されるときに作動するＭＯＳＦＥＴデバイス
は、Ｎチャネルデバイスと名付けられる。つまり、Ｎチ
ャネルＭＯＳＦＥＴデバイスはＰ型半導体上に形成さ
れ、またＰチャネルＭＯＳＦＥＴデバイスはＮ型半導体
上に形成される。読者はこれを混同するべきではなく、
請求項を読むときはこの区別を明確に念頭に置くべきで
ある。
【００９２】「ＣＭＯＳに等価なシングルデバイス」と
いう用語がこの開示の中で用いられてきたが、その理由
はこの発明のデバイスとＣＭＯＳの重要な類似性にこの
用語が注意を引くからであるが、ここでこの発明はシン
グルタイプの半導体上に形成されたＭＯＳＦＥＴ類似の
一つのデバイスを含むのであり、これは従来の拡散接合
ＣＭＯＳにおいて必要にされたような、直列に二つの電
気的に相互接続されたＭＯＳＦＥＴデバイスの代わりに
なるものであり、「ＣＭＯＳに類似した作動特性を有す
るシングルデバイス」という用語が使用される。
【００９３】また明らかにすべきことは、この発明のデ
バイスが「シングルタイプ」半導体上に形成されると述
べたときに、その意味したい所は、従来の拡散接合ＣＭ
ＯＳデバイスシステムに類似した作動特性のシングルデ
バイスを作動させるための、半導体内に交互に現れるＮ
型領域とＰ型領域のチェッカーボードの必要はまったく
ないと言うことである。それはＮ型またはＰ型半導体上
に形成されたこの発明のシングルデバイスの領域が、そ
の中に反対のタイプのドーピングまたは真性半導体を存
在させることが出来ないということではなく、または真
性半導体上に形成されたこの発明のシングルデバイス
が、ドープされた半導体の領域を存在させることができ
ないとか言うことではなく、またはＮ型およびＰ型領域
のチェッカーボードがこの発明のシングルデバイスでは
前記領域内に存在出来ないということではないことを強
調しておく。それが意味することは単に、従来の拡散接
合ＣＭＯＳマルチプルデバイスシステムに類似した作動
特性を提供するこの発明の各シングルデバイスは、シン
グルタイプの半導体内に形成され、ＣＭＯＳ作動特性を
提供するためにＮ型半導体内に形成されたデバイスが、
Ｐ型半導体内に形成されたデバイスへ電気的に相互接続
される必要がまったくないと言うことである。「シング
ルデバイス」の用語は、従来の拡散接合ＣＭＯＳデバイ
スシステム、すなわちこの発明のシングルデバイスに類
似した作動特性を示すＣＭＯＳデバイスシステムを提供
するためには、直列に電気的に相互接続されたそのドレ
インがあるＮ型およびＰ型デバイスの両方を必要とする
ものとは、充分に区別して使用すべきである。
【００９４】請求項において理解すべきことは、あるシ
ョットキーバリアＣＭＯＳデバイスシステムがこの発明
のＮおよびＰチャネルショットキーバリアＭＯＳＦＥＴ
デバイスの電気的な相互結合から結果すると記述された
ときに、ショットキーバリアチャネル領域の幾何学的図
形はチャネル領域の端部おいてのみショットキーバリア
を提供する物であるとよく識別され、この幾何学的図形
は漏洩電流の問題を減少するのに役立ち、これはこの発
明の存在するマルチプルデバイスシステムにおいては知
られた先行技術の上にはっきりと識別出来ることであ
る。
【００９５】また注意すべきことは、長方形のソースと
ドレインの幾何学的図形は例示のために用いられたもの
であり、上記において制限的な目的のために用いられた
のではない。たとえば円形の幾何学的図形で、ソース領
域が本質的にドレイン領域で取り囲まれているものは等
価であると考えられ、この発明の範囲内にある物であ
る。
【００９６】理解すべきことは、「印加されたソースお
よびドレイン電圧」の用語はこの開示内で使用されたと
きは、ショットキーバリア接合の金属側へ印加された電
圧を言うものである。
【００９７】また注意すべきことは、ショットキーバリ
アＭＯＳＦＥＴのソースおよびドレイン接合は、物理的
に典型的に互いに識別できないことである。つまり、そ
れは回路内のロケーションであり、また、一つの作動中
の回路内のソースとドレインを識別するのに役立つ印加
された電圧である。印加されたゲートおよびドレイン電
圧に関してソースは共通である。こういうわけで、請求
項において「電気的に相互接続された」と言う用語はお
よび「電気的に相互接続されていない」と言う用語は、
たとえば再生的スイッチングＣＭＯＳ構成内における
「ショットキーバリアドレイン」および「ショットキー
バリアソース」を記述するために使用される。前記の機
能的なベースの言葉遣いは、この発明の再生的スイッチ
ングＣＭＯＳシステムにおいて、電気的に相互接続され
るのはソースであり、電圧ソースに接続されるために解
放で残されるのはドレインである、と述べることに等価
である。
【００９８】これまでこの発明の主題を開示してきた
が、明らかなことは、多くのこの発明の修正、置き換
え、変形がこの教示に照らして可能であることである。
従って、理解すべきことは、この発明は詳細に説明した
以外に実行可能であり、請求項によってのみ幅と範囲が
限定されるべきことである。
【図面の簡単な説明】
【図１】（ａ）は従来の（ＭＯＳＦＥＴ）の上面図を示
す。（ｂ）は図１（ａ）のａ−ａで取った従来の（ＭＯ
ＳＦＥＴ）の横断面図を示す。
【図２】（ａ）は従来の（ＣＭＯＳ）システムの上面図
を示す。（ｂ）は図２（ａ）のｂ−ｂで取った従来の
（ＣＭＯＳ）システムの横断面図を示す。
【図３】この発明のショットキーバリア（ＭＯＳＦＥ
Ｔ）デバイスシステムの横断面図を示す。
【図４】この発明の修正されたショットキーバリア（Ｍ
ＯＳＦＥＴ）デバイスシステムの横断面図を示す。
【図５】半導体基板上に沈積された金属が焼きなまされ
たときの金属珪素化合物の形成を例示する。
【図６】ドレイン電流、対、ドレイン・ツー・ソース電
圧の曲線を、ゲート・ツー・ソース電圧の関数として示
し、７５ミクロン幅のゲートを有するＰ型シリコン上に
形成されたデバイスにより供給され、クロムはドレイン
領域とソース領域に供給され、そこで焼きなまされてい
る。
【図７】ドレイン電流、対、ドレイン・ツー・ソース電
圧の曲線を、ゲート・ツー・ソース電圧の関数として示
し、１５ミル幅のゲートを有するＮ型シリコン上に形成
されたデバイスにより供給され、クロムはドレイン領域
とソース領域に供給され、そこで焼きなまされている。
【図８】ａは（ＭＯＳＦＥＴ）デバイスの直列の組み合
わせにより提供されるような（ＣＭＯＳ）曲線を示し、
図６ａ、６ｂ、および７ａ、７ｂにより示され、また、
（ＣＭＯＳ）システムに等価なシングルデバイスによる
ドレイン電流、対、ドレイン・ツー・ソース電圧の曲線
を提供する。ｂは（ＭＯＳＦＥＴ）デバイスの直列の組
み合わせにより提供される（ＣＭＯＳ）回路のための回
路記号を示し、図６ａ、６ｂおよび７ａ、７ｂに示され
たようなドレイン電流、対、ドレイン・ツー・ソース電
圧の曲線を提供する。
【図９】ａ〜ｊは、好ましい製作工程を使用した（ＭＯ
ＳＦＥＴ）デバイスの種々の製作段階におけるシリコン
基板を示す。ｋ〜ｍは図３および４に示されたものに類
似の構造を示すが、図９（ａ）ないし９（ｋ）に例示さ
れた好ましい製作方法により製作されたものを示す。
【図１０】（ＣＭＯＳ）に等価な非反転シングルデバイ
スの製作のステップを示す。
【図１１】（ＣＭＯＳ）に等価な反転シングルデバイス
の製作のステップを示す。
【図１２】低漏洩ショットキーバリア接合への到着に際
して使用される製作ステップを示す。
【図１３】ａａからｄは、低漏洩電流ショットキーバリ
ア接合を組込んだ種々の（ＭＯＳＦＥＴ）幾何学的図形
を示す。ｅ〜ｈは、低漏洩電流ショットキーバリア接合
を組込んだ（ＣＭＯＳ）に等価なシングルデバイスのた
めの種々の幾何学的図形を示す。
【図１４】従来の拡散接合ＰチャネルおよびＮチャネル
（ＭＯＳＦＥＴ）のための回路記号を示す。
【図１５】従来の拡散接合とショットキーバリア（ＭＯ
ＳＦＥＴ）（ＣＭＯＳ）システムのための回路信号表現
を示す。
【図１６】演算増幅器に使用できるようなショットキー
バリア（ＭＯＳＦＥＴ）の平衡ペアのための回路記号を
示す。
【図１７】（ＭＯＳＦＥＴ）ロード付きの能動ショット
キーバリア（ＭＯＳＦＥＴ）を示す。能動デバイスはＮ
チャネルとして示されているが、Ｐチャネル（ＭＯＳＦ
ＥＴ）も使用可能である。
【図１８】図１０ｉ、１３ｆおよび図１１ｈ、１１ｉ、
１３ｇにそれぞれ示された（ＣＭＯＳ）に等価な反転お
よび非反転シングルデバイスのための回路図を示す。
【符号の説明】
１ 従来の拡散接合シリコン基板ＭＯＳＦＥＴ ２ ソース領域 ３ ドレイン領域 ２ａ、３ｂ ソース ２ｂ、３ａ ドレイン ４ 基板 ５、６、７ ゲート ５ａ、６ａ、７ａ ゲートパッド １０ ＣＭＯＳシステム １１ Ｎ型シリコン １２ Ｐ型シリコン １５ 金属 １５ａ、１５ｂ ゲート １６ 二酸化シリコン ９０、１００ シリコン基板 ９１ 比較的熱い二酸化珪素の層 ９２ 比較的薄い二酸化珪素の層 ９３ ゲートを形成する金属の層 ９４ デバイスドレイン領域 ９５ デバイスソース領域 ９６ フォトレジスト ９７、１０７ 珪素化合物形成金属 １０２ 二酸化珪素 １０４ ソース領域 １０５ ドレイン領域 １０６ ゲート形成金属 １０８ 珪素化合物 １１０ 開口、ホール、中間点

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 マルチデバイス相補型金属酸化物半導体
    （ＣＭＯＳ）システムに類似した作動特性を有し、変調
    器として使用可能であり、その中に印加されたゲート
    （Ｇ）電圧が本質的に絶縁されたそこの端子（Ｍ）に存
    在する電圧を制御する反転シングル金属酸化物半導体
    （ＭＯＳ）デバイスであって：Ｎ型、Ｐ型、真性、Ｎ型
    および真性、Ｐ型および真性、絶縁器がＮ型、絶縁器が
    Ｐ型からなるグループから選ばれたシングルドーピング
    タイプ半導体（１００）の表面領域内に第１および第２
    の本質的に非整流的なチャネル領域接合を含んでなり、
    前記第１および第２の本質的に非整流的なチャネル領域
    接合は、第１および第２の半導体（１００）チャネル領
    域によりチャネル領域接合へ電気的に相互接続された整
    流ショットキーバリアから分離され、ここで半導体（１
    ００）チャネル領域ドーピングタイプを有効にする変調
    ゲート電圧（Ｖｇ）を印加できる第１および第２のゲー
    ト（Ｇ）は、前記第１および第２の半導体（１００）チ
    ャネル領域に結合され、前記第１および第２のゲート
    （Ｇ）は前記第１および第２の半導体（１００）チャネ
    ル領域から絶縁物質（１０２）により、それぞれオフセ
    ットしており、これにより、第１および第２のゲート
    （Ｇ）への充分な負の電圧（Ｖｇ）を印加すると前記第
    １および第２の半導体（１００）チャネル領域内へ正孔
    を引きつけるようになっており、また、第１および第２
    ゲート（Ｇ）への充分な正の電圧（Ｖｇ）を印加すると
    前記第１および第２の半導体（１００）チャネル領域へ
    電子を引きつけるようになっており、そうした（Ｖｇ）
    ゲート電圧を印加する目的は前記第１および第２の半導
    体（１００）チャネル領域の有効なドーピングタイプを
    変調することであり、これにより、一つの一定極性の電
    圧（Ｖｄ）が前記第１および第２の本質的に非整流的な
    チャネル領域接合に印加されたときに、チャネル領域接
    合への一つの整流ショットキーバリアは順方向に導通
    し、一方他方は同時的に導通せず、このチャネル領域接
    合へのショットキーバリアは前記第１および第２の半導
    体（１００）チャネル領域内の半導体（１００）ドーピ
    ングタイプにより決定された特定の時間に順方向に導通
    し、前記半導体（１００）ドーピングタイプは印加され
    たゲート電圧（Ｖｇ）の極性により決定され、本質的に
    電気的に絶縁された端子（Ｍ）が、ここへの接合を通じ
    て、前記第１および第２の半導体（１００）チャネル領
    域の間のチャネル領域接合への前記電気的に相互接続さ
    れたショットキーバリアへ接触し、使用中に第１および
    第２の本質的に非整流的なチャネル領域接合の一つに印
    加された一定極性の電圧をモニタし、一定極性の電圧
    が、本質的にチャネル領域接合への順方向導電ショット
    キーバリアを通じて前記本質的に電気的に絶縁された端
    子（Ｍ）に現れ、前記本質的に電気的に絶縁された端末
    （Ｍ）によりモニタされる一定極性の電圧は、前記第１
    および第２のゲート（Ｇ）に印加されたゲート電圧（Ｖ
    ｇ）が増加するときに減少し：作動の基礎は、前記ショ
    ットキーバリア接合が前記第１および第２の半導体チャ
    ネル領域と、Ｎ型またはＰ型にドープされるときに半導
    体（１００）チャネル領域へ整流接合を提供する一つの
    物質（１０８）と、の間に形成されることにある、前記
    反転シングル金属酸化物半導体（ＭＯＳ）デバイス。
  2. 【請求項２】 請求項１のように、マルチデバイス相補
    型金属酸化物半導体（ＣＭＯＳ）システムに類似した作
    動特性を有する反転シングル金属酸化物半導体（ＭＯ
    Ｓ）デバイスであって、チャネル領域接合への少なくと
    も一つの前記ショットキーバリアが前記半導体（１０
    ０）へ腐食された領域内に形成され、前記腐食された半
    導体（１００）は部分的に絶縁物質（１０２）を含んで
    なり、その目的は、チャネル領域接合へのショットキー
    バリアが、前記半導体（１００）チャネル領域の端部で
    領域への前記半導体と接触する面積を制限することによ
    り、漏洩電流を減少させることである、前記反転シング
    ル金属酸化物半導体（ＭＯＳ）デバイス。
  3. 【請求項３】 請求項１のように、マルチデバイス相補
    型金属酸化物半導体（ＣＭＯＳ）システムに類似した作
    動特性を有する反転シングル金属酸化物半導体（ＭＯ
    Ｓ）デバイスであって、半導体（１００）がシリコンで
    あり、チャネル領域接合へのショットキーバリアが、ク
    ロム、モリブデン、タングステン、バナジウム、チタ
    ン、プラチナおよびこれらのいずれかの珪素化合物から
    なるグループから選ばれた少なくとも一つの物質と、前
    記シリコン（１００）との間に形成される前記反転シン
    グル金属酸化物半導体（ＭＯＳ）デバイス。
  4. 【請求項４】 マルチデバイス相補型金属酸化物半導体
    （ＣＭＯＳ）システムに類似した作動特性を有し、変調
    器として使用可能である金属酸化物半導体（ＭＯＳ）の
    構成方法であって、含んでなるステップとして： ａ．二つの金属酸化物半導体電界効果トランジスタ（Ｍ
    ＯＳＦＥＴ）デバイスを提供し、Ｎ型、Ｐ型、真性、Ｎ
    型および真性、Ｐ型および真性、絶縁器がＮ型、絶縁器
    がＰ型からなるグループから選ばれた同一のシングルド
    ーピングタイプ半導体（１００）の表面領域内にそれぞ
    れ形成され、一つの前記（ＭＯＳＦＥＴ）デバイスは、
    ソースおよびドレインと呼ばれ第１半導体（１００）領
    域により分離された二つの接合を含んでなり、第２の
    （ＭＯＳＦＥＴ）デバイスは、ソース（Ｓ）およびドレ
    イン（Ｄ）と呼ばれ、第２半導体（１００）チャネル領
    域により分離された二つの接合を含んでなり、半導体
    （１００）領域反転電圧（Ｖｇ）を印加できる複数のゲ
    ート（Ｇ）は、前記第１および第２の半導体（１００）
    チャネル領域に結合され、前記第１および第２の半導体
    （１００）チャネル領域から絶縁物質（１０２）により
    オフセットしており、使用中に、前記複数のゲート
    （Ｇ）へ充分な正の電圧（Ｖｇ）を印加すると前記第１
    および第２の半導体（１００）チャネル領域内へ電子を
    引きつけるようになっており、また、前記複数のゲート
    （Ｇ）への充分な負の電圧（Ｖｇ）を印加すると前記第
    １および第２の両方の半導体（１００）チャネル領域へ
    正孔を引きつけるようになっており、そうした（Ｖｇ）
    ゲート電圧を印加する目的は、それぞれのソース（Ｓ）
    およびドレイン（Ｄ）接合の間の前記第１および第２の
    半導体（１００）チャネル領域の有効なドーピングタイ
    プを変調することであり、ソース（Ｓ）接合は各々本質
    的に非整流的であり、ドレイン（Ｄ）接合は整流ショッ
    トキーバリア接合であり、前記整流ショットキーバリア
    と本質的に非整流的な接合は、それぞれ半導体および非
    半導体の構成要素を含んでなるステップと、 ｂ．（前記第１半導体（１００）チャネル領域付きの整
    流ショットキーバリアドレイン（Ｄ）接合および前記第
    １半導体（１００）チャネル領域に結合された本質的に
    非整流的なソース（Ｓ））からなるグループのメンバ
    ー、および、それぞれ、（前記第２半導体（１００）チ
    ャネル領域付きの整流ショットキーバリアドレイン
    （Ｄ）接合および前記第２半導体（１００）チャネル領
    域に結合された本質的に非整流的なソース（Ｓ））から
    なるグループのメンバーである非半導体構成要素を電気
    的に相互接続するステップと、 ｃ．前記複数のゲートを電気的に相互接続して、作動中
    に電気的に相互接続されて内接合は異なる電圧に保持さ
    れるようにし、ゲート電圧（Ｖｇ）の印加が両方の（Ｍ
    ＯＳＦＥＴ）デバイス内の効果的な半導体チャネル領域
    ドーピングタイプを制御し、こうしてどちらの整流ショ
    ットキーバリアドレイン（Ｄ）接合画順方向に導通する
    か、どちらが順方向に導通しないかを制御し、これによ
    り、本質的に前記順方向導電整流半導体ショットキーバ
    リアドレイン（Ｄ）接合を通して、電気的に相互接続さ
    れた接合の非半導体構成要素に存在する電圧を制御し、
    作動の基礎は、前記ショットキーバリア接合が、前記第
    １および第２半導体（１００）領域の間に形成されるこ
    とと、半導体がＮ型またはＰ型にドープされたときに、
    半導体チャネル領域に整流接合を供給する物質（１０
    ８）であるステップを含んでなる、前記構成方法。
  5. 【請求項５】 半導体の表面領域内に形成された金属酸
    化物半導体（ＭＯＳ）デバイスであって、半導体（１０
    ０）チャネル領域へのショットキーバリア（整流および
    ポテンシャルに作動される本質的に非整流的な低逆バイ
    アスショットキーバリア）を含んでなり、半導体（１０
    ０）チャネル領域ドーピングタイプ制御電圧（Ｖｇ）を
    印加できるゲート（Ｇ）が前記半導体（１００）チャネ
    ル領域に結合でき、絶縁物質（１０２）によりそこから
    オフセットしていて、これにより、使用中に前記ゲート
    （Ｇ）へ充分な負の電圧（Ｖｇ）を印加すると前記半導
    体（１００）チャネル領域に正孔を引きつけるようにな
    っており、また、前記ゲート（Ｇ）へ充分な負の電圧
    （Ｖｇ）を印加すると前記半導体（１００）チャネル領
    域に正孔を引きつけるようになっており、そうしたゲー
    ト電圧（Ｖｇ）を印加する目的は半導体（１００）チャ
    ネル領域のドーピングタイプを変調することであり、前
    記ショットキーバリア接合は前記半導体へ腐食された領
    域内に形成され、腐食された領域は部分的に絶縁物質
    （１０２）を含んでなり、その目的は、前記半導体に接
    触するショットキーバリア接合の領域を、前記半導体
    （１０２）の端部に近い領域に制限することにより、漏
    洩電流を減少させることである、前記金属酸化物半導体
    （ＭＯＳ）デバイス。
  6. 【請求項６】 請求項５に記載の金属酸化物半導体（Ｍ
    ＯＳ）デバイスであって、前記半導体中の腐食された領
    域は、ゲート（Ｇ）を半導体（１００）チャネル領域か
    らオフセットさせている絶縁物質（１０２）がそこでア
    ンダーカットされ、前記ショットキーバリア接合は、絶
    縁物質（１０２）をオフセットしている前記ゲート
    （Ｇ）の下に配置された前記半導体（１００）チャネル
    領域の端部にのみ存在する、前記金属酸化物半導体（Ｍ
    ＯＳ）デバイス。
  7. 【請求項７】 モニタされる電圧の制御が可能な金属酸
    化物半導体（ＭＯＳ）デバイスシステムであって、下記
    を含んでなるグループから選ばれたシステムであって、 ａ． 非反転シングル（ＭＯＳ）デバイスであって、半
    導体（１００）チャネル領域と、チャネル領域接合への
    二つの整流ショットキーバリアを、シングルドーピング
    タイプの半導体の表面領域中に有し、チャネル領域接合
    への前記整流ショットキーバリアは前記半導体（１０
    ０）チャネル領域により分離され、半導体（１００）チ
    ャネル領域ドーピングタイプ変調電圧（Ｖｇ）を印加で
    きるゲート（Ｇ）が前記半導体（１００）チャネル領域
    に結合され、前記ゲート（Ｇ）は絶縁物質（１０２）に
    より前記半導体（１００）チャネルからオフセットして
    おり、前記モニタされる電圧は前記半導体（１００）チ
    ャネル領域への一つの接合においてアクセスされる、前
    記非反転シングル（ＭＯＳ）デバイスと、 ｂ． 非反転シングル（ＭＯＳ）デバイスであって、シ
    ングルドーピングタイプ半導体の表面領域内に第１およ
    び第２のショットキーバリア整流チャネル領域接合を含
    んでなり、前記第１および第２のショットキーバリア整
    流チャネル領域接合は、第１および第２の半導体（１０
    ０）チャネル領域により、電気的に相互接続された本質
    的に非整流的なチャネル領域接合から分離されており、
    半導体（１００）チャネル領域ドーピングタイプ作用変
    調ゲート電圧を印加できる第１および第２のゲートが第
    １および第２の半導体チャネル領域に結合されており、
    前記第１および第２のゲート（Ｇ）は絶縁材料（１０
    ２）により第１および第２の半導体（１００）チャネル
    領域からそれぞれオフセットされており、前記モニタさ
    れる電圧は前記第１および第２のチャネル領域の間の位
    置で電気的に相互接続された本質的に非整流的なショッ
    トキーバリアへの一つの接合（Ｍ）においてアクセスさ
    れる、前記非反転シングル（ＭＯＳ）デバイスと、 ｃ． 反転シングル（ＭＯＳ）デバイスであって、シン
    グルドーピングタイプの半導体中に第１および第２の本
    質的非整流チャネル領域を含んでなり、前記第１および
    第２の本質的非整流チャネル領域は第１および第２の半
    導体（１００）チャネル領域によりチャネル領域接合へ
    の電気的に相互結合された整流ショットキーバリアから
    分離されており、半導体（１００）チャネル領域ドーピ
    ングタイプ作用変調ゲート電圧（Ｖｇ）を印加できる第
    １および第２のゲートが第１および第２の半導体チャネ
    ル領域に結合されており、前記第１および第２のゲート
    は絶縁材料（１０２）により第１および第２の半導体
    （１００）チャネル領域からそれぞれオフセットされて
    おり、前記モニタされる電圧は前記第１および第２のチ
    ャネル領域の間の位置で電気的に相互接続された本質的
    に非整流的なショットキーバリアへの一つの接合（Ｍ）
    においてアクセスされる、前記反転シングル（ＭＯＳ）
    デバイスと、を含んでなるグループから選ばれたシステ
    ムであって、 これにより、使用においてゲート（Ｇ）へ正の極性の電
    圧（Ｖｇ）を印加すれば結合されたチャネルがそこへの
    電子の引きつけにより効果的にＮ型にされ、また前記ゲ
    ート（Ｇ）へ負の極性の電圧（Ｖｇ）を印加すれば結合
    されたチャネルがそこへの正孔の引きつけにより効果的
    にＰ型にされるように、また、チャネル領域接合へのシ
    ョットキーバリアはいずれのチャネル領域有効ドーピン
    グが存在していても前記チャネルに対して整流的である
    が、しかし、チャネル領域接合への整流ショットキーバ
    リアを通じての順方向導通の方向は、Ｎ型ドーピングが
    存在するときとＰ型ドーピングが存在するときとでは、
    逆になるようにして、 ａ． 前記非整流シングル（ＭＯＳ）デバイス内の前記
    第１および第２ショットキーバリア接合の間に一定極性
    の電圧が印加され、前記チャネル領域の有効ドーピング
    が一つの有効ドーピングタイプ（Ｎ型／Ｐ型）からもう
    一つ（Ｐ型／Ｎ型）への切り換えが印加ゲート電圧（Ｖ
    ｇ）によりなされるとき、前記第１および第２のショッ
    トキーバリア接合の間に存在することがモニタされた電
    圧は、チャネル領域接合への前記ショットキーバリア接
    合内の順方向伝導が反転するために、本質的に前記第１
    および第２のショットキーバリア接合の一つへ印加され
    たものから、前記第１および第２のショットキーバリア
    接合のもう一つへ印加されたものへ、変化するように
    し、 ｂ．前記非整流シングル（ＭＯＳ）デバイス内の前記第
    １および第２本質的に非整流的なチャネル領域接合の間
    に一定極性の電圧が印加され、前記チャネル領域の有効
    ドーピングが一つの有効ドーピングタイプ（Ｎ型／Ｐ
    型）からもう一つ（Ｐ型／Ｎ型）への切り換えが印加ゲ
    ート電圧（Ｖｇ）によりなされるとき、前記電気的に相
    互接続された整流ショットキーバリア接合への接合
    （Ｍ）に存在することがモニタされた電圧は、チャネル
    領域接合への前記ショットキーバリア接合内の順方向伝
    導が反転するために、本質的に前記第１および第２のシ
    ョットキーバリア接合の一つへ印加されたものから、前
    記第１および第２のショットキーバリア接合のもう一つ
    へ印加されたものへ、変化するようにした、前記金属酸
    化物半導体（ＭＯＳ）デバイスシステム。
  8. 【請求項８】 Ｐ（Ｎ）チャネルショットキーバリアＭ
    ＯＳＦＥＴであって、Ｎ（Ｐ）型半導体の表面領域内に
    形成されたデバイスを含んでなり、前記Ｐ（Ｎ）チャネ
    ルＭＯＳＦＥＴは二つのショットキーバリア接合を含ん
    でなり、ソース（Ｓ）およびドレイン（Ｄ）と呼ばれ、
    ソース（Ｓ）およびドレイン（Ｄ）ショットキーバリア
    接合はＮ（Ｐ）型半導体（１００）チャネル領域により
    分離され、Ｐ（Ｎ）チャネルショットキーバリアＭＯＳ
    ＦＥＴの中で、絶縁物質（１０２）の領域により、ゲー
    ト（Ｇ）が前記Ｎ（Ｐ）型半導体（１００）チャネル領
    域からオフセットされ、Ｐ（Ｎ）チャネルショットキー
    バリアＭＯＳＦＥＴが印加ゲート電圧（ＶＧ）の関数と
    しての有意味なドレイン電流（ＩＤ）、対、印加ゲート
    電圧の作動曲線をもたらすのは、ドレイン（Ｄ）に印加
    された電圧（Ｖｇ）がＰ（Ｎ）型チャネル領域を反転さ
    せるように負（正）の極性である場合にのみであり、前
    記印加ドレイン電圧（ＶＤ）とゲート電圧は両方とも共
    通の端子としてソース（Ｓ）に参照される、前記Ｐ
    （Ｎ）チャネルショットキーバリアＭＯＳＦＥＴ。
  9. 【請求項９】 使用中に再生的スイッチングを示す相補
    型金属酸化物半導体（ＣＭＯＳ）システムであって、Ｐ
    チャネルショットキーバリアＭＯＳＦＥＴと直列に組み
    合わせたＮチャネルショットキーバリア金属酸化物半導
    体電界効果トランジスタ（ＭＯＳＦＥＴ）を含んでな
    り；ＰチャネルショットキーバリアＭＯＳＦＥＴはＮ型
    半導体の表面領域内に設計されたデバイスを含んでな
    り、前記ＰチャネルＭＯＳＦＥＴはソース（Ｓ）および
    ドレイン（Ｄ）と呼ばれる二つのショットキーバリアを
    含んでなり、ソース（Ｓ）とドレイン（Ｄ）はＮ型半導
    体（１００）チャネル領域により分離されており、その
    中に絶縁材料（１０２）の第１領域によりＰチャネルシ
    ョットキーバリアＭＯＳＦＥＴのゲート（Ｇ）が前記Ｎ
    型半導体からオフセットされ、Ｐチャネルショットキー
    バリアＭＯＳＦＥＴが有意味なドレイン（Ｄ）電流、
    対、印加ドレイン・ツー・ソース（Ｓ）電圧（ＶＤ）を
    印加ゲート電圧（Ｖｇ）作動曲線の関数としてもたらす
    のは、ドレイン（Ｄ）へ印加された電圧（ＶＤ）が正の
    極性の場合のみであり、ゲート（Ｇ）へ印加された電圧
    （Ｖｇ）が負の極性でＰ型チャネル領域を反転するよう
    になっている場合は、前記印加されたドレイン（ＶＤ）
    およびゲート（Ｖｇ）電圧が、共通の端子としてソース
    （Ｓ）へ参照され；ＮチャネルショットキーバリアＭＯ
    ＳＦＥＴはＰ型半導体の表面領域内に設計されたデバイ
    スをを含んでなり、前記ＰチャネルＭＯＳＦＥＴはソー
    ス（Ｓ）およびドレイン（Ｄ）と呼ばれる二つのショッ
    トキーバリアを含んでなり、ソース（Ｓ）とドレイン
    （Ｄ）はＰ型半導体（１００）チャネル領域により分離
    されており、その中に絶縁材料（１０２）の第１領域に
    よりＮチャネルショットキーバリアＭＯＳＦＥＴのゲー
    ト（Ｇ）が前記Ｐ型半導体からオフセットされ、Ｐチャ
    ネルショットキーバリアＭＯＳＦＥＴが有意味なドレイ
    ン（Ｄ）電流、対、印加ドレイン・ツー・ソース（Ｓ）
    電圧（ＶＤ）を印加ゲート電圧（Ｖｇ）作動曲線の関数
    としてもたらすのは、ドレイン（Ｄ）へ印加された電圧
    （ＶＤ）が負の極性の場合のみであり、ゲート（Ｇ）へ
    印加された電圧（Ｖｇ）が正の極性でＮ型チャネル領域
    を反転するようになっている場合は、前記印加されたド
    レイン（ＶＤ）およびゲート（Ｖｇ）電圧が、共通の端
    子としてソース（Ｓ）へ参照され；前記Ｎチャネルショ
    ットキーバリアのソース（Ｓ）および前記Ｎチャネルシ
    ョットキーバリアのソース（Ｓ）は互いに電気的に相互
    接続され、前記ＮおよびＰチャネルショットキーバリア
    な前記ゲート（Ｇ）は互いに相互接続されており；正の
    極性の電圧が電気的に相互接続されてないＰチャネルシ
    ョットキーバリアＭＯＳＦＥＴのドレイン（Ｄ）へ印加
    された場合、前記正の極性はＮチャネルショットキーバ
    リアＭＯＳＦＥＴの電気的に接続されてないドレイン
    （Ｄ）に対してであり、電気的に相互接続された複数の
    ゲート（Ｇ）での電圧（Ｖｇ）は本質的にＮチャネルシ
    ョットキーバリアＭＯＳＦＥＴの電気的に相互接続され
    てないドレイン（Ｄ）へ印加される電圧として設定さ
    れ、ＮおよびＰチャネルショットキーバリアＭＯＳＦＥ
    Ｔの電気的に相互接続されたソース（Ｓ）での電圧（Ｖ
    Ｍ）は、本質的にＰチャネルショットキーバリアＭＯＳ
    ＦＥＴの電気的に接続されてないドレイン（Ｄ）へ印加
    された電圧（ＶＤ）を再生的にスイッチして；電気的に
    相互接続された複数のゲート（Ｇ）での電圧（Ｖｇ）が
    本質的にＰチャネルショットキーバリアＭＯＳＦＥＴの
    電気的に相互接続されてないドレイン（Ｄ）へ印加され
    る電圧として設定される時、電気的に相互接続されたソ
    ース（Ｓ）での電圧（ＶＭ）は、本質的にＮチャネルシ
    ョットキーバリアＭＯＳＦＥＴの電気的に接続されてな
    いドレイン（Ｄ）へ印加された電圧（ＶＤ）を再生的に
    スイッチする、前記相補型金属酸化物半導体（ＣＭＯ
    Ｓ）システム。
  10. 【請求項１０】 第９項記載の使用において再生的スイ
    ッチングを示し、その半導体（１００）はシリコンであ
    る相補型金属酸化物半導体（ＣＭＯＳ）システム。
  11. 【請求項１１】 第１０項記載の使用において再生的ス
    イッチングを示す相補型金属酸化物半導体（ＣＭＯＳ）
    システムであって、ＮおよびＰチャネルＭＯＳＦＥＴの
    両方におけるそのソース（Ｓ）およびドレイン（Ｄ）シ
    ョットキーバリア接合は、前記シリコン（１００）と、
    クロムおよび二珪化クロムからなるグループの少なくと
    も一つのメンバーの間で構成される、前記相補型金属酸
    化物半導体（ＣＭＯＳ）システム。
  12. 【請求項１２】 ノンラッチングシリコン制御整流器
    （ＳＣＲ）に類似した作動特性を有する金属酸化物半導
    体（ＭＯＳ）ゲート電圧制御整流方向デバイスおよび電
    圧制御スイッチの構成方法であって： ａ． 半導体（１００）の表面領域内に整流ショットキ
    ーバリア第１接合および非整流第２接合を備えて、前記
    第１および第２接合は前記半導体（１００）内のチャネ
    ル領域により分離され、前記チャネル領域はそこに隣接
    して連続的に配置される絶縁領域（１０２）とゲート
    （Ｇ）を有し； ｂ． 一つの極性の一定電圧を前記第２および第１接合
    の間に印加し、これにより前記整流ショットキーバリア
    第１接合が逆方向にバイアスされるが、しかし、もし前
    記第２および第１接合の間の電圧の極性が反転されれ
    ば、順方向に導通し、 ｃ． そこへ電子を引きつけることによりチャネル領域
    を反転させるようなゲート（Ｇ）電圧（Ｖｇ）を印加し
    て、これにより、前記逆転されるチャネル領域と前記整
    流ショットキーバリア第１接合の間に順方向バイアスを
    作用させて順方向バイアス電流をそこに貫通させ；作動
    の基礎は、前記半導体（１００）チャネル領域と、Ｎ型
    またはＰ型にドープされるときに前記半導体チャネル領
    域に整流接合を供給する物質（１０８）との間に、前記
    ショットキーバリア第１接合が形成されることである、
    前記構成方法。
  13. 【請求項１３】 少なくとも一つのショットキーバリア
    接合を含んでなる半導体デバイスであって、前記少なく
    とも一つのショットキーバリア接合は非半導体および半
    導体の構成要素から形成され、少なくとも一つのショッ
    トキーバリア接合は、非半導体構成要素として、Ｎ型ま
    たはＰ型半導体と一つの整流接合を形成する一つの物質
    を有し、前記半導体ドーピングタイプは冶金学的にまた
    は電界で誘導される、前記半導体デバイス。
  14. 【請求項１４】 半導体デバイス内の整流方向を制御す
    る方法であって： ａ． 少なくとも一つのショットキーバリア接合を含ん
    でなる半導体デバイスを供給し、前記少なくとも一つの
    ショットキーバリア接合は非半導体および半導体の構成
    要素から形成され、少なくとも一つのショットキーバリ
    ア接合は、非半導体構成要素として、Ｎ型またはＰ型半
    導体と一つの整流接合を形成する一つの物質を有し、前
    記半導体ドーピングタイプは冶金学的にまたは電界で誘
    導され、前記半導体ドーピングタイプは（Ｎ型、Ｐ型、
    本質的に真性）から鳴るグループから選択されるステッ
    プと、 ｂ． 前記少なくとも一つの整流ショットキーバリア接
    合デバイスを横切って電圧を印加するステップと、 ｃ． 前記半導体の効果的なドーピングタイプを制御す
    る電界の印加により前記ショットキーバリア接合を通る
    電流の存在と方向を制御するステップとを含んでなる、
    前記方法。
JP9269155A 1994-05-31 1997-08-26 Ｍｏｓシステムと使用方法 Pending JPH1174373A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US08/368,149 US5663584A (en) 1994-05-31 1994-12-29 Schottky barrier MOSFET systems and fabrication thereof
JP9269155A JPH1174373A (ja) 1994-05-31 1997-08-26 Ｍｏｓシステムと使用方法
CA002214306A CA2214306C (en) 1994-05-31 1997-08-29 Mos systems and methods of use
EP97306688A EP0902476A1 (en) 1994-05-31 1997-08-29 MOS system and methods of use

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US25090694A 1994-05-31 1994-05-31
US08/368,149 US5663584A (en) 1994-05-31 1994-12-29 Schottky barrier MOSFET systems and fabrication thereof
JP9269155A JPH1174373A (ja) 1994-05-31 1997-08-26 Ｍｏｓシステムと使用方法
CA002214306A CA2214306C (en) 1994-05-31 1997-08-29 Mos systems and methods of use
EP97306688A EP0902476A1 (en) 1994-05-31 1997-08-29 MOS system and methods of use

Publications (1)

Publication Number Publication Date
JPH1174373A true JPH1174373A (ja) 1999-03-16

Family

ID=27508632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9269155A Pending JPH1174373A (ja) 1994-05-31 1997-08-26 Ｍｏｓシステムと使用方法

Country Status (4)

Country Link
US (1) US5663584A (ja)
EP (1) EP0902476A1 (ja)
JP (1) JPH1174373A (ja)
CA (1) CA2214306C (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091128A (en) * 1994-05-31 2000-07-18 Welch; James D. Semiconductor systems utilizing materials that form rectifying junctions in both N and P-type doping regions, whether metallurgically or field induced, and methods of use
US5663584A (en) * 1994-05-31 1997-09-02 Welch; James D. Schottky barrier MOSFET systems and fabrication thereof
US6268636B1 (en) 1994-05-31 2001-07-31 James D. Welch Operation and biasing for single device equivalent to CMOS
US6624493B1 (en) 1994-05-31 2003-09-23 James D. Welch Biasing, operation and parasitic current limitation in single device equivalent to CMOS, and other semiconductor systems
US20040004262A1 (en) * 1994-05-31 2004-01-08 Welch James D. Semiconductor devices in compensated semiconductor
US7023030B2 (en) * 1999-02-24 2006-04-04 Quantum Semiconductor, Llc Misfet
US7589007B2 (en) * 1999-06-02 2009-09-15 Arizona Board Of Regents For And On Behalf Of Arizona State University MESFETs integrated with MOSFETs on common substrate and methods of forming the same
US6864131B2 (en) * 1999-06-02 2005-03-08 Arizona State University Complementary Schottky junction transistors and methods of forming the same
US6472327B2 (en) * 1999-08-03 2002-10-29 Advanced Micro Devices, Inc. Method and system for etching tunnel oxide to reduce undercutting during memory array fabrication
US6683362B1 (en) 1999-08-24 2004-01-27 Kenneth K. O Metal-semiconductor diode clamped complementary field effect transistor integrated circuits
US20030235936A1 (en) * 1999-12-16 2003-12-25 Snyder John P. Schottky barrier CMOS device and method
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
FR2805395B1 (fr) * 2000-02-23 2002-05-10 Centre Nat Rech Scient Transistor mos pour circuits a haute densite d'integration
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
US6521961B1 (en) * 2000-04-28 2003-02-18 Motorola, Inc. Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor
JP2002231971A (ja) * 2001-02-02 2002-08-16 Sharp Corp 半導体集積回路装置、その製造方法、ｉｃモジュール、ｉｃカード
US20060079059A1 (en) * 2001-08-10 2006-04-13 Snyder John P Transistor having high dielectric constant gate insulating layer and source and drain forming schottky contact with substrate
JP2004538650A (ja) * 2001-08-10 2004-12-24 スピネカ セミコンダクター， インコーポレイテッド 基板とのショットキーコンタクトを形成する高誘電率ゲート絶縁層、ソースおよびドレインを有するトランジスタ
CN100401528C (zh) * 2002-01-23 2008-07-09 斯平内克半导体股份有限公司 具有与应变半导体基片形成肖特基或肖特基类接触的源极和/或漏极的场效应晶体管
US6974737B2 (en) * 2002-05-16 2005-12-13 Spinnaker Semiconductor, Inc. Schottky barrier CMOS fabrication method
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) * 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7902029B2 (en) * 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
US6744111B1 (en) 2003-05-15 2004-06-01 Koucheng Wu Schottky-barrier tunneling transistor
US6963121B2 (en) * 2003-05-15 2005-11-08 Koucheng Wu Schottky-barrier tunneling transistor
DE10332312B3 (de) * 2003-07-16 2005-01-20 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einem elektrisch programmierbaren Schaltelement
US20050104152A1 (en) * 2003-09-19 2005-05-19 Snyder John P. Schottky barrier integrated circuit
US20050139860A1 (en) 2003-10-22 2005-06-30 Snyder John P. Dynamic schottky barrier MOSFET device and method of manufacture
US7504328B2 (en) * 2004-05-11 2009-03-17 National University Of Singapore Schottky barrier source/drain n-mosfet using ytterbium silicide
WO2006105052A1 (en) * 2005-03-31 2006-10-05 Spinnaker Semiconductor, Inc Schottky barrier mosfet device and circuit
US7329937B2 (en) * 2005-04-27 2008-02-12 International Business Machines Corporation Asymmetric field effect transistors (FETs)
US20070001223A1 (en) * 2005-07-01 2007-01-04 Boyd Diane C Ultrathin-body schottky contact MOSFET
US7936040B2 (en) * 2008-10-26 2011-05-03 Koucheng Wu Schottky barrier quantum well resonant tunneling transistor
US11342916B2 (en) 2008-12-23 2022-05-24 Schottky Lsi, Inc. Schottky-CMOS asynchronous logic cells
US11955476B2 (en) 2008-12-23 2024-04-09 Schottky Lsi, Inc. Super CMOS devices on a microelectronics system
US8476689B2 (en) 2008-12-23 2013-07-02 Augustine Wei-Chun Chang Super CMOS devices on a microelectronics system
US9853643B2 (en) 2008-12-23 2017-12-26 Schottky Lsi, Inc. Schottky-CMOS asynchronous logic cells
US8138547B2 (en) * 2009-08-26 2012-03-20 International Business Machines Corporation MOSFET on silicon-on-insulator REDX with asymmetric source-drain contacts
US8513765B2 (en) 2010-07-19 2013-08-20 International Business Machines Corporation Formation method and structure for a well-controlled metallic source/drain semiconductor device
US10510869B2 (en) 2016-05-06 2019-12-17 Silicet, LLC Devices and methods for a power transistor having a Schottky or Schottky-like contact
US9947787B2 (en) 2016-05-06 2018-04-17 Silicet, LLC Devices and methods for a power transistor having a schottky or schottky-like contact
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
US11228174B1 (en) 2019-05-30 2022-01-18 Silicet, LLC Source and drain enabled conduction triggers and immunity tolerance for integrated circuits
US11171239B2 (en) * 2019-09-13 2021-11-09 Intel Corporation Transistor channel passivation with 2D crystalline material
US10892362B1 (en) 2019-11-06 2021-01-12 Silicet, LLC Devices for LDMOS and other MOS transistors with hybrid contact
US11798946B2 (en) 2020-09-08 2023-10-24 James D. Welch Compact FINFET CMOS
US11522053B2 (en) 2020-12-04 2022-12-06 Amplexia, Llc LDMOS with self-aligned body and hybrid source
CN114242717B (zh) * 2021-12-15 2023-02-21 北京奕斯伟计算技术股份有限公司 一种双向硅控整流器及电路结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300152A (en) * 1980-04-07 1981-11-10 Bell Telephone Laboratories, Incorporated Complementary field-effect transistor integrated circuit device
US4485550A (en) * 1982-07-23 1984-12-04 At&T Bell Laboratories Fabrication of schottky-barrier MOS FETs
JPS6074561A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd Ｃｍｏｓ半導体装置
JPS62500061A (ja) * 1984-08-24 1987-01-08 アメリカン テレフオン アンド テレグラフ カムパニ− ショットキ−層電極を持つｍｏｓトランジスタ
US4696093A (en) * 1986-06-09 1987-09-29 Welch James D Fabrication of Schottky barrier MOSFETS
JPS63168046A (ja) * 1986-12-29 1988-07-12 Nec Corp Ｃｍｏｓ装置
JPH02188967A (ja) * 1989-01-18 1990-07-25 Nissan Motor Co Ltd 半導体装置
JP3039967B2 (ja) * 1990-08-03 2000-05-08 株式会社日立製作所 半導体装置
US5164812A (en) * 1991-05-01 1992-11-17 Hall John H Conductance modulated integrated transistor structure with low drain capacitance
JP3444931B2 (ja) * 1993-08-25 2003-09-08 株式会社日立製作所 半導体装置及びその製造方法
US5663584A (en) * 1994-05-31 1997-09-02 Welch; James D. Schottky barrier MOSFET systems and fabrication thereof

Also Published As

Publication number Publication date
US5663584A (en) 1997-09-02
CA2214306A1 (en) 1999-02-28
EP0902476A1 (en) 1999-03-17
CA2214306C (en) 2002-11-12

Similar Documents

Publication Publication Date Title
JPH1174373A (ja) Ｍｏｓシステムと使用方法
US5760449A (en) Regenerative switching CMOS system
EP1687899A2 (en) High-voltage transistors on insulator substrates
US6198113B1 (en) Electrostatically operated tunneling transistor
JP2011181918A (ja) 電界効果トランジスタおよび半導体装置
US20130178012A1 (en) Method for manufacturing a gate-control diode semiconductor device
JPH07131007A (ja) 半導体装置
KR20010102237A (ko) 반도체 디바이스
CN102931962B (zh) 形成半导体功率开关器件的方法及其结构
JP2000340795A (ja) 半導体論理素子およびそれを用いた論理回路
JP5090601B2 (ja) 高密度集積回路用ｍｏｓトランジスタ
KR20160030860A (ko) 반도체 디바이스
US5969385A (en) Ultra-low power-delay product NNN/PPP logic devices
Hung et al. Design, process, and characterization of complementary metal–oxide–semiconductor circuits and six-transistor static random-access memory in 4H-SiC
EP3788652B1 (en) Integrated circuit device and method of manufacturing thereof
CN113990917A (zh) 具有在体衬底中的嵌入的隔离层的晶体管
TW473978B (en) Low-voltage triggered electrostatic discharge protection circuit
TW455998B (en) Semiconductor device
JPS6134266B2 (ja)
JPH04280474A (ja) Ｍｏｓ型トランジスタ
CN109768088B (zh) 多级连半导体结构及其形成方法
WO2007020796A1 (ja) 半導体装置及びその製造方法
JPS63205961A (ja) マルチゲート薄膜トランジスタ
TWI220285B (en) Semiconductor test structure for clarifying the cause of leakage current
US7615402B1 (en) Electrostatically operated tunneling transistor