CN114242717B - 一种双向硅控整流器及电路结构 - Google Patents
一种双向硅控整流器及电路结构 Download PDFInfo
- Publication number
- CN114242717B CN114242717B CN202111533809.7A CN202111533809A CN114242717B CN 114242717 B CN114242717 B CN 114242717B CN 202111533809 A CN202111533809 A CN 202111533809A CN 114242717 B CN114242717 B CN 114242717B
- Authority
- CN
- China
- Prior art keywords
- region
- well region
- metal element
- well
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 41
- 229910052710 silicon Inorganic materials 0.000 title abstract description 41
- 239000010703 silicon Substances 0.000 title abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种双向硅控整流器及电路结构，涉及集成电路技术领域，主要目的提供双向硅控整流器的维持电压；主要技术方案包括：第一阱区、第二阱区、位于第一阱区和第二阱区之间的第三阱区；位于第一阱区内部的第一掺杂区和第二掺杂区，第一掺杂区为环形，第一阱区中的第一目标阱区被包裹在第一掺杂区的中空区域内；位于第一阱区外部的第一金属元件，且第一金属元件的设置位置与第一掺杂区的中空区域相对；位于第二阱区内部的第三掺杂区和第四掺杂区，第三掺杂区为环形，第二阱区中的第二目标阱区被包裹在第三掺杂区的中空区域内；位于第二阱区外部的第二金属元件，且第二金属元件的设置位置与第三掺杂区的中空区域相对。
Description
技术领域
本发明涉及集成电路技术领域，特别是涉及一种双向硅控整流器及电路结构。
背景技术
集成电路中通常设置有静电防护元件，以避免静电放电损害集成电路的电路元件。双向硅控整流器(Bi-directional silicon-controlled rectifier,BISCR)是当前应用广泛的静电防护元件之一。
双向硅控整流器通常具有较低的维持电压(Holding voltage)，其虽然可以在较低的维持电压下，承受与其相连的电路元件的静电放电能量，对电路元件进行静电防护。但是，却也导致双向硅控整流器在正常电路运作下，容易产生闩锁现象，从而导致集成电路无法运作，乃至损坏。
因此，如何设计出一种具有较高维持电压的双向硅控整流器，成为本领域中亟需解决的问题。
发明内容
有鉴于此，本发明提出了一种双向硅控整流器及电路结构，主要目的在于提高双向硅控整流器的维持电压。
第一方面，本发明提供了一种双向硅控整流器，该双向硅控整流器包括：
第一阱区和第二阱区；
位于所述第一阱区和所述第二阱区之间的第三阱区；
位于所述第一阱区内部的第一掺杂区和第二掺杂区，所述第一掺杂区为环形，所述第一阱区中的第一目标阱区被包裹在所述第一掺杂区的中空区域内；
位于所述第一阱区外部的第一金属元件，且所述第一金属元件的设置位置与所述第一掺杂区的中空区域相对；
位于所述第二阱区内部的第三掺杂区和第四掺杂区，所述第三掺杂区为环形，所述第二阱区中的第二目标阱区被包裹在所述第三掺杂区的中空区域内；
位于所述第二阱区外部的第二金属元件，且所述第二金属元件的设置位置与所述第三掺杂区的中空区域相对；
其中，所述第一阱区和所述第二阱区均为第一传导型态，所述第三阱区、所述第一掺杂区、所述第二掺杂区、所述第三掺杂区和所述第四掺杂区均为第二传导型态。
第二方面，本发明提供了一种电路结构，该电路结构包括：
所述电路结构包括：第一目标电极、第二目标电极以及第一方面所述的双向硅控整流器，所述双向硅控整流器耦接在所述第一目标电极和第二目标电极之间，所述第一目标电极为阳极并耦接至一信号输入端，而所述第二目标电极为阴极并耦接至一接地端。
借由上述技术方案，本发明提供的双向硅控整流器及电路结构，双向硅控整流器包括具有第一传导型态的第一阱区和第二阱区，以及位于第一阱区和第二阱区之间具有第二传导型态的第三阱区。第一阱区内部设置有具有第二传导型态的第一掺杂区和第二掺杂区，外部设置有第一金属元件，第一阱区中的第一目标阱区被包裹在环形的第一掺杂区的中空区域内，且第一金属元件的设置位置与第一掺杂区的中空区域相对。第二阱区内部设置有具有第二传导型态的第三掺杂区和第四掺杂区，外部设置有第二金属元件，第二阱区中的第二目标阱区被包裹在环形的第二掺杂区的中空区域内，且第二金属元件的设置位置与第三掺杂区的中空区域相对。可见，本发明提供的双向硅控整流器中第一金属元件与被第一掺杂区的中空区域包裹的第一目标阱区形成肖特基结，以及第二金属元件与被第三掺杂区的中空区域包裹的第二目标阱区形成肖特基结，这两个串联的肖特基结的存在，增大了双向硅控整流器的负载，双向硅控整流器的反向释放通道和正向释放通道的维持电压均被提高。因此，在集成电路的电路元件正常工作时，即使电路元件突然出现一个干扰信号，也不会造成闩锁现象。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本发明一个实施例提供的一种双向硅控整流器的横截面示意图；
图2示出了本发明另一个实施例提供的一种双向硅控整流器的横截面示意图；
图3示出了本发明一个实施例提供的一种双向硅控整流器的电压V与电流I之间的关系曲线示意图；
图4示出了本发明一个实施例提供的一种电路结构的示意图；
图5示出了本发明另一个实施例提供的一种电路结构的示意图。
具体实施方式
下面将参照附图更加详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
集成电路中通常设置有静电防护元件，以避免静电放电损害集成电路的电路元件。双向硅控整流器是当前应用广泛的静电防护元件之一。
双向硅控整流器通常具有较低的维持电压，其虽然可以在较低的维持电压下，承受与其相连的电路元件的静电放电能量，对电路元件进行静电防护。但是，却也导致双向硅控整流器在正常电路运作下，容易产生闩锁现象，从而导致集成电路无法运作，乃至损坏。
下面以电路元件为集成电路中的芯片为例来说明其产生闩锁现象的过程：双向硅控整流器件的维持电压较低，那么在芯片正常工作时，如果芯片的输入输出端口(IO端口)突然出现一个干扰信号使得双向硅控整流器件开启，则双向硅控整流器件将一直处于低阻导通的工作状态，这将导致IO端口接收的所有信号全部通过双向硅控整流器件流向地，出现闩锁现象，闩锁现象将导致芯片无法正常工作或损坏。
为了避免闩锁现象的产生，有必要提高双向硅控整流器件的维持电压，因此，为了提高双向硅控整流器件的维持电压，本发明实施例提出了一种双向硅控整流器及电路结构。下面对本发明实施例提供出的双向硅控整流器及电路结构进行具体说明。
如图1所示，本发明实施例提供了一种双向硅控整流器，该双向硅控整流器包括：第一阱区10和第二阱区11；位于第一阱区10和第二阱区11之间的第三阱区12。位于第一阱区10内部的第一掺杂区13和第二掺杂区14，第一掺杂区13为环形，第一阱区10中的第一目标阱区101被包裹在第一掺杂区13的中空区域内；位于第一阱区10外部的第一金属元件15，且第一金属元件15的设置位置与第一掺杂区13的中空区域相对。位于第二阱区11内部的第三掺杂区16和第四掺杂区17，第三掺杂区16为环形，第二阱区11中的第二目标阱区111被包裹在第三掺杂区16的中空区域内；位于第二阱区11外部的第二金属元件18，且第二金属元件18的设置位置与第三掺杂区16的中空区域相对。其中，第一阱区10和第二阱区11均为第一传导型态，第三阱区12、第一掺杂区13、第二掺杂区14、第三掺杂区16和第四掺杂区17均为第二传导型态。
下面对双向硅控整流器中各部分的连接关系和相互作用进行具体说明：
第一阱区10和第二阱区11：
第一阱区10和第二阱区11均为第一传导型态，第一传导型态的具体类型可以基于具体业务需求确定。示例性的，第一传导型态为N型。
第一阱区10和第二阱区11均位于深层掺杂阱区之上，深层掺杂阱区的传导型态的具体类型可以基于具体业务需求确定。示例性的，深层掺杂阱区的传导型态与第一阱区10和第二阱区11的传导型态相同，为N型。
如图1所示，图1为双向硅控整流器的横截面示意图，NW1为第一阱区10，NW2为第二阱区11，第一阱区10和第二阱区11的传导型态均为N型。DNW为一个传导型态为N型的深层掺杂阱区00，即深层N型掺杂阱区，第一阱区10和第二阱区11均位于深层掺杂阱区00之上。
第三阱区12：
第三阱区12为第二传导型态，第二传导型态的具体类型可以基于具体业务需求确定。示例性的，第二传导型态与第一传导型态不同的传导型态，示例性的，第一传导型态为N型，则第二传导型态为P型。
如图1所示，PW为第三阱区12，第三阱区12的传导型态为P型第三阱区12位于第一阱区10和第二阱区11之间，且也位于传导型态为N型的深层掺杂阱区00之上。
第一掺杂区13和第二掺杂区14：
第一掺杂区13和第二掺杂区14均位于第一阱区10内部，且第一掺杂区13和第二掺杂区14均为第二传导型态。示例性的，第二传导型态为P型。
第一掺杂区13和第二掺杂区14相邻，且两者之间不直接接触，两者之间具有设定的距离。另，第一掺杂区13或第二掺杂区14的位置邻近第三阱区12。
如图1所示，第一掺杂区13和第二掺杂区14的传导型态均为P型，在图1中用“P+”表示。第一掺杂区13和第二掺杂区14均位于第一阱区10内部，两者相邻，且两者之间不直接接触，两者之间具有设定的距离a。第二掺杂区14的位置邻近第三阱区12，且其与第三阱区12之间具有设定的距离b。第一掺杂区13和第二掺杂区14的顶部与第一阱区10的第一外表面A平齐。
第一掺杂区13为环形，第一阱区10中的第一目标阱区101被包裹在第一掺杂区13的中空区域内。需要说明的是，第一目标阱区101的尺寸与第一掺杂区13的中空区域的尺寸相同。
如图1所示，图1为双向硅控整流器的横截面示意图，第一掺杂区13为环形，T所对应的阴影区域为第一掺杂区13的中空区域。第一阱区10中的第一目标阱区101，即图1中虚线框标注区域，被包裹在第一掺杂区13的中空区域T内。
第二掺杂区14的具体形状可以基于业务需求确定，本实施例中不做具体限定，可选的，第二掺杂区14可以为圆柱形掺杂区、矩形掺杂区。
第一金属元件15：
第一金属元件15位于第一阱区10的外部，且第一金属元件15的设置位置与第一掺杂区13的中空区域相对。第一金属元件15设置于第一阱区10的第一外表面A。
如图1所示，第一金属元件15和第二掺杂区14连接至一第一电极F，该第一电极F可以为阳极。通过该阳极双向硅控整流器可以与集成电路中的电路元件相连，用于对电路元件进行静电防护。
下面对第一金属元件15的设置位置进行具有说明：
第一掺杂区13为环形，第一金属元件15的设置位置与第一掺杂区13的中空区域相对。第一金属元件15与第一掺杂区13的中空区域同轴，且第一金属元件15在第一阱区10的第一外表面A上的正投影位于中空区域在第一外表面A上的正投影内。也就是，第一金属元件15在第一阱区10的第一外表面A上的正投影的尺寸小于或等于中空区域在第一外表面A上的正投影的尺寸，且上述的两个正投影重合。基于上述的位置关系，第一金属元件15即可与被包裹在第一掺杂区13的中空区域内的第一目标阱区101形成肖特基结。
第一金属元件15的形状和材质，本实施例不做限定，可以基于业务需求选择。第一金属元件15的形状的选取原则为：在第一金属元件15与第一掺杂区13的中空区域同轴放置时，第一金属元件15在第一阱区10的第一外表面A上的正投影位于中空区域在第一外表面A上的正投影内。第一金属元件15的材质的选取原则为：第一金属元件15具有导电性，比如，第一金属元件15的材质可以为铜或铝。
第一金属元件15的设置位置与第一掺杂区13的中空区域相对，第一金属元件15即可与被包裹在第一掺杂区13的中空区域内的第一目标阱区101形成肖特基结。在双向硅控整流器突然接收到一个干扰信号的情况下，第一金属元件15与被包裹在第一掺杂区13的中空区域内的第一目标阱区101相作用，在第一金属元件15和第一目标阱区101之间的界面处的半导体的能带弯曲，形成肖特基势垒，势垒的存在导致了大的界面电阻，大的界面电阻的存在将导致双向硅控整流器的维持电压提高，从而避免双向硅控整流器件持续处于低阻导通的工作状态，进而避免闩锁现象的发生。
第三掺杂区16和第四掺杂区17：
第三掺杂区16和第四掺杂区17均位于第二阱区11内部，且第三掺杂区16和第四掺杂区17均为第二传导型态，示例性的，第二传导型态为P型。
第三掺杂区16和第四掺杂区17相邻，且两者之间不直接接触，两者之间具有设定的距离。另，第三掺杂区16或第四掺杂区17的位置邻近第三阱区12。
如图1所示，第三掺杂区16和第四掺杂区17的传导型态均为P型，在图1中用“P+”表示。第三掺杂区16和第四掺杂区17均位于第二阱区11内部，两者相邻，且两者之间不直接接触，两者之间具有设定的距离c。第四掺杂区17的位置邻近第三阱区12，且其与第三阱区12之间具有设定的距离d。第三掺杂区16和第四掺杂区17的顶部与第二阱区11的第二外表面B平齐。需要说明的是，第二阱区11的第二外表面B可以与第一阱区10的第一外表面A为位于同一侧的外表面，也可以是不位于同一侧的外表面。图1中，第二外表面B和第一外表面A为位于同一侧的外表面。
第三掺杂区16为环形，第二阱区11中的第二目标阱区111被包裹在第三掺杂区16的中空区域内。需要说明的是，第二目标阱区111的尺寸与第三掺杂区16的中空区域的尺寸相同。
如图1所示，图1为双向硅控整流器的横截面示意图，第三掺杂区16为环形，R所对应的阴影区域为第三掺杂区16的中空区域。第二阱区11中的第二目标阱区111，即图1中虚线框标注区域，被包裹在第三掺杂区16的中空区域R内。
第四掺杂区17的具体形状可以基于业务需求确定，本实施例中不做具体限定，可选的，第四掺杂区17可以为圆柱形掺杂区、矩形掺杂区。
第二金属元件18：
第二金属元件18位于第二阱区11的外部，且第二金属元件18的设置位置与第三掺杂区16的中空区域相对。第二金属元件18设置于第二阱区11的第二外表面B。
如图1所示，第二金属元件18和所述第四掺杂区17连接至一第二电极E，该第二电极E可以为阴极。在双向硅控整流器的阳极与集成电路中的电路元件相连，该阴极与地线相连，用于在电路元件释放静电时，通过双向硅控整流器对电路元件进行静电防护。
下面对第二金属元件18的设置位置进行具有说明：
第三掺杂区16为环形，第二金属元件18的设置位置与第三掺杂区16的中空区域相对。第二金属元件18与第三掺杂区16的中空区域同轴，且第二金属元件18在第二阱区11的第二外表面B上的正投影位于中空区域在第二外表面B上的正投影内。也就是，第二金属元件18在第二阱区11的第二外表面B上的正投影的尺寸小于或等于中空区域在第二外表面B上的正投影的尺寸，且上述的两个正投影重合。基于上述的位置关系，第二金属元件18即可与被包裹在第三掺杂区16的中空区域内的第二目标阱区111形成肖特基结。
第二金属元件18的形状和材质，本实施例不做限定，可以基于业务需求选择。第二金属元件18的形状的选取原则为：在第二金属元件18与第三掺杂区16的中空区域同轴放置时，第二金属元件18在第二阱区11的第二外表面B上的正投影位于中空区域在第二外表面B上的正投影内。第二金属元件18的材质的选取原则为：第二金属元件18具有导电性，比如，第二金属元件18的材质可以为铜或铝。
第二金属元件18的设置位置与第三掺杂区16的中空区域相对，第二金属元件18即可与被包裹在第三掺杂区16的中空区域内的第二目标阱区111形成肖特基结。在双向硅控整流器突然接收到一个干扰信号的情况下，第二金属元件18与被包裹在第三掺杂区16的中空区域内的第二目标阱区111相作用，在第二金属元件18和第二目标阱区111之间的界面处的半导体的能带弯曲，形成肖特基势垒，势垒的存在导致了大的界面电阻，大的界面电阻的存在将导致双向硅控整流器的维持电压提高，从而避免双向硅控整流器件持续处于低阻导通的工作状态，进而避免闩锁现象的发生。
第五掺杂区19和第六掺杂区20：
第五掺杂区19位于第一阱区10内部，其传导型态与第一阱区10的第一传导型态相同。
如图1所示，第五掺杂区19位于第一阱区10内部，且其顶部与第一阱区10的第一外表面A平齐。第五掺杂区19的传导型态与第一阱区10的传导型态相同，均为N型，在图1中对于第五掺杂区19的传导型态用“N+”表示。第五掺杂区19与第一掺杂区13相邻，且两者之间不直接接触。
第六掺杂区20位于第二阱区11内部，其传导型态与第二阱区11的第一传导型态相同。
如图1所示，第六掺杂区20位于第二阱区11内部，且其顶部与第二阱区11的第二外表面B平齐。第六掺杂区20的传导型态与第二阱区11的传导型态相同，均为N型，在图1中对于第六掺杂区20的传导型态用“N+”表示。第六掺杂区20与第三掺杂区16相邻，且两者之间不直接接触。
本发明实施例的双向硅控整流器及电路结构，双向硅控整流器包括具有第一传导型态的第一阱区和第二阱区，以及位于第一阱区和第二阱区之间具有第二传导型态的第三阱区。第一阱区内部设置有具有第二传导型态的第一掺杂区和第二掺杂区，外部设置有第一金属元件，第一阱区中的第一目标阱区被包裹在环形的第一掺杂区的中空区域内，且第一金属元件的设置位置与第一掺杂区的中空区域相对。第二阱区内部设置有具有第二传导型态的第三掺杂区和第四掺杂区，外部设置有第二金属元件，第二阱区中的第二目标阱区被包裹在环形的第二掺杂区的中空区域内，且第二金属元件的设置位置与第三掺杂区的中空区域相对。可见，本发明实施例提供的双向硅控整流器中第一金属元件与被第一掺杂区的中空区域包裹的第一目标阱区形成肖特基结，以及第二金属元件与被第三掺杂区的中空区域包裹的第二目标阱区形成肖特基结，这两个串联的肖特基结的存在，增大了双向硅控整流器的负载，双向硅控整流器的反向释放通道和正向释放通道的维持电压均被提高。因此，在集成电路的电路元件正常工作时，即使电路元件突然出现一个干扰信号，也不会造成闩锁现象。
进一步的，下面以图2所示的双向硅控整流器(需要说明的是，图2中除标识了k1和k2两个曲线外，其他均与图1相同，因此其他部分未在图2中标出。)，来具体说明双向硅控整流器的具体使用过程。在双向硅控整流器使用时，阳极F与需要静电保护的电路元件，比如“芯片”的IO端口相连，阴极与接地端VSS相连。
当与干扰信号对应的ESD(Electro-Static discharge，静电释放)或EOS(Electrical Over Stress，过度电性应力)从IO端口往VSS导通时，该导通以图2中的曲线k1表示，由于第二金属元件18与被包裹在第三掺杂区16的中空区域内的第二目标阱区111形成肖特基结的存在，增大了双向硅控整流器的负载，因此该双向硅控整流器的正向释放通道的维持电压被提高。
当与干扰信号对应的ESD或EOS从VSS往IO端口导通时，该导通以图2中的曲线k2表示，由于第一金属元件15与被包裹在第一掺杂区13的中空区域内的第一目标阱区101形成肖特基结的存在，增大了双向硅控整流器的负载，因此该双向硅控整流器的反向释放通道的维持电压被提高。
综上，双向硅控整流器中第一金属元件15与被包裹在第一掺杂区13的中空区域内的第一目标阱区101形成肖特基结，以及第二金属元件18与被包裹在第三掺杂区16的中空区域内的第二目标阱区111形成肖特基结，这两个串联的肖特基结的存在，增大了双向硅控整流器的负载，双向硅控整流器的反向释放通道和正向释放通道的维持电压均被提高。因此，在电路元件正常工作时，即时电路元件突然出现一个干扰信号，也不会造成闩锁现象。
下面以图3来说明图1所示的双向硅控整流器的维持电压，相对于现有技术中的双向硅控整流器的维持电压的具体提高情况。
如图3所示，图3为双向硅控整流器的电压V与电流I之间的关系曲线，细实线n表示现有的双向硅控整流器的电压与电流之间的关系曲线，从细实线n中能够看出，现有的双向硅控整流器的正向及反向的维持电压“V1”低于电源电压VDD，其中，在双向硅控整流器保护的电路元件正常工作时，电源电压为双向硅控整流器的供电电压，比如，电路元件为芯片。粗实线m表示本发明实施例提供的图1所示的双向硅控整流器的电压与电流之间的关系曲线，从粗实线m中能够看出，本发明实施例提供的双向硅控整流器中第一金属元件与被第一掺杂区的中空区域包裹的第一目标阱区形成肖特基结，以及第二金属元件与被第三掺杂区的中空区域包裹的第二目标阱区形成肖特基结，这两串联的肖特基结的存在，增大了双向硅控整流器的负载，双向硅控整流器的反向释放通道和正向释放通道的维持电压均被提高。因此，在集成电路的电路元件正常工作时，即使电路元件突然出现一个干扰信号，也不会造成闩锁现象。
进一步的，根据图1所示的双向硅控整流器，本发明的另一个实施例还提供了一种电路结构，如图4所示，所述电路结构包括：第一目标电极301、第二目标电极302以及图1所述的双向硅控整流器31，所述双向硅控整流器31耦接在所述第一目标电极301和第二目标电极302之间，所述第一目标电极301为阳极并耦接至一信号输入端32，而所述第二目标电极302为阴极并耦接至一接地端33。
本实施例中的双向硅控整流器31耦接在第一目标电极301和第二目标电极302之间，也就是说，双向硅控整流器31的第一金属元件和第二掺杂区连接至第一目标电极301，第二金属元件和所述第四掺杂区连接至一第二目标电极302。
第一目标电极301为阳极并耦接至一信号输入端32，而第二目标电极302为阴极并耦接至一接地端33，在信号输入端32向双向硅控整流器传输信号时，其可对信号输入端所对应的电路元件进行静电防护。其中，这里所述的传输信号为ESD信号。
本发明实施例提供的电路结构，电路结构的双向硅控整流器及电路结构，双向硅控整流器包括具有第一传导型态的第一阱区和第二阱区，以及位于第一阱区和第二阱区之间具有第二传导型态的第三阱区。第一阱区内部设置有具有第二传导型态的第一掺杂区和第二掺杂区，外部设置有第一金属元件，第一阱区中的第一目标阱区被包裹在环形的第一掺杂区的中空区域内，且第一金属元件的设置位置与第一掺杂区的中空区域相对。第二阱区内部设置有具有第二传导型态的第三掺杂区和第四掺杂区，外部设置有第二金属元件，第二阱区中的第二目标阱区被包裹在环形的第二掺杂区的中空区域内，且第二金属元件的设置位置与第三掺杂区的中空区域相对。可见，本发明实施例提供的双向硅控整流器中第一金属元件与被第一掺杂区的中空区域包裹的第一目标阱区形成肖特基结，以及第二金属元件与被第三掺杂区的中空区域包裹的第二目标阱区形成肖特基结，这两个串联的肖特基结的存在，增大了双向硅控整流器的负载，双向硅控整流器的反向释放通道和正向释放通道的维持电压均被提高。因此，在集成电路的电路元件正常工作时，即使电路元件突然出现一个干扰信号，也不会造成闩锁现象。
可选的，如图5所示，所述电路结构还包括：静电释放电路34；
所述静电释放电路34的第一端耦接至所述第二目标电极302，第二端耦接至一接电源端35。
静电释放电路34其可与双向硅控整流器31一起对集成电路中的电路元件进静电防护。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
可以理解的是，上述方法及装置中的相关特征可以相互参考。另外，上述实施例中的“第一”、“第二”等是用于区分各实施例，而并不代表各实施例的优劣。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (8)
1.一种双向硅控整流器，其特征在于，所述双向硅控整流器包括：
第一阱区和第二阱区；
位于所述第一阱区和所述第二阱区之间的第三阱区；
位于所述第一阱区内部的第一掺杂区和第二掺杂区，所述第一掺杂区为环形，所述第一阱区中的第一目标阱区被包裹在所述第一掺杂区的中空区域内；
位于所述第一阱区外部的第一金属元件，且所述第一金属元件的设置位置与所述第一掺杂区的中空区域相对；所述第一金属元件与所述第一目标阱区形成肖特基结；
位于所述第二阱区内部的第三掺杂区和第四掺杂区，所述第三掺杂区为环形，所述第二阱区中的第二目标阱区被包裹在所述第三掺杂区的中空区域内；
位于所述第二阱区外部的第二金属元件，且所述第二金属元件的设置位置与所述第三掺杂区的中空区域相对；所述第二金属元件与所述第二目标阱区形成肖特基结；
其中，所述第一阱区和所述第二阱区均为第一传导型态，所述第三阱区、所述第一掺杂区、所述第二掺杂区、所述第三掺杂区和所述第四掺杂区均为第二传导型态。
2.根据权利要求1所述的双向硅控整流器，其特征在于，所述第一金属元件与所述第一掺杂区的中空区域同轴，且所述第一金属元件在所述第一阱区的第一外表面上的正投影位于所述中空区域在所述第一外表面上的正投影内。
3.根据权利要求2所述的双向硅控整流器，其特征在于，所述第二金属元件与所述第二掺杂区的中空区域同轴，且所述第二金属元件在所述第二阱区的第二外表面上的正投影位于所述中空区域在所述第二外表面上的正投影内。
4.根据权利要求1-3中任一所述的双向硅控整流器，其特征在于，所述双向硅控整流器还包括：
位于所述第一阱区的第五掺杂区，以及位于所述第二阱区的第六掺杂区，其中，所述第五掺杂区和所述第六掺杂区均为第一传导型态。
5.根据权利要求1-3中任一所述的双向硅控整流器，其特征在于，所述第一金属元件和第二掺杂区连接至一第一电极；和/或，所述第二金属元件和所述第四掺杂区连接至一第二电极。
6.根据权利要求1-3中任一所述的双向硅控整流器，其特征在于，所述第一传导型态为N型，和/或，所述第二传导型态为P型。
7.一种电路结构，其特征在于，所述电路结构包括：第一目标电极、第二目标电极以及权利要求1至6中任一项所述的双向硅控整流器，所述双向硅控整流器耦接在所述第一目标电极和第二目标电极之间，所述第一目标电极为阳极并耦接至一信号输入端，而所述第二目标电极为阴极并耦接至一接地端。
8.根据权利要求7所述的电路结构，其特征在于，所述电路结构还包括：静电释放电路；
所述静电释放电路的第一端耦接至所述第二目标电极，第二端耦接至一接电源端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111533809.7A CN114242717B (zh) | 2021-12-15 | 2021-12-15 | 一种双向硅控整流器及电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111533809.7A CN114242717B (zh) | 2021-12-15 | 2021-12-15 | 一种双向硅控整流器及电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114242717A CN114242717A (zh) | 2022-03-25 |
| CN114242717B true CN114242717B (zh) | 2023-02-21 |
Family
ID=80756277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111533809.7A Active CN114242717B (zh) | 2021-12-15 | 2021-12-15 | 一种双向硅控整流器及电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242717B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663584A (en) * | 1994-05-31 | 1997-09-02 | Welch; James D. | Schottky barrier MOSFET systems and fabrication thereof |
| CN102790048A (zh) * | 2011-05-17 | 2012-11-21 | 旺宏电子股份有限公司 | 内嵌肖特基二极管的双载子接面晶体管半导体结构 |
| CN106920843A (zh) * | 2015-12-24 | 2017-07-04 | 大唐恩智浦半导体有限公司 | 静电防护电路及其可控硅整流器 |
| CN109698194A (zh) * | 2018-12-28 | 2019-04-30 | 电子科技大学 | 一种用于esd防护的肖特基钳位scr器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8823128B2 (en) * | 2011-05-13 | 2014-09-02 | Macronix International Co., Ltd. | Semiconductor structure and circuit with embedded Schottky diode |
| US10964687B2 (en) * | 2017-02-08 | 2021-03-30 | Globalfoundries U.S. Inc. | FinFET ESD device with Schottky diode |
| KR102303403B1 (ko) * | 2017-09-29 | 2021-09-16 | 주식회사 키 파운드리 | 쇼트키 배리어 다이오드 |
| JP7020280B2 (ja) * | 2018-05-01 | 2022-02-16 | 日本精工株式会社 | ラッチアップ防止回路 |
-
2021
- 2021-12-15 CN CN202111533809.7A patent/CN114242717B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663584A (en) * | 1994-05-31 | 1997-09-02 | Welch; James D. | Schottky barrier MOSFET systems and fabrication thereof |
| CN102790048A (zh) * | 2011-05-17 | 2012-11-21 | 旺宏电子股份有限公司 | 内嵌肖特基二极管的双载子接面晶体管半导体结构 |
| CN106920843A (zh) * | 2015-12-24 | 2017-07-04 | 大唐恩智浦半导体有限公司 | 静电防护电路及其可控硅整流器 |
| CN109698194A (zh) * | 2018-12-28 | 2019-04-30 | 电子科技大学 | 一种用于esd防护的肖特基钳位scr器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114242717A (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7638857B2 (en) | Structure of silicon controlled rectifier | |
| US10700056B2 (en) | Apparatus for automotive and communication systems transceiver interfaces | |
| US7405445B2 (en) | Semiconductor structure and method for ESD protection | |
| US8237193B2 (en) | Lateral transient voltage suppressor for low-voltage applications | |
| CN101388392B (zh) | 具有静电放电保护电路的半导体器件及其制造方法 | |
| US20060258067A1 (en) | Device for protecting against electrostatic discharge | |
| US20240088651A1 (en) | Failsafe Input/Output Electrostatic Discharge Protection With Diodes | |
| CN101174622B (zh) | 接垫的静电放电保护装置与其方法及结构 | |
| US9385115B2 (en) | Electrostatic discharge protection device | |
| CN114242717B (zh) | 一种双向硅控整流器及电路结构 | |
| CN107275324B (zh) | 静电放电保护装置及方法 | |
| US20090262474A1 (en) | Low-voltage cmos space-efficient 15 kv esd protection for common-mode high-voltage receivers | |
| CN109273532B (zh) | 应用于高压电路防静电保护的无回滞效应硅控整流器 | |
| CN113838847B (zh) | 一种用于低压esd防护的双向dcscr器件 | |
| US20230017232A1 (en) | Electro-static discharge protection circuit and chip | |
| CN113380786B (zh) | 集成逆导二极管的可控硅瞬态电压抑制保护器件结构 | |
| CN101373894B (zh) | 一种静电放电保护电路 | |
| Salcedo et al. | Novel and robust silicon controlled rectifier (SCR) based devices for on-chip ESD protection | |
| US10388647B1 (en) | Transient voltage suppression device | |
| CN108780794B (zh) | 一种静电放电防护电路 | |
| CN219123236U (zh) | 基于类可控硅二极管的静电保护器件及静电保护电路 | |
| US20230012968A1 (en) | Electro-static discharge protection structure and chip | |
| CN117955485B (zh) | 输出接口电路、输出接口电路板及输出接口设备 | |
| CN201146186Y (zh) | 一种静电放电保护电路 | |
| US11894363B2 (en) | Semiconductor device with a doped well region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176 Applicant after: Beijing yisiwei Computing Technology Co.,Ltd. Applicant after: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd. Address before: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176 Applicant before: Beijing yisiwei Computing Technology Co.,Ltd. Applicant before: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176 Patentee after: Beijing yisiwei Computing Technology Co.,Ltd. Patentee after: Hefei Yisiwei Computing Technology Co.,Ltd. Address before: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176 Patentee before: Beijing yisiwei Computing Technology Co.,Ltd. Patentee before: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |