JPH11338801A - 通信制御装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】回線に送出すべきデータを確実に送出可能とす
るとともに回線に不要な信号が送信されることを回避す
るように信号線の制御可能とした通信制御システムの提
供。 【解決手段】ＦＩＦＯバッファに、ＦＩＦＯバッファの
各段に格納されるデータが前記回線に送信される送信デ
ータであるか、または、前記回線に送信されずに信号線
を制御する制御コードであるかを示すフラグ情報（マー
クフィールド）を各段に対応させて備え、ＦＩＦＯバッ
ファから出力されるデータについて対応するフラグ情報
が制御コードであることを示す場合には、該制御コード
に対応する所定の信号の処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信制御システム
に関し、データ端末装置がモデム（変復調器）等通信制
御装置を介して回線にデータをキャラクタ単位に送出す
る通信制御装置及び方法に関する。

【０００２】

【従来の技術】データ処理装置等において、通信制御装
置及びモデムを介して回線と接続する場合、通信制御装
置（データ端末装置）では、回線に送信するデータを記
憶する送信バッファとしてＦＩＦＯ（Ｆirst Ｉｎ Ｆ
irst Ｏut；先入れ先出し型）バッファ等が用いられて
おり、このＦＩＦＯバッファに送信データ（キャラクタ
単位）に書き込むことで、回線上にデータが順次送信さ
れる。

【０００３】

【発明が解決しようとする課題】しかしながら、このＦ
ＩＦＯバッファを用いた従来の通信制御システムにおい
ては、実際にＦＩＦＯバッファに書き込んだ送信データ
が、回線上に送出されたか否かについて、通信制御用Ｌ
ＳＩ（通信制御装置）を制御するファームウェア側では
直ちに認識できず、このため例えばデータ送信後に行わ
れる、データ回線終端装置（モデム）に対する制御信号
であるＲＳ（Ｒequest to Ｓend；送信要求）などの
信号線のＯＦＦのタイミングを適切に設定することが困
難である、という問題点を有している。

【０００４】例えば該ＬＳＩのファームウェア側では、
最終キャラクタをＦＩＦＯバッファに書き込んだ後、一
定時間、タイマにより、信号線の制御を待ち合わせ、タ
イムアウト発生時に、ＲＳ信号線をＯＦＦに設定すると
いう制御を行っている。

【０００５】この場合、ＲＳ信号のＯＦＦのタイミング
が早すぎると、送信すべきデータの一部が送信されず、
一方、遅すぎるとアンダランの発生、あるいは、送信デ
ータ以外の不要な信号（ゴミ）が送信されてしまい、通
信相手の装置との間の通信が切断される場合がある。

【０００６】なお、ＦＩＦＯバッファを用いた通信制御
装置として、例えば特公平１−３６７４１号公報には、
ＦＩＦＯシフトメモリを２つ備え、第１のＦＩＦＯシフ
トメモリはビットシリアルデータ、第２のＦＩＦＯシフ
トメモリはモデムを制御するための制御信号を蓄積する
ようにした回線アダプタが提案されている。

【０００７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、回線に送出すべ
きデータを確実に送出可能とするとともに回線に不要な
信号が送信されることを回避するように信号線の制御可
能とした通信制御装置及び方法を提供することにある。

【０００８】

【課題を解決するための手段】前記目的を達成する本発
明は、先入れ先出し型の記憶手段の各段に格納されるデ
ータが前記回線に送信される送信データであるか、また
は、前記回線に送信されずに信号線を制御する制御コー
ドであるかを示すフラグ情報を前記各段のデータに対応
させて備え、前記先入れ先出し型の記憶手段から出力さ
れるデータについて該データに対応するフラグ情報が制
御コードであることを示す場合には、前記制御コードに
対応する所定の信号線の処理制御を行うようにしたもの
である。

【０００９】また、本発明は、前記回線に送信されるこ
とのないコードを信号線の制御を表わす情報として割り
付けておき、先入れ先出し型記憶手段には、送信データ
のほかに制御コードをその制御シーケンスに対応させて
書き込み、前記先入れ先出し型の記憶手段から出力され
るデータが前記割り付けられた制御コードであるか否か
判定し、制御コードである場合には、前記制御コードに
対応する所定の信号線の処理制御を行うように構成され
ている。

【００１０】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、ＦＩＦＯバッファを、送信デー
タを蓄積するほか、例えばデータ回線終端装置等の各信
号線のＯＦＦ／ＯＮ制御を行なうための制御コードをＦ
ＩＦＯバッファ内に制御シーケンスに対応させて蓄積す
ることで、回線に送出すべきデータを確実に送出可能と
するとともに回線に不要な信号が送信されることを回避
するように信号線の処理制御可能としたものである。

【００１１】より詳細には、ＦＩＦＯバッファ（図１の
２）に、各段数毎のマークフィールド（図１の３）を用
意する。そしてＦＩＦＯバッファから出力されるデータ
が回線に送信するデータであるか、信号線の制御コード
であるかの判断を、該データに対応するマークフィール
ドを参照して行なう。

【００１２】また、本発明の実施の形態においては、回
線上に送信されないキャラクタを各信号線の制御コード
にマッピングするようにしてもよい。この情報は、ＦＩ
ＦＯバッファを備えた通信制御装置側に予め登録してお
く。そしてＦＩＦＯバッファから出力されるデータが、
送信データであるか、制御コードであるかを判断し、制
御コードの場合、該制御コードに対応した信号線の制御
を行なう。

【００１３】

【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。

【００１４】図２は、本発明の一実施例の動作原理を説
明するための図である。図２を参照すると、本発明の一
実施例においては、予め定められた段数（複数キャラク
タ分）のＦＩＦＯバッファ２に、それぞれマークフィー
ルド３を用意する。ＦＩＦＯバッファ２から出力される
データを回線に送信する前に、対応するマークフィール
ドの内容をチェックし、マークがＯＦＦであれば、ＦＩ
ＦＯバッファ２から出力されたキャラクタデータを回線
にそのまま送出する。

【００１５】一方、対応するマークがＯＮの場合には、
ＦＩＦＯバッファ２に書き込まれたキャラクタが指示す
る信号線の制御を行なう。

【００１６】図２に示す例では、ＦＩＦＯバッファ２に
は、キャラクタデータ「Ａ」、「Ｂ」、「Ｃ」、制御コ
ード「ＲＳ ＯＦ」がこの順に書き込まれ、マークフィ
ールドは、「ＯＦＦ」、「ＯＦＦ」、「ＯＦＦ」、「Ｏ
Ｎ」、「ＯＦＦ」信号が書き込まれており、図２（ｃ）
に示すように、回線上には、「Ａ」、「Ｂ」、「Ｃ」の
順にキャラクタデータが送信され、つづいて制御コード
「ＲＳ ＯＦ」がＦＩＦＯバッファ２から出力された際
に、これに対応するマークがＯＮであることから、この
データは回線に出力せずに、制御コード「ＲＳ ＯＦ」
が意味する制御動作、すなわち「ＲＳ ＯＦＦ」（送信
要求信号をオン）という動作を行う。なお、制御コード
に対応する動作については、データ端末装置側で予め取
り決めておくものとする。

【００１７】図１は、本発明の一実施例の通信制御装置
の構成を示す図である。ファームウェア１は通信制御Ｌ
ＳＩ４の動作を制御する。ＦＩＦＯバッファ２には、デ
ータおよび制御コードが蓄積され、マークフィールド３
にマークを書き込む。ファームウェア１は上記したＦＩ
ＦＯバッファ２へのキャラクタ、制御コードの書き込
み、及びＦＩＦＯバッファ２からのデータが回線又は信
号線へのものであるかの判定制御を通信制御ＬＳＩ４上
で制御する。

【００１８】次に本発明の第二の実施例について説明す
る。図３は、本発明の第二の実施例の動作原理を説明す
るための図である。本発明の第二の実施例においては、
回線上に送信される可能性のないキャラクタ、例えば非
透過モードでの最上位ビット（ＭＳＢ）がＯＮのキャラ
クタ等を予め信号線に対する要求別に登録しておく。

【００１９】例えば、ｘ８１（ｘはヘキサデシマル表
示）は、「ＲＳ ＯＦＦ」、ｘ８２は「ＲＳ ＯＮ」等
に対応させて登録しておく。

【００２０】通信ファームウェアは、信号線の制御を行
う場合、単にＦＩＦＯバッファ２に該当するキャラクタ
を書き込み、ＦＩＦＯバッファ２から出力されるデータ
を回線に送信する前に、該データが対応する登録された
信号線の制御コードであるか否かチェックし、キャラク
タデータを回線にそのまま送出し、信号線を制御するコ
ードであれば、該キャラクタが指示する信号線の制御を
行なう。例えば図２に示す例では、ＦＩＦＯバッファ２
には、キャラクタデータ「Ａ」、「Ｂ」、「Ｃ」、「ｘ
８１」がこの順に書き込まれており、回線上には、
「Ａ」、「Ｂ」、「Ｃ」の順にキャラクタデータが送信
され、データ「ｘ８１」がＦＩＦＯバッファ２から出力
された際に、「ＲＳ ＯＦＦ」（送信要求信号をオン）
という動作を行う。

【００２１】

【発明の効果】以上説明したように、本発明によれば、
ＦＩＦＯバッファに送信データ又は信号線の制御コード
を蓄積し、ＦＩＦＯバッファからの出力が制御コードの
場合信号線の制御を行うようにしたことにより、回線に
送出すべきキャラクタを確実に送出し、かつ不要なキャ
ラクタを送信することがないように信号線の制御を行な
うことが出来る、という効果を奏する。

【００２２】また、本発明によれば、通信制御用ＬＳＩ
のファームウェア側で送信データの最終キャラクタをＦ
ＩＦＯバッファに書き込んだ後、一定時間、タイマによ
り信号線の制御を待ち合わすという処理を行なうことを
不要とし、その制御を簡易化するという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例の構成の一例を示す図であ
る。

【図２】本発明の一実施例を説明するための図である。

【図３】本発明の第二の実施例を説明するための図であ
る。

【符号の説明】

１ ファームウエア ２ ＦＩＦＯバッファ ３ マークフィールド ４ ＬＳＩ

Claims (5)

【特許請求の範囲】
1. 【請求項１】先入れ先出し型の記憶手段の各段に格納さ
   れるデータが、前記回線に送信される送信データである
   か、または、前記回線に送信されずに信号線を制御する
   制御コードであるかを示すフラグ情報を、前記各段のデ
   ータに対応させて備え、 前記先入れ先出し型の記憶手段から出力されるデータに
   ついて該データに対応するフラグ情報が制御コードであ
   ることを示す場合には、前記制御コードに対応する所定
   の信号線の処理制御を行うように構成されてなる、こと
   を特徴とする通信制御装置。
2. 【請求項２】前記先入れ先出し型の記憶手段が各段に前
   記フラグ情報を格納するためのフィールドを有すること
   を特徴とする請求項１記載の通信制御装置。
3. 【請求項３】回線に送信されることのないコードを信号
   線の制御を表わす制御コードとして予め割り付けてお
   き、 先入れ先出し型記憶手段には、送信データ、又は、送信
   データ及び制御コードをその制御シーケンスに対応させ
   て書き込み、 前記先入れ先出し型の記憶手段から出力されるデータが
   前記割り付けられた制御コードであるか否か判定し、制
   御コードである場合には、前記制御コードに対応する所
   定の信号線の処理制御を行うように構成されてなる、こ
   とを特徴とする通信制御装置。
4. 【請求項４】先入れ先出し型の記憶手段の各段に格納さ
   れるデータが前記回線に送信される送信データである
   か、または、前記回線に送信されずに信号線を制御する
   制御コードであるかを示すフラグ情報を前記各段のデー
   タに対応させて設け、前記先入れ先出し型の記憶手段か
   ら出力されるデータについて、該データに対応するフラ
   グ情報が制御コードであることを示す場合には、前記制
   御コードに対応する所定の信号線の処理制御を行い、フ
   ラグ情報が制御コードであることを示さない場合には、
   前記データを回線に出力する、ことを特徴とする通信制
   御方法。
5. 【請求項５】前記回線に送信されることのないコードを
   信号線の制御を表わす制御コードとして予め割り付けて
   おき、先入れ先出し型記憶手段には、送信データのほか
   に必要に応じて制御コードをその制御シーケンスに対応
   させて書き込み、前記先入れ先出し型の記憶手段から出
   力されるデータが前記割り付けられた制御コードである
   か否か判定し、制御コードである場合には、前記制御コ
   ードに対応する所定の信号線の処理制御を行い、送信デ
   ータの場合前記回線に出力する、ことを特徴とする通信
   制御方法。