JPH11330647A - プリント基板 - Google Patents

Abstract

(57)【要約】 【課題】簡素な構造で高周波ノイズを低減でき、実装密
度を高められるプリント基板の提供。 【解決手段】基板２の一面に電源パターン１、基板２の
他面にグランドパターン（グランド面、層）３がそれぞ
れ形成され、基板２内に電源パターン１及びグランドパ
ターン３に接する誘電体４が埋設されて、電源パターン
１、誘電体４及びグランドパターン３からコンデンサが
形成され、形成されたコンデンサによって電源パターン
２に重畳した高周波ノイズが減衰される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプリント基板に関
し、特に多層プリント基板に関する。

【０００２】

【従来の技術】表面実装型プリント基板において、電源
パターンに重畳した高周波ノイズ成分を低減するため
に、第１の従来例として、電源パターンにチップコンデ
ンサの一方を接し、他方をグランドに接地する方法があ
る。また、第２の従来例として、電源パターンを切断
し、電源パターン切断部に表面実装型貫通コンデンサを
挿入し接続する方法がある。

【０００３】図４は前記第１の従来例を説明するための
図である。図４を参照して、プリント基板１９におい
て、基板２の表面に電源パターン１の他にグランドパタ
ーン６が設けられ、グランドパターン６が貫通スルーホ
ール７を介して基板２の裏面に設けられたグランド面３
に導通している。そして、チップコンデンサ２１の一方
の電極１１が電源パターン１に、他方の電極１０がグラ
ンドパターン６に、それぞれはんだ９を用いて電気的に
接続されている。このようにチップコンデンサ２１を表
面実装することによって、電源パターン１に重畳した高
周波ノイズ成分は、チップコンデンサ２１の内部を通っ
て、グランドパターン６、貫通スルーホール７という経
路で、グランド面３に伝達し、途中、チップコンデンサ
２１の特性により減衰される。

【０００４】図５〜図６は前記第２の従来例を説明する
ための図である。図５〜図６を参照して、プリント基板
２０において、基板２の表面に電源パターン１の他にグ
ランドパターン６が設けられ、グランドパターン６が貫
通スルーホール７を介して基板２裏面のグランド面３に
導通している。そして、切断された電源パターン１，１
間に表面実装型貫通コンデンサ８（図６に拡大して示
す）が挿入され、その一対の電極１１，１１がはんだ９
を用いて電源パターン１，１に電気的に接続され、その
グランド電極１０がはんだ９を用いてグランドパターン
６に電気的に接続されている。このように表面実装型貫
通コンデンサ８を表面実装することによって、電源パタ
ーン１に重畳した高周波ノイズ成分は、表面実装型貫通
コンデンサ８の内部を通って、表面実装型貫通コンデン
サ８のグランド電極１０、グランドパターン６、貫通ス
ルーホール７という経路で、グランド面３に伝達し、途
中、表面実装型貫通コンデンサ８の特性により減衰す
る。

【０００５】また、特開平２−１２１３９３号公報に
は、アース層導体（第１の基板）と電源層導体（第２の
基板）の層間に、複数の積層セラミックチップコンデン
サが一定間隔で埋め込まれた絶縁層（第３の基板）がは
さみ込まれた多層プリント基板装置が提案されている。

【０００６】

【発明が解決しようとする課題】上述の第１及び第２の
従来例の問題点を説明する。すなわち、第１及び第２の
従来例によれば、第１の問題点として、コンデンサを表
面実装するため、他の部品やパターンを形成するための
スペースが減少する。また、図７に示すように、第２の
問題点として、貫通スルーホール７の影響によって寄生
インダクタンス２２が生じるため、高周波領域で十分な
減衰が得られない。この理由は、第１及び第２の従来例
において、電源パターン１とグランド面（グランドパタ
ーン）３が、チップコンデンサ２１（表面実装型貫通コ
ンデンサ８）だけでなく、寄生インダクタンスを生じる
貫通スルーホール７を介して接続されているからである
（図４、図５及び図７参照）。

【０００７】また、上記特開平２−１２１３９３号公報
の多層プリント基板装置によれば、第１に、高価なチッ
プコンデンサを多数個用い、さらに多数個のチップコン
デンサを埋め込んだ絶縁層を、電源層とグランド層の間
に一層余分に設けるため、基板が大型化し、実装密度が
低下するという問題がある。第２に、絶縁層にチップコ
ンデンサを一定間隔で埋め込むため、ノイズを減衰する
必要がない電源パターンにもチップコンデンサが取り付
けられることにより、設計自由度が低下しかつ冗長であ
るという問題点がある。

【０００８】本発明は、簡素な構造で高周波ノイズを低
減できるプリント基板を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、第１の視点に
おいて、基板に埋設された誘電体、誘電体に接する電源
パターンとグランドパターン、電源パターン、誘電体及
びグランドパターンから形成されたコンデンサを有す
る。

【００１０】本発明によるプリント基板は、基板表面に
形成された電源パターン直下の基板の一部を刳り抜き、
そこに高誘電率の誘電体を埋め込み、該誘電体の一方を
電源パターン、他方をグランドパターンに接触させるこ
とにより得ることができる。斯くして、電源パターン及
びグランドパターンと、両パターンに挟まれ基板内に埋
設された誘電体とからコンデンサが形成される。本発明
のプリント基板において、ノイズ減衰手段が占有するス
ペースはきわめて少ないため、実装密度を高めることが
できる。電源パターンに重畳した高周波ノイズ成分は、
基板中に埋設された誘電体を介してグランドに流れ、形
成されたコンデンサの高域減衰特性により減衰される。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を説明
する。本発明の一実施形態に係るプリント基板は、基板
の一面に電源パターン、他面にグランドパターン（グラ
ンド面）が形成され、電源パターンとグランドパターン
の間の基板に貫通孔が形成され、この貫通孔に誘電体が
埋設されている。他の実施形態として、グランドパター
ン（グランド面）を、誘電体が埋設された基板（層）に
接する他の基板（グランド層）に形成してもよい。ま
た、電源パターンを誘電体が埋設された基板の一面に接
する他の基板に形成してもよい。また、重要な電源パタ
ーンに対して選択的に誘電体を配することが好ましい。
グランドパターンは、面状に形成されることが好ましい
が、帯状に形成されていてもよく、他の形状でもよい。
本発明によれば、ノイズ減衰手段として表面実装型のコ
ンデンサを用いる必要がないため、誘電体が埋設された
基板は、多層プリント基板の外層及び／又は内層のいず
れにも容易に配置することができる。すなわち、設計自
由度が高くされている。

【００１２】好ましくは、電源パターンにおいて、パタ
ーン径が部分的に拡大された径大部を形成し、この径大
部直下の基板に誘電体を埋設する。これによって、電源
パターンと誘電体の接触が確実になる。

【００１３】誘電体の材料は特に限定されず、減衰する
ノイズの周波数に応じて選択することができる。例え
ば、誘電体材料として、プラスチックス、セラミック
ス、磁気、マイカ、ガラス、紙、アルミ酸化皮膜、タン
タル酸化皮膜などを用いることができる。誘電体材料
は、接着、封入、焼結など種々の方法により基板内に埋
設することができる。

【００１４】

【実施例】以下図面を参照して本発明の一実施例を説明
する。図１は、本発明の実施例１に係るプリント基板の
分解図である。図２は図１中Ａ−Ａ‘線に沿って切断し
た断面図である。図１を参照して、プリント基板５にお
いて基板２の一面に電源パターン１が形成され、他面に
グランド面（グランドパターン）３が形成されている。
電源パターン１直下の基板２の一部は管状に刳り抜か
れ、刳り抜かれた部分に誘電体４が埋設されている。誘
電体４の一面は電源パターン１の径大部に、誘電体４の
他面はグランド面３にそれぞれ当接している。これによ
って、電源パターン１とグランド面３の間に、電源パタ
ーン１、誘電体４及びグランド面（グランドパターン）
３からなるコンデンサが形成されている。

【００１５】以上説明したプリント基板５のノイズ減衰
動作を説明する。すなわち、基板２の一面に形成された
電源パターン１に重畳した高周波ノイズ成分は、基板２
に埋設された誘電体４の内部を通って、基板２の他面に
形成されたグランド面３に流れる。高周波ノイズ成分
は、誘電体４の内部を通った際に、電源パターン１、誘
電体４及びグランド面（グランドパターン）３から形成
されるコンデンサの高域減衰特性によって低減される。

【００１６】次に実施例２として、本発明を多層プリン
ト基板の外層及び内層に適用した例を説明する。図３
は、本発明の実施例２に係るプリント基板を説明するた
めの分解図である。図３を参照して、多層プリント基板
１８の外層側にある基板１２の一面には電源パターン１
が形成され、電源パターン１径大部直下の基板の一部に
貫通孔が形成され、この貫通孔に誘電体４が埋設されて
いる。基板１２の他面にはグランド層１３の一面が当接
している。誘電体４の一面は電源パターン１に、他面は
グランド層１３の一面に形成されたグランドパターンに
当接している。斯くして、電源パターン１、誘電体４及
びグランド層（グランドパターン）１３からコンデンサ
が形成されている。

【００１７】さらに、基板１４を挟んで多層プリント基
板１８の内層に位置する基板１６に電源パターン１５が
形成されている。電源パターン１５径大部直下の基板の
一部に貫通孔が形成され、この貫通孔に誘電体４が埋設
されている。基板１６の他面にはグランド層１７の一面
が当接している。誘電体４の一面は電源パターン１に、
他面はグランド層１７の一面に形成されたグランドパタ
ーンに当接している。斯くして、電源パターン１５、誘
電体４及びグランド層（グランドパターン）１７から、
多層プリント基板の内層にもノイズ除去用のコンデンサ
が形成されている。

【００１８】

【発明の効果】本発明によれば、ノイズ減衰用のチップ
コンデンサや表面実装型貫通コンデンサなどの部品を用
いずに、ノイズ減衰能を備えた簡素な構造のプリント基
板が提供される。その結果、基板の実装密度を高くする
ことができる。さらに、本発明によれば、ノイズ減衰手
段を設けたことによる寄生インダクタンスの発生が防止
されているため、高周波ノイズを十分に減衰できる。

【図面の簡単な説明】

【図１】本発明の実施例１に係るプリント基板の分解図
である。

【図２】図１中Ａ−Ａ’線に沿って切断した断面図であ
る。

【図３】本発明の実施例２に係るプリント基板の分解図
である。

【図４】高周波ノイズを低減するために、チップコンデ
ンサを用いた第１の従来例に係るプリント基板を説明す
るための斜視図である。

【図５】高周波ノイズを低減するために、表面実装型貫
通コンデンサを用いた第２の従来例に係るプリント基板
を説明するための斜視図である。

【図６】図５に示した表面実装型貫通コンデンサの拡大
図である。

【図７】図５及び図６に示した従来例の問題点を説明す
るための図である。

【符号の説明】

１ 電源パターン ２ 基板（誘電体埋設基板） ３ グランド面 ４ 誘電体 ５ プリント基板 ６ グランドパターン ７ 貫通スルーホール ８ 表面実装型貫通コンデンサ ９ はんだ １０ 電極、グランド電極 １１ 電極 １２ 基板（誘電体埋設基板） １３ グランド層 １４ 基板 １５ 電源パターン １６ 基板（誘電体埋設基板） １７ グランド層 １８ 多層プリント基板 １９，２０ プリント基板 ２１ チップコンデンサ ２２ 寄生インダクタンス

Claims (6)

【特許請求の範囲】
1. 【請求項１】基板に誘電体が埋設され、前記誘電体は電
   源パターンとグランドパターンとに接し、前記電源パタ
   ーン、前記誘電体及び前記グランドパターンからコンデ
   ンサが形成されることを特徴とするプリント基板。
2. 【請求項２】前記電源パターンは前記誘電体が埋設され
   た基板の一面に形成されたことを特徴とする請求項１記
   載のプリント基板。
3. 【請求項３】前記グランドパターンは、前記誘電体が埋
   設された基板の他面に形成されたことを特徴とする請求
   項２記載のプリント基板。
4. 【請求項４】前記グランドパターンは、前記誘電体が埋
   設された基板の他面に接する別の基板に形成されたこと
   を特徴とする請求項２記載のプリント基板。
5. 【請求項５】前記電源パターンはパターン径が部分的に
   拡大された径大部を備え、前記径大部下の前記基板に前
   記誘電体が埋設されたことを特徴とする請求項２〜４の
   いずれか一に記載のプリント基板。
6. 【請求項６】前記誘電体が埋設された基板が、多層プリ
   ント基板の内層ないし外層に設けられたことを特徴とす
   る請求項１〜５のいずれか一に記載のプリント基板。