JPH11317485A - リードフレーム及びそれを用いた半導体装置 - Google Patents

リードフレーム及びそれを用いた半導体装置

Info

Publication number
JPH11317485A
JPH11317485A JP10122419A JP12241998A JPH11317485A JP H11317485 A JPH11317485 A JP H11317485A JP 10122419 A JP10122419 A JP 10122419A JP 12241998 A JP12241998 A JP 12241998A JP H11317485 A JPH11317485 A JP H11317485A
Authority
JP
Japan
Prior art keywords
lead frame
insulating adhesive
lead
loc
loc structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10122419A
Other languages
English (en)
Other versions
JP3063847B2 (ja
Inventor
Hiromitsu Takeda
博充 武田
Masahiko Ichise
理彦 市瀬
Takehito Inaba
健仁 稲葉
Takeshi Fukamachi
健 深町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10122419A priority Critical patent/JP3063847B2/ja
Priority to US09/303,281 priority patent/US6259152B1/en
Publication of JPH11317485A publication Critical patent/JPH11317485A/ja
Application granted granted Critical
Publication of JP3063847B2 publication Critical patent/JP3063847B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ＬＯＣ構造と、非ＬＯＣ構造が混在したリー
ドフレームにおいて、非ＬＯＣ構造の内部リードの変形
を防ぎ、リードフレームの取り扱いを容易にし、ボンデ
ィング性を改善し、チップ露出・ワイヤー露出の不良の
発生を防止すること。 【解決手段】 非ＬＯＣ構造の内部リード１ｂの一部に
絶縁性接着材３を固着させる部分７を設け、ＬＯＣ構造
の内部リード１ａのステッチ部２と同様に絶縁性接着材
３でチップ４と固着させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の一面
に、内部リードのワイヤーとの接続部であるステッチ部
が位置し、絶縁性接着剤、両面に絶縁性接着層を有する
接着テープ等の絶縁性接着材により半導体素子を内部リ
ードに固着して搭載するＬＯＣ構造と、半導体素子の一
面に、内部リードのステッチ部が位置せず、絶縁性接着
材により内部リードを半導体素子に固定しない非ＬＯＣ
構造とが混在する半導体装置に使用されるリードフレー
ム、並びにこのリードフレームを用いて半導体素子を樹
脂封入した半導体装置に関する。
【０００２】
【従来の技術】従来の半導体素子の上面に、内部リード
のステッチ部が位置し、絶縁性接着材により、半導体素
子をリードフレームに固着して搭載するＬＯＣ構造の半
導体装置は、図５のように、内部リード１ａのステッチ
部２の下面に、両面に絶縁性接着層を有する接着テープ
３（以下、「ＬＯＣテープ３」という）により半導体素
子４（以下、「チップ４」という）を固着して搭載す
る。内部リード１ａのステッチ部２とチップ４上の電極
であるパッド６との電気的結合は通常Ａｕワイヤー５に
よって行われる。
【０００３】また近年、搭載するチップ４の縮小や、チ
ップ４上のパッド６の配置によりチップ４の上面に全て
のステッチ部２が位置することができず、図６に示すUn
itedStates Patent(Patent Number:5,545,920) に記載
のように、一部の内部リード１ｂのステッチ部２が、Ｌ
ＯＣテープ３によってチップ４と固着できない非ＬＯＣ
構造が混在するようになった。
【０００４】
【発明が解決しようとする課題】従来技術の第１の問題
点は、リードフレームの搬送、装置へのハンドリングの
際、非ＬＯＣ構造の内部リード１ｂが変形しやすいこと
である。
【０００５】その理由は、次の通りである。非ＬＯＣ構
造の内部リード１ｂのステッチ部２が絶縁性接着材３で
他の内部リード１ａと固着されていなく、更にチップ４
が小さいため、図６のように、非ＬＯＣ構造の内部リー
ド１ｂがＬＯＣ構造の内部リード１ａと比較して長くな
りやすい。そのため、リードフレームの搬送や装置への
ハンドリングの際、非ＬＯＣ構造の内部リード１ｂが、
浮き、沈み、ねじれ等の変形をしやすい。
【０００６】従来技術の第２の問題点は、良好なボンデ
ィング性が得られないことである。
【０００７】その理由は、次の通りである。ＬＯＣ構造
の内部リード１ａは、絶縁性接着材３によりチップ４と
固着されているため、各内部リード１ａのステッチ部２
の上下方向の位置は同一である。これに対して非ＬＯＣ
構造の内部リード１ｂは、ＬＯＣテープ３によりチップ
４と固着されていなく長いためＬＯＣ構造の内部リード
１ａのステッチ部２との上下の位置は異なり段差とな
る。このため、ボンディングの際、ＬＯＣ構造の内部リ
ード１ａのステッチ部２と、非ＬＯＣ構造の内部リード
１ｂのステッチ部２との間の段差により、ボンディング
の条件が厳しく良好なボンディング性が得られない。
【０００８】従来技術の第３の問題点は、封入工程にお
ける非ＬＯＣ構造の内部リード１ｂの変形によるワイヤ
ー３の露出や、ワイヤークラックが生じることである。
【０００９】その理由は、次の通りである。封入工程に
おいて封入樹脂の封入条件によって安定性のない非ＬＯ
Ｃ構造のリード１ｂが浮いたり、沈んだりする。その結
果、ワイヤー５がパッケージの外に露出しやすい。ま
た、リードフレームを封入金型で型締めする際、封入金
型に樹脂屑が付着していた場合その樹脂屑により非ＬＯ
Ｃ構造の内部リード１ｂが大きく変形する。その結果、
ワイヤー５の露出やワイヤークラックが生じる。
【００１０】従来技術の第４の問題点は、電源、グラン
ドに接続される内部リードが弱いことである。
【００１１】その理由は、次の通りである。ＬＯＣ構造
が採用されるパッケージは、主にメモリ製品である。メ
モリ製品では、非ＬＯＣ構造の内部リード１ｂが、電
源、グランドにつながることが多く、この非ＬＯＣ構造
の内部リード１ｂは、上述のように、細長く、電気抵抗
が大きいためである。
【００１２】それ故に、本発明の課題は、非ＬＯＣ構造
の内部リードの変形を防止して、リードフレームの搬送
やハンドリングの際のリードフレームの取り扱いを容易
にすることにある。
【００１３】また、本発明の他の課題は、ボンディング
工程でのＬＯＣ構造の内部リードのステッチ部と非ＬＯ
Ｃ構造の内部リードのステッチ部との間の段差を無くし
て、ボンディングの条件を広くし条件出しを容易にする
ことにある。
【００１４】また、本発明の他の課題は、非ＬＯＣ構造
の内部リードの変形を防止して、内部リードの変形に伴
うワイヤーの露出不良ワイヤークラック不良の発生を防
ぎ、封入の条件が広くなり条件出しを容易し、また、変
形の原因となる樹脂屑除去のための金型清掃時間を増や
す必要性をなくすことにある。
【００１５】更に、本発明のもう一つの課題は、電源、
グランドの強化ができ、回路上の特性・性能が向上させ
ることができるリードフレームを提供することにある。
【００１６】
【課題を解決するための手段】請求項１記載の発明によ
れば、ＬＯＣ構造と非ＬＯＣ構造が混在したリードフレ
ームにおいて、非ＬＯＣ構造の内部リードの一部に半導
体素子に固着する部分を設け、該部分をＬＯＣ構造の内
部リードのステッチ部と同様に絶縁性接着材により前記
半導体素子に固着するようにしたことを特徴とするリー
ドフレームが得られる。
【００１７】請求項２記載の発明によれば、前記絶縁性
接着材が、絶縁性接着剤であることを特徴とする請求項
１記載のリードフレームが得られる。
【００１８】請求項３記載の発明によれば、前記絶縁性
接着材が、絶縁性接着層を有する接着テープであること
を特徴とする請求項１記載のリードフレームが得られ
る。
【００１９】請求項４記載の発明によれば、ワイヤーを
通じて半導体素子のパッドに電気的に接続される第１の
ステッチ部を有し、且つ該第１のステッチ部が絶縁性接
着材により前記半導体素子の一面に固着されるＬＯＣ構
造の内部リードと、ワイヤーを通じて前記パッドに電気
的に接続される第２のステッチ部を有し、且つ該第２の
ステッチ部が前記一面から離隔している非ＬＯＣ構造の
内部リードとを含むリードフレームにおいて、前記非Ｌ
ＯＣ構造の内部リードから枝別れした少なくとも一つの
枝部を有し、該枝部は、その一部が前記絶縁性接着材に
より前記一面に固着されるように成っていることを特徴
とするリードフレームが得られる。
【００２０】請求項５記載の発明によれば、前記非ＬＯ
Ｃ構造の内部リードから前記枝部が複数枝別れしている
ことを特徴とする請求項４記載のリードフレームが得ら
れる。
【００２１】請求項６記載の発明によれば、前記非ＬＯ
Ｃ構造の内部リードと前記枝部とを結合する橋渡し部が
設けられていることを特徴とする請求項４又は５記載の
リードフレームが得られる。
【００２２】請求項７記載の発明によれば、前記絶縁性
接着材が、絶縁性接着剤であることを特徴とする請求項
４乃至６のいずれか一つの請求項に記載のリードフレー
ムが得られる。
【００２３】請求項８記載の発明によれば、前記絶縁性
接着材が、絶縁性接着層を有する接着テープであること
を特徴とする請求項４乃至６のいずれか一つの請求項に
記載のリードフレームが得られる。
【００２４】請求項９記載の発明によれば、ワイヤーを
通じて半導体素子のパッドに電気的に接続される第１の
ステッチ部を有し、該第１のステッチ部が絶縁性接着材
により前記半導体素子の一面に固着されるＬＯＣ構造の
内部リードと、ワイヤーを通じて前記パッドに電気的に
接続される第２のステッチ部を有し、該第２のステッチ
部が前記一面から離隔している非ＬＯＣ構造の内部リー
ドとを含むリードフレームにおいて、前記非ＬＯＣ構造
の内部リードの自由側端に凸部が連設され、該凸部は、
前記絶縁性接着材により前記一面に固着されるように成
っていることを特徴とするリードフレームが得られる。
【００２５】請求項１０記載の発明によれば、前記絶縁
性接着材が、絶縁性接着剤であることを特徴とする請求
項９記載のリードフレームが得られる。
【００２６】請求項１１記載の発明によれば、前記絶縁
性接着材が、絶縁性接着層を有する接着テープであるこ
とを特徴とする請求項９記載のリードフレームが得られ
る。
【００２７】請求項１２記載の発明によれば、請求項１
乃至１１の内の一つの請求項に記載のリードフレームを
用いて半導体素子を樹脂封入して成る半導体装置が得ら
れる。
【００２８】
【作用】非ＬＯＣ構造の内部リードの一部の一面に絶縁
性接着材を固着させる。これにより、ＬＯＣ構造の内部
リードのステッチ部、非ＬＯＣ構造の内部リードが絶縁
性接着材により半導体素子に固着されて、非ＬＯＣ構造
の内部リードが安定し、リードフレームの搬送、ハンド
リング等で非ＬＯＣ構造の内部リードが変形しにくくな
る。
【００２９】そして、このリードフレームを絶縁性接着
材により半導体素子と固着させる。この時、全ての内部
リードは絶縁性接着材より半導体素子と固着されている
形となるためステッチ部の段差がなくなり、ボンディン
グ条件を広くとれることができる。また、封入工程で非
ＬＯＣ構造の内部リードは、その一部が絶縁性接着材に
より半導体素子に固着されているため、リードフレーム
の状態の時よりも変形しにくくなっており、封入条件を
広くとることができる。また、封入金型で型締めする
際、樹脂屑残りより、非ＬＯＣ構造の内部リードが変形
してワイヤーが露出する恐れがなくなる。
【００３０】
【発明の実施の形態】次に本発明の第１の実施形態を図
面を参照して詳細に説明する。図１は封入行程前の第１
の実施形態のリードフレーム及び半導体素子を上方から
見た図である。チップ４の上面にはパッド６がチップ４
の長辺と平行にチップ４の中央部に配置されているだけ
でなく、チップ４の短辺に沿ってもパッド６が配置され
ており、ＬＯＣ構造だけを用いることはできない。チッ
プ４の短辺側においては、内部リード１ｂのステッチ２
がＬＯＣテープ３によってチップ４に固定されない非Ｌ
ＯＣ構造を混在させる必要がある。しかし、非ＬＯＣ構
造の内部リード１ｂは、ＬＯＣテープ３で固着されてい
ないため変形しやすい。そこで非ＬＯＣ構造の内部リー
ド１ｂの最も変形しやすい付け根に枝部７を出し、その
枝部７をＬＯＣ構造の内部リード１ａのステッチ部２と
共にＬＯＣテープ３でチップ４と固着させ半導体装置を
作製する。パッケージの組立工程は従来の工程と全く変
わりなく、このリードフレームでは、非ＬＯＣ構造の内
部リード１ｂの変形が起こりにくくなり、リードフレー
ムの取り扱いが容易になる。また、ボンディング工程に
おいて、内部リード１ａ，１ｂ間の上下方向のばらつき
もないため良好なボンディング性が得られる。
【００３１】更に封入工程では、非ＬＯＣ構造の内部リ
ード１ｂが変形しにくいため、封入の条件出しがしやす
く、封入金型を型締めする際樹脂屑が残っていたとして
も変形する可能性は低くなりワイヤーの露出、ワイヤー
クラックを防ぐことができる。
【００３２】次に本発明の第２の実施形態を図面を参照
して詳細に説明する。図２は封入行程前の第２の実施形
態のリードフレーム及び半導体素子を上方から見た図で
ある。第１の実施形態よりも非ＬＯＣ構造の内部リード
１ｂの変形防止を強化するために、非ＬＯＣ構造の内部
リード１ｂと枝部７とを互いに補強し合うように橋渡し
部８で接続したものである。橋渡し部８を設けることに
より第１の実施形態よりも更に内部リード１ｂの変形が
起こらなくなる。
【００３３】次に本発明の第３の実施形態を図面を参照
して詳細に説明する。図３は封入行程前の第３の実施形
態のリードフレーム及び半導体素子を上方から見た図で
ある。第２の実施形態よりも更に非ＬＯＣ構造の内部リ
ード１ｂの変形防止を強化するために、非ＬＯＣ構造の
内部リード１ｂに枝部７を２つ設け、これらを互いに補
強し合うように橋渡し部８で接続したものである。枝部
７を増やし、橋渡し部８を設けることにより第１及び第
２の実施形態よりも更に内部リード１ｂの変形が起こら
なくなる。
【００３４】次に本発明の第４の実施形態を図面を参照
して詳細に説明する。図４は封入行程前の第４の実施形
態のリードフレーム及び半導体素子を上方から見た図で
ある。枝部７がなくステッチ部２に凸部９を設けて、こ
の凸部９をＬＯＣテープ３でチップ４と固着させたもの
である。枝部７が無くともステッチ部２の付近に凸部９
があるため、非ＬＯＣ構造の内部リード１ｂの変形を防
止する効果がある。特に、枝部７を設けるためのスペー
スのない場合に有効である。
【００３５】
【発明の効果】本発明の第１の効果は、マウント工程前
でのリードフレームの搬送やハンドリングにおいて非Ｌ
ＯＣ構造の内部リードが変形しにくいことである。これ
により、リードフレームの取り扱いが容易になる。その
理由は、非ＬＯＣ構造の内部リードの一部が絶縁性接着
材によって他のＬＯＣ構造の内部リードと共にチップに
固着されているためである。そのため、作業上のリード
フレーム不良率は約１％から０％に抑えることができ
る。また、作業者が容易にリードフレームを扱えるため
作業性も向上し、工期削減により生産性が上がる。
【００３６】本発明の第２の効果は、ボンディング工程
で広いボンディング条件がとれることである。これによ
り、良好なボンディング性が得られる。その理由は、全
ての内部リードが絶縁性接着材によりチップと固着され
ているため、ボンディングを行うＬＯＣ構造の内部リー
ドのステッチ部と非ＬＯＣ構造の内部リードのステッチ
部との段差を押さえることができるからである。
【００３７】本発明の第３の効果は、封入工程で非ＬＯ
Ｃ構造の内部リードのワイヤー露出、ワイヤークラック
を防ぐことができる。その理由は、非ＬＯＣ構造部の内
部リードを絶縁性接着材によりチップと固着しているた
めマウント工程前のリードフレームに絶縁性接着材が固
着されているのみの状態よりも更に変形しにくくなるた
め、封入樹脂や封入金型の樹脂屑による変形を抑えら
れ、従来約１％のワイヤー露出不良率を０％にすること
ができる。更に、樹脂屑対策の金型のクリーニング頻度
を、従来封入後毎回だったものを封入２回に１回まで減
らし、工期を削減することができ、生産性の向上を図る
ことができる。
【００３８】本発明の第４の効果は、電源グランドの強
化をすることができる。これにより、回路の動作を安定
にすることができる。その理由は、非ＬＯＣ構造の内部
リードは、回路配線の電源、グランドになりやすく非Ｌ
ＯＣ構造の内部リードの一部に絶縁性接着材と固着させ
る部分を設けることにより、リードを太くするような効
果が得られるためである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のリードフレームの平
面図である。
【図２】本発明の第２の実施形態のリードフレームの平
面図である。
【図３】本発明の第３の実施形態のリードフレームの平
面図である。
【図４】本発明の第４の実施形態のリードフレームの平
面図である。
【図５】従来のＬＯＣ構造のリードフレームの平面図で
ある。
【図６】従来のＬＯＣ構造と非ＬＯＣ構造が混在したリ
ードフレームの平面図である。
【符号の説明】
１ａ ＬＯＣ構造の内部リード １ｂ 非ＬＯＣ構造の内部リード ２ ステッチ部 ３ ＬＯＣテープ ４ チップ ５ ワイヤー ６ パッド ７ 枝部 ８ 橋渡し部 ９ 凸部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深町 健 東京都港区芝五丁目７番１号 日本電気株 式会社内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 ＬＯＣ構造と非ＬＯＣ構造が混在したリ
    ードフレームにおいて、非ＬＯＣ構造の内部リードの一
    部に半導体素子に固着する部分を設け、該部分をＬＯＣ
    構造の内部リードのステッチ部と同様に絶縁性接着材に
    より前記半導体素子に固着するようにしたことを特徴と
    するリードフレーム。
  2. 【請求項２】 前記絶縁性接着材が、絶縁性接着剤であ
    ることを特徴とする請求項１記載のリードフレーム。
  3. 【請求項３】 前記絶縁性接着材が、絶縁性接着層を有
    する接着テープであることを特徴とする請求項１記載の
    リードフレーム。
  4. 【請求項４】 ワイヤーを通じて半導体素子のパッドに
    電気的に接続される第１のステッチ部を有し、且つ該第
    １のステッチ部が絶縁性接着材により前記半導体素子の
    一面に固着されるＬＯＣ構造の内部リードと、ワイヤー
    を通じて前記パッドに電気的に接続される第２のステッ
    チ部を有し、且つ該第２のステッチ部が前記一面から離
    隔している非ＬＯＣ構造の内部リードとを含むリードフ
    レームにおいて、前記非ＬＯＣ構造の内部リードから枝
    別れした少なくとも一つの枝部を有し、該枝部は、その
    一部が前記絶縁性接着材により前記一面に固着されるよ
    うに成っていることを特徴とするリードフレーム。
  5. 【請求項５】 前記非ＬＯＣ構造の内部リードから前記
    枝部が複数枝別れしていることを特徴とする請求項４記
    載のリードフレーム。
  6. 【請求項６】 前記非ＬＯＣ構造の内部リードと前記枝
    部とを結合する橋渡し部が設けられていることを特徴と
    する請求項４又は５記載のリードフレーム。
  7. 【請求項７】 前記絶縁性接着材が、絶縁性接着剤であ
    ることを特徴とする請求項４乃至６のいずれか一つの請
    求項に記載のリードフレーム。
  8. 【請求項８】 前記絶縁性接着材が、絶縁性接着層を有
    する接着テープであることを特徴とする請求項４乃至６
    のいずれか一つの請求項に記載のリードフレーム。
  9. 【請求項９】 ワイヤーを通じて半導体素子のパッドに
    電気的に接続される第１のステッチ部を有し、該第１の
    ステッチ部が絶縁性接着材により前記半導体素子の一面
    に固着されるＬＯＣ構造の内部リードと、ワイヤーを通
    じて前記パッドに電気的に接続される第２のステッチ部
    を有し、該第２のステッチ部が前記一面から離隔してい
    る非ＬＯＣ構造の内部リードとを含むリードフレームに
    おいて、前記非ＬＯＣ構造の内部リードの自由側端に凸
    部が連設され、該凸部は、前記絶縁性接着材により前記
    一面に固着されるように成っていることを特徴とするリ
    ードフレーム。
  10. 【請求項１０】 前記絶縁性接着材が、絶縁性接着剤で
    あることを特徴とする請求項９記載のリードフレーム。
  11. 【請求項１１】 前記絶縁性接着材が、絶縁性接着層を
    有する接着テープであることを特徴とする請求項９記載
    のリードフレーム。
  12. 【請求項１２】 請求項１乃至１１の内の一つの請求項
    に記載のリードフレームを用いて半導体素子を樹脂封入
    して成る半導体装置。
JP10122419A 1998-05-01 1998-05-01 リードフレーム及びそれを用いた半導体装置 Expired - Fee Related JP3063847B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10122419A JP3063847B2 (ja) 1998-05-01 1998-05-01 リードフレーム及びそれを用いた半導体装置
US09/303,281 US6259152B1 (en) 1998-05-01 1999-04-30 Hybrid leadframe having conductive leads less deformable and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10122419A JP3063847B2 (ja) 1998-05-01 1998-05-01 リードフレーム及びそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPH11317485A true JPH11317485A (ja) 1999-11-16
JP3063847B2 JP3063847B2 (ja) 2000-07-12

Family

ID=14835370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10122419A Expired - Fee Related JP3063847B2 (ja) 1998-05-01 1998-05-01 リードフレーム及びそれを用いた半導体装置

Country Status (2)

Country Link
US (1) US6259152B1 (ja)
JP (1) JP3063847B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
US7433824B2 (en) * 2002-09-04 2008-10-07 Microsoft Corporation Entropy coding by adapting coding between level and run-length/level modes
JP4705881B2 (ja) * 2006-05-09 2011-06-22 パナソニック株式会社 リードフレーム及びそれを用いた半導体装置
KR101609441B1 (ko) * 2014-03-27 2016-04-05 강명수 농약 탱크용 수위 조절 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218281A (ja) * 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置
US5563443A (en) * 1993-03-13 1996-10-08 Texas Instruments Incorporated Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US5545920A (en) 1994-09-13 1996-08-13 Texas Instruments Incorporated Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
JPH0936297A (ja) * 1995-07-25 1997-02-07 Fujitsu Ltd 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム
JPH1022442A (ja) 1996-07-05 1998-01-23 Hitachi Cable Ltd Ｌｏｃ用リードフレーム
US6040620A (en) * 1996-07-05 2000-03-21 Hitachi Cable, Ltd. Lead frame for LOC having a regulating lead to prevent variation in adhesive coverage
JP2859223B2 (ja) * 1996-10-29 1999-02-17 日本電気アイシーマイコンシステム株式会社 半導体装置
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3535687B2 (ja) 1997-03-07 2004-06-07 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
JP3063847B2 (ja) 2000-07-12
US6259152B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
US8058720B2 (en) Semiconductor package
US7247944B2 (en) Connector assembly
JPH06105721B2 (ja) 半導体装置
JPH1174440A (ja) 樹脂封止型半導体装置およびその製造方法
JP2923236B2 (ja) リード・オン・チップ半導体パッケージおよびその製造方法
US7875968B2 (en) Leadframe, semiconductor package and support lead for bonding with groundwires
JPS5992556A (ja) 半導体装置
JP3063847B2 (ja) リードフレーム及びそれを用いた半導体装置
US5883424A (en) Lead frame for hollow plastic package
US5075758A (en) Semiconductor device
JPS61147555A (ja) 半導体装置
CN101211883A (zh) 芯片封装结构
KR100352120B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
JPH0437050A (ja) 樹脂封止型半導体装置
JPH11150208A (ja) 半導体素子の実装方法
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
JPS6046058A (ja) 半導体装置
JPS60226152A (ja) リ−ドフレ−ム
KR20030041530A (ko) 내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지
KR20000040322A (ko) 반도체패키지
JPH0582701A (ja) 樹脂封止型半導体装置
JPH02164055A (ja) 半導体装置
JPS6195557A (ja) 半導体装置
JPH08227966A (ja) 半導体装置
JPH0426215B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees