JPH11297891A - チップパッケ―ジ及びその製造方法 - Google Patents
チップパッケ―ジ及びその製造方法Info
- Publication number
- JPH11297891A JPH11297891A JP3578899A JP3578899A JPH11297891A JP H11297891 A JPH11297891 A JP H11297891A JP 3578899 A JP3578899 A JP 3578899A JP 3578899 A JP3578899 A JP 3578899A JP H11297891 A JPH11297891 A JP H11297891A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- layer
- chip package
- copper
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 電解めっき法によりめっきを施し、パッド強
度を確保しながら、めっき用引き出し線をなくし、配線
の高密度化及び電気特性の改善を図ること。 【解決手段】 銅箔３、無電解銅めっき層６ａ及び電解
銅めっき層６ｂに通電することにより、銅箔３、無電解
銅めっき層６ａ及び電解銅めっき層６ｂ表面のＤＦＲ８
で覆われていない部分に銅箔３に電解めっき法によるＮ
ｉ／Ａｕ層９を形成し、その後Ｎｉ／Ａｕ層９をマスク
として銅箔３、無電解銅めっき層６ａ及び電解銅めっき
層６ｂをエッチングする。
度を確保しながら、めっき用引き出し線をなくし、配線
の高密度化及び電気特性の改善を図ること。 【解決手段】 銅箔３、無電解銅めっき層６ａ及び電解
銅めっき層６ｂに通電することにより、銅箔３、無電解
銅めっき層６ａ及び電解銅めっき層６ｂ表面のＤＦＲ８
で覆われていない部分に銅箔３に電解めっき法によるＮ
ｉ／Ａｕ層９を形成し、その後Ｎｉ／Ａｕ層９をマスク
として銅箔３、無電解銅めっき層６ａ及び電解銅めっき
層６ｂをエッチングする。
Description
【０００１】
【発明の属する技術分野】本発明はチップパッケージ及
びその製造方法に関し、より詳細にはＢＧＡパッケー
ジ、あるいはフリップチップパッケージ等と呼称される
パッケージを含み、主にＬＳＩチップ等のチップ搭載用
パッケージとして用いられ、樹脂基板の片面あるいは両
面に金属層をエッチング処理して形成された配線パター
ン及びボールパッドを有するタイプのチップパッケージ
及びその製造方法に関する。
びその製造方法に関し、より詳細にはＢＧＡパッケー
ジ、あるいはフリップチップパッケージ等と呼称される
パッケージを含み、主にＬＳＩチップ等のチップ搭載用
パッケージとして用いられ、樹脂基板の片面あるいは両
面に金属層をエッチング処理して形成された配線パター
ン及びボールパッドを有するタイプのチップパッケージ
及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置における高密度化、高速化の
要請を受けて多端子化が可能なＢＧＡ（Ball Grid Arra
y)やフリップチップパッケージ等が最近では注目を集め
ている。ＢＧＡはマイクロプロセッサーやＡＳＩＣ等の
ように多端子化が要求されているＩＣの実装に最適であ
り、下記のような特徴を備えている。
要請を受けて多端子化が可能なＢＧＡ（Ball Grid Arra
y)やフリップチップパッケージ等が最近では注目を集め
ている。ＢＧＡはマイクロプロセッサーやＡＳＩＣ等の
ように多端子化が要求されているＩＣの実装に最適であ
り、下記のような特徴を備えている。
【０００３】（ａ）ボールが面的に配置されるため、Ｑ
ＦＰ（Quad Flat Package)など、リードフレームを用い
た実装技術よりはるかに多端子化が可能であり、ＰＧＡ
（Pin Grid Array) に比べてもさらなる多端子化が可
能。
ＦＰ（Quad Flat Package)など、リードフレームを用い
た実装技術よりはるかに多端子化が可能であり、ＰＧＡ
（Pin Grid Array) に比べてもさらなる多端子化が可
能。
【０００４】（ｂ）リードピッチがＱＦＰより大きく、
このためマウンタなどの精度が甘くてもよく、実装歩留
りが向上する。
このためマウンタなどの精度が甘くてもよく、実装歩留
りが向上する。
【０００５】（ｃ）コストが比較的安い。
【０００６】（ｄ）熱放散性に優れ、低インピーダンス
化が可能。
化が可能。
【０００７】最近まではＢＧＡのなかでも信頼性の点か
らセラミック製ＢＧＡが注目を浴びていたが、低コスト
化の点からプラスチックアレイパッケージにその重点が
移行してきている。この種プラスチックアレイパッケー
ジを広く解釈するとＰＢＧＡ（Plastic ＢＧＡ），ＴＢ
ＧＡ（Tape ＢＧＡ），μ−ＢＧＡ，ＣＳＰ（Chip Siz
e Package,Chip Scale Package) 等が存在する。
らセラミック製ＢＧＡが注目を浴びていたが、低コスト
化の点からプラスチックアレイパッケージにその重点が
移行してきている。この種プラスチックアレイパッケー
ジを広く解釈するとＰＢＧＡ（Plastic ＢＧＡ），ＴＢ
ＧＡ（Tape ＢＧＡ），μ−ＢＧＡ，ＣＳＰ（Chip Siz
e Package,Chip Scale Package) 等が存在する。
【０００８】ＰＢＧＡの一例を図１９に示す。樹脂基板
１２のＩＣチップ１１搭載面には配線パターン１３が形
成され、他面にはボールパッド１４が多数形成され、こ
れらボールパッド１４と配線パターン１３とは配線用の
スルーホール１６を介して接続され、またＩＣチップ１
１の下面は放熱用のスルーホール１７を介してボールパ
ッド１４に接続され、これらボールパッド１４上にはハ
ンダボール１５が溶着されている。配線パターン１３は
ボンディング用パッド１３ａ、ワイヤボンダ１８を介し
てＩＣチップ１１上に形成されたパッド（図示せず）に
接続されている。そしてＩＣチップ１１、ワイヤボンダ
１８、配線パターン１３の大部分を含む部分はモールド
樹脂１９により被覆されている。
１２のＩＣチップ１１搭載面には配線パターン１３が形
成され、他面にはボールパッド１４が多数形成され、こ
れらボールパッド１４と配線パターン１３とは配線用の
スルーホール１６を介して接続され、またＩＣチップ１
１の下面は放熱用のスルーホール１７を介してボールパ
ッド１４に接続され、これらボールパッド１４上にはハ
ンダボール１５が溶着されている。配線パターン１３は
ボンディング用パッド１３ａ、ワイヤボンダ１８を介し
てＩＣチップ１１上に形成されたパッド（図示せず）に
接続されている。そしてＩＣチップ１１、ワイヤボンダ
１８、配線パターン１３の大部分を含む部分はモールド
樹脂１９により被覆されている。
【０００９】また、ボンディング用パッド１３ａ及びボ
ールパッド１４にはボンディング性及びハンダボール１
５の溶着性を高めるために通常Ｎｉ／Ａｕめっき（図示
せず）が施されており、そのための電解めっき用の配線
が例えば図２０に示したように形成されている。各ボン
ディング用パッド１３ａ及びボールパッド１４はめっき
用引き出し線２０を介してタイバー２１に接続され、め
っき終了後、カット線２２においてカットされ、各デバ
イスを構成するようになっており、めっきが不必要な部
分はソルダマスク２３によりめっき処理の前にあらかじ
め被覆されている。
ールパッド１４にはボンディング性及びハンダボール１
５の溶着性を高めるために通常Ｎｉ／Ａｕめっき（図示
せず）が施されており、そのための電解めっき用の配線
が例えば図２０に示したように形成されている。各ボン
ディング用パッド１３ａ及びボールパッド１４はめっき
用引き出し線２０を介してタイバー２１に接続され、め
っき終了後、カット線２２においてカットされ、各デバ
イスを構成するようになっており、めっきが不必要な部
分はソルダマスク２３によりめっき処理の前にあらかじ
め被覆されている。
【００１０】図２１及び図２２に放熱板付ＢＧＡの一例
を示す。テープ状の薄い樹脂基板３２の形成にはＢＴ(B
ismaleimide Triazine) が使用されている。ＢＴ樹脂は
ポリイミド樹脂とほぼ同等の熱変形温度（３００℃）
と、ポリイミド樹脂よりも優れた銅箔との接着力及び加
工性を持つためＬＳＩパッケージに広く使用されてい
る。樹脂基板３２の下面には銅箔をエッチング処理する
ことにより形成された配線パターン（図示せず）とボー
ルパッド３４とが形成され、ボールパッド３４にはハン
ダボール１５が溶着されている。樹脂基板３２の上面に
はＩＣチップ１１の収容空間となるキャビティ３５を有
するＣｕリング３３が貼着され、Ｃｕリング３３のさら
に上面にはＣｕ製のヒートスプレッダ３８が接着シート
３８ａを介して貼着されている。また樹脂基板３２の中
央部にはキャビティ３５を囲むようにダム３６が形成さ
れ、ワイヤボンダ１８の接続の後、キャビティ３５に注
形樹脂３９が注入固化されるようになっている。ボール
パッド３４やボンディングパッド（図示せず）は図２２
に示したようにＣｕ層３４ａ、Ｎｉ／Ａｕ層３４ｂから
なっており、Ｎｉ／Ａｕ層３４ｂの周囲にはソルダマス
ク４３が形成されている。
を示す。テープ状の薄い樹脂基板３２の形成にはＢＴ(B
ismaleimide Triazine) が使用されている。ＢＴ樹脂は
ポリイミド樹脂とほぼ同等の熱変形温度（３００℃）
と、ポリイミド樹脂よりも優れた銅箔との接着力及び加
工性を持つためＬＳＩパッケージに広く使用されてい
る。樹脂基板３２の下面には銅箔をエッチング処理する
ことにより形成された配線パターン（図示せず）とボー
ルパッド３４とが形成され、ボールパッド３４にはハン
ダボール１５が溶着されている。樹脂基板３２の上面に
はＩＣチップ１１の収容空間となるキャビティ３５を有
するＣｕリング３３が貼着され、Ｃｕリング３３のさら
に上面にはＣｕ製のヒートスプレッダ３８が接着シート
３８ａを介して貼着されている。また樹脂基板３２の中
央部にはキャビティ３５を囲むようにダム３６が形成さ
れ、ワイヤボンダ１８の接続の後、キャビティ３５に注
形樹脂３９が注入固化されるようになっている。ボール
パッド３４やボンディングパッド（図示せず）は図２２
に示したようにＣｕ層３４ａ、Ｎｉ／Ａｕ層３４ｂから
なっており、Ｎｉ／Ａｕ層３４ｂの周囲にはソルダマス
ク４３が形成されている。
【００１１】図２１に示したタイプの放熱板付ＢＧＡの
場合、スペ−ス的に図２０に示したようなめっき用引き
出し線２０の配置が困難であるため、Ｎｉ／Ａｕ層３４
ｂの形成は無電解めっき法により行われており、図２０
に示したようなめっき用引き出し線２０やタイバー２１
は製造過程中にも形成されていない。
場合、スペ−ス的に図２０に示したようなめっき用引き
出し線２０の配置が困難であるため、Ｎｉ／Ａｕ層３４
ｂの形成は無電解めっき法により行われており、図２０
に示したようなめっき用引き出し線２０やタイバー２１
は製造過程中にも形成されていない。
【００１２】また、フリップチップボンディングにより
半導体素子が搭載された従来のフリップチップパッケー
ジの一例を図２３及び図２４に示す。樹脂基板１２のチ
ップ１１の搭載面には配線パターン１３とボ−ルパッド
１４ａとが形成され、他面にはボ−ルパッド１４ｂが多
数形成され、これらボ−ルパッド１４ｂと配線パターン
１３とは配線用のスルーホール１６を介して接続され、
またチップ１１の下面のボ−ルパッド１４ａは放熱用の
スルーホール１７を介してボ−ルパッド１４ｂに接続さ
れ、これらボ−ルパッド１４ｂ上にはハンダボール１５
が溶着されている。配線パターン１３はボ−ルパッド１
４ａ上に溶着されたハンダボール１５を介してチップ１
１に接続されている。チップ１１と樹脂基板１２との間
のスペ−スには、モ−ルド樹脂１９が充填されている。
またボ−ルパッド１４ａ、１４ｂを除いた配線パターン
１３の部分にはソルダマスク２３が形成され、ボ−ルパ
ッド１４ａ、１４ｂは、図２４に示したようにＣｕ層３
４ａ、Ｎｉ／Ａｕ層３４ｂからなっており、Ｎｉ／Ａｕ
層３４ｂの周囲にソルダマスク２３が形成されている。
半導体素子が搭載された従来のフリップチップパッケー
ジの一例を図２３及び図２４に示す。樹脂基板１２のチ
ップ１１の搭載面には配線パターン１３とボ−ルパッド
１４ａとが形成され、他面にはボ−ルパッド１４ｂが多
数形成され、これらボ−ルパッド１４ｂと配線パターン
１３とは配線用のスルーホール１６を介して接続され、
またチップ１１の下面のボ−ルパッド１４ａは放熱用の
スルーホール１７を介してボ−ルパッド１４ｂに接続さ
れ、これらボ−ルパッド１４ｂ上にはハンダボール１５
が溶着されている。配線パターン１３はボ−ルパッド１
４ａ上に溶着されたハンダボール１５を介してチップ１
１に接続されている。チップ１１と樹脂基板１２との間
のスペ−スには、モ−ルド樹脂１９が充填されている。
またボ−ルパッド１４ａ、１４ｂを除いた配線パターン
１３の部分にはソルダマスク２３が形成され、ボ−ルパ
ッド１４ａ、１４ｂは、図２４に示したようにＣｕ層３
４ａ、Ｎｉ／Ａｕ層３４ｂからなっており、Ｎｉ／Ａｕ
層３４ｂの周囲にソルダマスク２３が形成されている。
【００１３】図２３及び図２４に示したようなフリップ
チップパッケージのＮｉ／Ａｕ層３４ｂの形成は電解め
っき法ではなく、無電解めっき法により行なわれてい
る。これはフリップチップパッケージでは、高密度配線
となることが多く、該高密度配線間に電解めっき用の引
き出し線を形成することは困難なためである。
チップパッケージのＮｉ／Ａｕ層３４ｂの形成は電解め
っき法ではなく、無電解めっき法により行なわれてい
る。これはフリップチップパッケージでは、高密度配線
となることが多く、該高密度配線間に電解めっき用の引
き出し線を形成することは困難なためである。
【００１４】
【発明が解決しようとする課題】図１９及び図２０に示
したタイプのＰＢＧＡの場合、電解めっきを施すために
各ボンディング用パッド１３ａやボールパッド１４に接
続された多くのめっき用引き出し線２０やタイバー２１
を形成しなければならず、配線パターン１３及びボール
パッド１４の高密度化の妨げとなっていた。まためっき
後もカット線２２内側のめっき用引き出し線２０は残
り、これらが反射ノイズの発生源となり電気特性に悪影
響を及ぼす虞があった。
したタイプのＰＢＧＡの場合、電解めっきを施すために
各ボンディング用パッド１３ａやボールパッド１４に接
続された多くのめっき用引き出し線２０やタイバー２１
を形成しなければならず、配線パターン１３及びボール
パッド１４の高密度化の妨げとなっていた。まためっき
後もカット線２２内側のめっき用引き出し線２０は残
り、これらが反射ノイズの発生源となり電気特性に悪影
響を及ぼす虞があった。
【００１５】他方、図２１及び図２２に示したタイプの
放熱板付ＢＧＡの場合、無電解めっき法によるため、め
っき用引き出し線２０やタイバー２１の形成は不要であ
り、上記した配線の高密度化等に関する問題はなくなっ
たが、ボールパッド３４へのハンダボール１５の接着強
度が低く、不安定となり易いといった課題があった。
放熱板付ＢＧＡの場合、無電解めっき法によるため、め
っき用引き出し線２０やタイバー２１の形成は不要であ
り、上記した配線の高密度化等に関する問題はなくなっ
たが、ボールパッド３４へのハンダボール１５の接着強
度が低く、不安定となり易いといった課題があった。
【００１６】また図２３及び図２４に示したタイプのフ
リップチップパッケージの場合も、図２１及び図２２に
示したタイプの放熱板付ＢＧＡの場合と同様、無電解め
っき法によるため、めっき用引き出し線２０やタイバー
２１の形成は不要であり、上記した配線の高密度化等に
関する問題はなくなったが、ボールパッド１４ａ、１４
ｂへのハンダボール１５の接着強度が低く、不安定とな
り易いといった課題があった。
リップチップパッケージの場合も、図２１及び図２２に
示したタイプの放熱板付ＢＧＡの場合と同様、無電解め
っき法によるため、めっき用引き出し線２０やタイバー
２１の形成は不要であり、上記した配線の高密度化等に
関する問題はなくなったが、ボールパッド１４ａ、１４
ｂへのハンダボール１５の接着強度が低く、不安定とな
り易いといった課題があった。
【００１７】本発明は上記課題に鑑みなされたものであ
って、電解めっき法によりめっきを施し、ハンダボール
のパッドへの接着強度を確保しながら、しかもめっき用
引き出し線の形成を不要として高密度化の実現及び電気
特性の改善を可能とするチップパッケージ及びその製造
方法を提供することを目的としている。
って、電解めっき法によりめっきを施し、ハンダボール
のパッドへの接着強度を確保しながら、しかもめっき用
引き出し線の形成を不要として高密度化の実現及び電気
特性の改善を可能とするチップパッケージ及びその製造
方法を提供することを目的としている。
【００１８】
【課題を解決するための手段及びその効果】上記目的を
達成するために、本発明に係るチップパッケージ（１）
は、樹脂基板の片面あるいは両面に金属層をエッチング
処理して形成された配線パターン及びボールパッドを有
するチップパッケージにおいて、前記配線パターン及び
ボールパッドの表面側が電解めっき法によるＮｉ被膜及
びＡｕ被膜により覆われ、かつ電解めっき時の通電が前
記金属層に行われ、電解めっき用の引き出し線が形成さ
れていないことを特徴としている。
達成するために、本発明に係るチップパッケージ（１）
は、樹脂基板の片面あるいは両面に金属層をエッチング
処理して形成された配線パターン及びボールパッドを有
するチップパッケージにおいて、前記配線パターン及び
ボールパッドの表面側が電解めっき法によるＮｉ被膜及
びＡｕ被膜により覆われ、かつ電解めっき時の通電が前
記金属層に行われ、電解めっき用の引き出し線が形成さ
れていないことを特徴としている。
【００１９】上記チップパッケージ（１）によれば、電
解めっき時の通電が前記金属層に行われるため、通常必
要とされる電解めっき用の引き出し線が不要となり、こ
れら引き出し線の存在による高密度化阻害、電気特性の
劣化を防止することができる。また、Ｎｉ被膜及びＡｕ
被膜形成のためのめっきは電解めっき法によるため、ハ
ンダボールの接着強度も十分な値を得ることができる。
解めっき時の通電が前記金属層に行われるため、通常必
要とされる電解めっき用の引き出し線が不要となり、こ
れら引き出し線の存在による高密度化阻害、電気特性の
劣化を防止することができる。また、Ｎｉ被膜及びＡｕ
被膜形成のためのめっきは電解めっき法によるため、ハ
ンダボールの接着強度も十分な値を得ることができる。
【００２０】また本発明に係るチップパッケージ（２）
は、上記チップパッケージ（１）において、前記金属層
が銅箔及び無電解銅めっき層を含んで構成されているこ
とを特徴としている。
は、上記チップパッケージ（１）において、前記金属層
が銅箔及び無電解銅めっき層を含んで構成されているこ
とを特徴としている。
【００２１】上記チップパッケージ（２）によれば、前
記金属層の厚さを十分に確保することができ、前記銅箔
は前記樹脂基板への密着性、強度に優れ、また電解めっ
き法による前記Ｎｉ被膜及びＡｕ被膜の形成時には前記
銅箔に大電流を流すことができる。
記金属層の厚さを十分に確保することができ、前記銅箔
は前記樹脂基板への密着性、強度に優れ、また電解めっ
き法による前記Ｎｉ被膜及びＡｕ被膜の形成時には前記
銅箔に大電流を流すことができる。
【００２２】また本発明に係るチップパッケージ（３）
は、上記チップパッケージ（１）において、前記金属層
が無電解銅めっき層を含んで構成されていることを特徴
としている。
は、上記チップパッケージ（１）において、前記金属層
が無電解銅めっき層を含んで構成されていることを特徴
としている。
【００２３】上記チップパッケージ（３）によれば、前
記無電解銅めっき層による前記金属層はその厚さを１ミ
クロン程度にまで薄く形成することが可能であり、その
後のパタ−ニングの際のエッチングが容易となり、エッ
チングの際のオ−バ−ハング量を極力抑えることがで
き、配線パタ−ンの高密度化が容易となる。
記無電解銅めっき層による前記金属層はその厚さを１ミ
クロン程度にまで薄く形成することが可能であり、その
後のパタ−ニングの際のエッチングが容易となり、エッ
チングの際のオ−バ−ハング量を極力抑えることがで
き、配線パタ−ンの高密度化が容易となる。
【００２４】また本発明に係るチップパッケージ（４）
は、上記チップパッケージ（１）〜（３）のいずれかに
おいて、前記樹脂基板にスルーホールが形成され、該ス
ルーホールの側壁面が電解めっき法によるＮｉ被膜及び
Ａｕ被膜により覆われていることを特徴としている。
は、上記チップパッケージ（１）〜（３）のいずれかに
おいて、前記樹脂基板にスルーホールが形成され、該ス
ルーホールの側壁面が電解めっき法によるＮｉ被膜及び
Ａｕ被膜により覆われていることを特徴としている。
【００２５】従来は、スルーホールの側壁面にはＣｕめ
っきのみが行われ、Ｎｉ／Ａｕめっきは行われていなか
ったが、上記チップパッケージ（４）によれば、配線パ
ターンやボールパッドの表面側のみならず、スルーホー
ルの側壁面にも電解めっき法によるＮｉ／Ａｕめっき被
膜が形成されているため、チップパッケージの信頼性を
向上させることができる。
っきのみが行われ、Ｎｉ／Ａｕめっきは行われていなか
ったが、上記チップパッケージ（４）によれば、配線パ
ターンやボールパッドの表面側のみならず、スルーホー
ルの側壁面にも電解めっき法によるＮｉ／Ａｕめっき被
膜が形成されているため、チップパッケージの信頼性を
向上させることができる。
【００２６】また、本発明に係るチップパッケージの製
造方法（１）は、樹脂基板の片面あるいは両面に形成さ
れた金属層の表面にめっきレジストパターンを形成する
工程、前記金属層に通電して前記めっきレジストパター
ンに覆われていない前記金属層表面に電解めっき法によ
るＮｉ及びＡｕ被膜を形成する工程、前記めっきレジス
トパターンを除去し、前記Ｎｉ／Ａｕ被膜をエッチング
マスクとして前記金属層をエッチングする工程、を含ん
でいることを特徴としている。
造方法（１）は、樹脂基板の片面あるいは両面に形成さ
れた金属層の表面にめっきレジストパターンを形成する
工程、前記金属層に通電して前記めっきレジストパター
ンに覆われていない前記金属層表面に電解めっき法によ
るＮｉ及びＡｕ被膜を形成する工程、前記めっきレジス
トパターンを除去し、前記Ｎｉ／Ａｕ被膜をエッチング
マスクとして前記金属層をエッチングする工程、を含ん
でいることを特徴としている。
【００２７】上記チップパッケージの製造方法（１）に
よれば、前記金属層表面の前記めっきレジストパターン
で覆われていない部分に電解めっき法によるＮｉ／Ａｕ
被膜が形成され、次にこのＮｉ／Ａｕ被膜をエッチング
マスクとして前記通電に使用された前記金属層がエッチ
ングされるため、配線パターン及びボールパッドとなる
部分以外を前記めっきレジストパターンで被覆しておけ
ば、金属層／Ｎｉ／Ａｕ被膜からなる配線パターン及び
ボールパッドを電解めっき用の引き出し線を形成するこ
となく形成することができる。しかもＮｉ／Ａｕ被膜は
電解めっき法により形成されるため十分なハンダボール
に対する接着強度を有するものとなる。
よれば、前記金属層表面の前記めっきレジストパターン
で覆われていない部分に電解めっき法によるＮｉ／Ａｕ
被膜が形成され、次にこのＮｉ／Ａｕ被膜をエッチング
マスクとして前記通電に使用された前記金属層がエッチ
ングされるため、配線パターン及びボールパッドとなる
部分以外を前記めっきレジストパターンで被覆しておけ
ば、金属層／Ｎｉ／Ａｕ被膜からなる配線パターン及び
ボールパッドを電解めっき用の引き出し線を形成するこ
となく形成することができる。しかもＮｉ／Ａｕ被膜は
電解めっき法により形成されるため十分なハンダボール
に対する接着強度を有するものとなる。
【００２８】また、本発明に係るチップパッケージの製
造方法（２）は、上記チップパッケージの製造方法
（１）において、前記金属層が銅箔及び無電解銅めっき
層及び電解銅めっき層により形成されていることを特徴
としている。
造方法（２）は、上記チップパッケージの製造方法
（１）において、前記金属層が銅箔及び無電解銅めっき
層及び電解銅めっき層により形成されていることを特徴
としている。
【００２９】上記チップパッケージの製造方法（２）に
よれば、電解めっき法によるＮｉ／Ａｕ被膜の形成の前
に、前記樹脂基板に形成されたスル−ホ−ルに前記無電
解銅めっき層及び電解銅めっき層を形成しておくことが
でき、前記スル−ホ−ル部分にも電解めっき法によるＮ
ｉ／Ａｕ被膜を形成することができ、チップパッケージ
の信頼性を向上させることができる。
よれば、電解めっき法によるＮｉ／Ａｕ被膜の形成の前
に、前記樹脂基板に形成されたスル−ホ−ルに前記無電
解銅めっき層及び電解銅めっき層を形成しておくことが
でき、前記スル−ホ−ル部分にも電解めっき法によるＮ
ｉ／Ａｕ被膜を形成することができ、チップパッケージ
の信頼性を向上させることができる。
【００３０】また、本発明に係るチップパッケージの製
造方法（３）は、上記チップパッケージの製造方法
（１）において、前記金属層が無電解銅めっき層、ある
いは銅箔及び無電解銅めっき層により形成されているこ
とを特徴としている。
造方法（３）は、上記チップパッケージの製造方法
（１）において、前記金属層が無電解銅めっき層、ある
いは銅箔及び無電解銅めっき層により形成されているこ
とを特徴としている。
【００３１】上記チップパッケージの製造方法（３）に
よれば、前記樹脂基板にスル−ホ−ルを形成した後、前
記無電解銅めっき層を形成することにより、配線パター
ン及びボールパッドのための金属層と前記スル−ホ−ル
部分のための金属層とを同時に形成することができ、チ
ップパッケージの製造工程を簡略化することができる。
また前記無電解銅めっき層はその厚さを１ミクロン程度
にまで薄く形成することが可能であり、その後の金属層
としての前記無電解銅めっき層のエッチングは容易であ
り、前記無電解銅めっき層のエッチングの際のオ−バ−
ハング量を極力抑えて配線パタ−ンの高密度化を容易に
達成することができる。また、前記金属層が銅箔及び無
電解銅めっき層により形成されている場合には、上記効
果の他、前記金属層の前記樹脂基板への密着強度を高め
ることができる。
よれば、前記樹脂基板にスル−ホ−ルを形成した後、前
記無電解銅めっき層を形成することにより、配線パター
ン及びボールパッドのための金属層と前記スル−ホ−ル
部分のための金属層とを同時に形成することができ、チ
ップパッケージの製造工程を簡略化することができる。
また前記無電解銅めっき層はその厚さを１ミクロン程度
にまで薄く形成することが可能であり、その後の金属層
としての前記無電解銅めっき層のエッチングは容易であ
り、前記無電解銅めっき層のエッチングの際のオ−バ−
ハング量を極力抑えて配線パタ−ンの高密度化を容易に
達成することができる。また、前記金属層が銅箔及び無
電解銅めっき層により形成されている場合には、上記効
果の他、前記金属層の前記樹脂基板への密着強度を高め
ることができる。
【００３２】また、本発明に係るチップパッケージの製
造方法（４）は、上記チップパッケージの製造方法
（１）〜（３）のいずれかにおいて、前記樹脂基板にス
ルーホールを形成した後、該スルーホールの側壁面に銅
の無電解めっき処理及び電解めっき処理を施す工程を含
んでいることを特徴としている。
造方法（４）は、上記チップパッケージの製造方法
（１）〜（３）のいずれかにおいて、前記樹脂基板にス
ルーホールを形成した後、該スルーホールの側壁面に銅
の無電解めっき処理及び電解めっき処理を施す工程を含
んでいることを特徴としている。
【００３３】上記チップパッケージの製造方法（４）に
よれば、電解めっき法によるＮｉ／Ａｕめっき処理の前
にスルーホールの側壁面に良導体であるＣｕのめっき膜
が形成されているので、前記スルーホールの側壁面にも
電解めっき法によるＮｉ／Ａｕめっき被膜を形成するこ
とができる。従ってチップパッケージの信頼性を高める
ことができる。
よれば、電解めっき法によるＮｉ／Ａｕめっき処理の前
にスルーホールの側壁面に良導体であるＣｕのめっき膜
が形成されているので、前記スルーホールの側壁面にも
電解めっき法によるＮｉ／Ａｕめっき被膜を形成するこ
とができる。従ってチップパッケージの信頼性を高める
ことができる。
【００３４】また、本発明に係るチップパッケージの製
造方法（５）は、上記チップパッケージの製造方法
（１）〜（４）のいずれかにおいて、前記めっきレジス
トパターンの形成にアクリル樹脂を主成分とするドライ
フィルムレジストを用いることを特徴としている。
造方法（５）は、上記チップパッケージの製造方法
（１）〜（４）のいずれかにおいて、前記めっきレジス
トパターンの形成にアクリル樹脂を主成分とするドライ
フィルムレジストを用いることを特徴としている。
【００３５】アクリル樹脂を主成分とするドライフィル
ムレジストはＣｕ／Ｎｉ／Ａｕめっき液に対する耐性が
高く、しかも剥離液による剥離性も良好で剥離残りを生
じない。従って上記チップパッケージの製造方法（５）
によれば、正確な配線パターン及びボールパッドを形成
することができ、ショートの発生率も低く抑えることが
容易となる。
ムレジストはＣｕ／Ｎｉ／Ａｕめっき液に対する耐性が
高く、しかも剥離液による剥離性も良好で剥離残りを生
じない。従って上記チップパッケージの製造方法（５）
によれば、正確な配線パターン及びボールパッドを形成
することができ、ショートの発生率も低く抑えることが
容易となる。
【００３６】また、本発明に係るチップパッケージの製
造方法（６）は、上記チップパッケージの製造方法
（１）〜（４）のいずれかにおいて、前記めっきレジス
トパターンの形成にアクリル樹脂を主成分とする液状レ
ジストを用いることを特徴としている。
造方法（６）は、上記チップパッケージの製造方法
（１）〜（４）のいずれかにおいて、前記めっきレジス
トパターンの形成にアクリル樹脂を主成分とする液状レ
ジストを用いることを特徴としている。
【００３７】アクリル樹脂を主成分とする前記液状レジ
ストは前記金属層に対する密着性に優れ、パタ−ン形成
を正確に行え、またＣｕ／Ｎｉ／Ａｕめっき液に対する
耐性が高く、しかも剥離液による剥離性も良好で剥離残
りを生じない。従って上記チップパッケージの製造方法
（６）によれば、微細な配線パターン及びボールパッド
を正確に形成することができ、ショートの発生率も低く
抑えることが容易となる。
ストは前記金属層に対する密着性に優れ、パタ−ン形成
を正確に行え、またＣｕ／Ｎｉ／Ａｕめっき液に対する
耐性が高く、しかも剥離液による剥離性も良好で剥離残
りを生じない。従って上記チップパッケージの製造方法
（６）によれば、微細な配線パターン及びボールパッド
を正確に形成することができ、ショートの発生率も低く
抑えることが容易となる。
【００３８】また、本発明に係るチップパッケージの製
造方法（７）は、上記チップパッケージの製造方法
（１）〜（６）のいずれかにおいて、前記めっきレジス
トパターンを形成する前に、前記金属層表面に整面処理
を施しておくことを特徴としている。
造方法（７）は、上記チップパッケージの製造方法
（１）〜（６）のいずれかにおいて、前記めっきレジス
トパターンを形成する前に、前記金属層表面に整面処理
を施しておくことを特徴としている。
【００３９】前記整面処理を施しておくことにより、前
記めっきレジストパターンの前記金属層表面への密着性
が良くなり、電解めっき中にもめっき液が前記めっきレ
ジストパターンの下面に浸透することを防止して、配線
パタ−ンのショートの発生を抑制することができる。
記めっきレジストパターンの前記金属層表面への密着性
が良くなり、電解めっき中にもめっき液が前記めっきレ
ジストパターンの下面に浸透することを防止して、配線
パタ−ンのショートの発生を抑制することができる。
【００４０】また、本発明に係るチップパッケージの製
造方法（８）は、上記チップパッケージの製造方法
（１）〜（７）のいずれかにおいて、電解めっき法によ
るＮｉ及びＡｕ被膜を形成する前に、めっきレジスト及
び／又はめっきレジストパターンにベーク処理を施して
おくことを特徴としている。
造方法（８）は、上記チップパッケージの製造方法
（１）〜（７）のいずれかにおいて、電解めっき法によ
るＮｉ及びＡｕ被膜を形成する前に、めっきレジスト及
び／又はめっきレジストパターンにベーク処理を施して
おくことを特徴としている。
【００４１】前記ベーク処理により、めっきレジストの
光硬化反応及び／又は熱硬化反応を促進させて下地金属
層との密着力を高めておくことができる。
光硬化反応及び／又は熱硬化反応を促進させて下地金属
層との密着力を高めておくことができる。
【００４２】また、本発明に係るチップパッケージの製
造方法（９）は、上記チップパッケージの製造方法
（２）において、前記金属層のエッチャントとして銅ア
ンミン錯体、あるいは塩化テトラアンミン銅（II）を主
成分とするアルカリ液を用いることを特徴としている。
造方法（９）は、上記チップパッケージの製造方法
（２）において、前記金属層のエッチャントとして銅ア
ンミン錯体、あるいは塩化テトラアンミン銅（II）を主
成分とするアルカリ液を用いることを特徴としている。
【００４３】上記銅アンミン錯体あるいは、塩化テトラ
アンミン銅（II）を主成分とするアルカリ液はＮｉ及び
Ａｕ被膜を溶解することなく、Ｃｕ層のみを効率的にエ
ッチングすることができる。従ってＮｉ／Ａｕの電解め
っき被膜をエッチングマスクとして効率的に前記金属層
をエッチングすることができる。
アンミン銅（II）を主成分とするアルカリ液はＮｉ及び
Ａｕ被膜を溶解することなく、Ｃｕ層のみを効率的にエ
ッチングすることができる。従ってＮｉ／Ａｕの電解め
っき被膜をエッチングマスクとして効率的に前記金属層
をエッチングすることができる。
【００４４】また、本発明に係るチップパッケージの製
造方法（１０）は、上記チップパッケージの製造方法
（３）において、前記金属層のエッチャントとして過硫
酸ソ−ダ、あるいは過酸化水素と硫酸との混合液を主成
分とするソフトエッチング液を用いることを特徴として
いる。
造方法（１０）は、上記チップパッケージの製造方法
（３）において、前記金属層のエッチャントとして過硫
酸ソ−ダ、あるいは過酸化水素と硫酸との混合液を主成
分とするソフトエッチング液を用いることを特徴として
いる。
【００４５】上記過硫酸ソ−ダ、あるいは過酸化水素と
硫酸との混合液を主成分とするソフトエッチング液はＡ
ｕ被膜を溶解することなく、Ｃｕ層を効率的に、前記銅
アンミン錯体、あるいは塩化テトラアンミン銅（II）を
主成分とするアルカリ液よりもよりマイルドにエッチン
グすることができる。従ってＮｉ／Ａｕの電解めっき被
膜をエッチングマスクとして前記金属層が無電解銅めっ
き層、あるいは銅箔及び無電解銅めっき層である場合に
は該無電解銅めっき層、あるいは銅箔及び無電解銅めっ
き層にほとんどオ−バ−ハングを生じることなく効率的
に前記無電解銅めっき層、あるいは銅箔及び無電解銅め
っき層を正確にエッチングすることができる。
硫酸との混合液を主成分とするソフトエッチング液はＡ
ｕ被膜を溶解することなく、Ｃｕ層を効率的に、前記銅
アンミン錯体、あるいは塩化テトラアンミン銅（II）を
主成分とするアルカリ液よりもよりマイルドにエッチン
グすることができる。従ってＮｉ／Ａｕの電解めっき被
膜をエッチングマスクとして前記金属層が無電解銅めっ
き層、あるいは銅箔及び無電解銅めっき層である場合に
は該無電解銅めっき層、あるいは銅箔及び無電解銅めっ
き層にほとんどオ−バ−ハングを生じることなく効率的
に前記無電解銅めっき層、あるいは銅箔及び無電解銅め
っき層を正確にエッチングすることができる。
【００４６】
【発明の実施の形態】以下、本発明に係るチップパッケ
ージ及びその製造方法を図面に基づいて説明する。図１
（ａ）〜（ｄ）は実施の形態（１）に係るＢＧＡパッケ
ージの製造工程の一部を示す模式的断面図であり、図中
１は銅張積層板を示している。銅張積層板１は樹脂基板
２の両主面に銅箔３が貼着されて構成されており（図１
（ａ））、この銅張積層板１にスルーホール４及びキャ
ビティ５の孔あけ加工を施す（図１（ｂ））。次にスル
ーホール４及びキャビティ５が形成された銅張積層板１
に無電解銅めっき及び電解銅めっきによるパネルめっき
処理を施し、樹脂基板２の上面と下面とに貼着された銅
箔３をスルーホール４（無電解銅めっき及び電解銅めっ
きによるＣｕ層６）において電気的に接続しておく（図
１（ｃ））。次に銅張積層板１を接着シート７ａを介し
てＣｕ板７に貼着する（図１（ｄ））。
ージ及びその製造方法を図面に基づいて説明する。図１
（ａ）〜（ｄ）は実施の形態（１）に係るＢＧＡパッケ
ージの製造工程の一部を示す模式的断面図であり、図中
１は銅張積層板を示している。銅張積層板１は樹脂基板
２の両主面に銅箔３が貼着されて構成されており（図１
（ａ））、この銅張積層板１にスルーホール４及びキャ
ビティ５の孔あけ加工を施す（図１（ｂ））。次にスル
ーホール４及びキャビティ５が形成された銅張積層板１
に無電解銅めっき及び電解銅めっきによるパネルめっき
処理を施し、樹脂基板２の上面と下面とに貼着された銅
箔３をスルーホール４（無電解銅めっき及び電解銅めっ
きによるＣｕ層６）において電気的に接続しておく（図
１（ｃ））。次に銅張積層板１を接着シート７ａを介し
てＣｕ板７に貼着する（図１（ｄ））。
【００４７】次に表面側（図中上方側）のＣｕ層６（銅
箔３）の表面に整面処理を施す。該整面処理は後に貼着
するＤＦＲ８の密着性を高めるために施しておく処理
で、より具体的にはジェットスクラブ（バフ研磨による
機械研磨）、硫酸による酸洗、及びジェットスクラブ処
理等を行う。前記整面処理を施したＣｕ層６（銅箔３）
上にアクリル樹脂を主成分とするＤＦＲ（ドライフィル
ムレジスト）８を貼り付ける。次いでこのＤＦＲ８に配
線パターンと逆パターンが現像される露光処理を施し、
次に露光による光硬化反応を促進させて密着力を向上さ
せるために現像前にＰＥＢ（Post Exposure Bake）処理
を行う。次いでＤＦＲ８の現像を行い、前記逆パターン
のＤＦＲ８を残し、次いで熱硬化反応を促進させて密着
力を向上させておくことを目的としてポストベーク処理
を施しておく（図２（ａ））。
箔３）の表面に整面処理を施す。該整面処理は後に貼着
するＤＦＲ８の密着性を高めるために施しておく処理
で、より具体的にはジェットスクラブ（バフ研磨による
機械研磨）、硫酸による酸洗、及びジェットスクラブ処
理等を行う。前記整面処理を施したＣｕ層６（銅箔３）
上にアクリル樹脂を主成分とするＤＦＲ（ドライフィル
ムレジスト）８を貼り付ける。次いでこのＤＦＲ８に配
線パターンと逆パターンが現像される露光処理を施し、
次に露光による光硬化反応を促進させて密着力を向上さ
せるために現像前にＰＥＢ（Post Exposure Bake）処理
を行う。次いでＤＦＲ８の現像を行い、前記逆パターン
のＤＦＲ８を残し、次いで熱硬化反応を促進させて密着
力を向上させておくことを目的としてポストベーク処理
を施しておく（図２（ａ））。
【００４８】次にＤＦＲ８で覆われていない銅箔３、無
電解銅めっき及び電解銅めっきによるパネルめっきＣｕ
層６の表面部分にＮｉ／Ａｕ層９を形成するために銅張
積層板１とＣｕ板７との積層体をめっき液中に浸漬して
通電を行い、電解めっき処理を施す（図２（ｂ））。め
っき液をよく水洗した後、ＤＦＲ８を剥離除去するため
に５０℃、３％程度のＮａＯＨ水溶液中に浸漬する。Ｄ
ＦＲ８の除去完了後（図２（ｃ））、形成されたＮｉ／
Ａｕ層９をマスクとして銅箔３、無電解銅めっき及び電
解銅めっきによるパネルめっきＣｕ層６のエッチングを
行う。エッチング液としてはＮｉ／Ａｕ層９をエッチン
グせずに、銅箔３、無電解銅めっき及び電解銅めっきに
よるパネルめっきＣｕ層６のみをエッチングするもので
ある必要があり、銅アンミン錯体あるいは塩化テトラア
ンミン銅（II）を主成分とするアルカリ液等を挙げるこ
とができる。このエッチング処理により、Ｃｕ配線上に
Ｎｉ／Ａｕ層９の電解めっき被膜が形成されたパッド部
を含む配線パターン１０が形成される（図２（ｄ））。
電解銅めっき及び電解銅めっきによるパネルめっきＣｕ
層６の表面部分にＮｉ／Ａｕ層９を形成するために銅張
積層板１とＣｕ板７との積層体をめっき液中に浸漬して
通電を行い、電解めっき処理を施す（図２（ｂ））。め
っき液をよく水洗した後、ＤＦＲ８を剥離除去するため
に５０℃、３％程度のＮａＯＨ水溶液中に浸漬する。Ｄ
ＦＲ８の除去完了後（図２（ｃ））、形成されたＮｉ／
Ａｕ層９をマスクとして銅箔３、無電解銅めっき及び電
解銅めっきによるパネルめっきＣｕ層６のエッチングを
行う。エッチング液としてはＮｉ／Ａｕ層９をエッチン
グせずに、銅箔３、無電解銅めっき及び電解銅めっきに
よるパネルめっきＣｕ層６のみをエッチングするもので
ある必要があり、銅アンミン錯体あるいは塩化テトラア
ンミン銅（II）を主成分とするアルカリ液等を挙げるこ
とができる。このエッチング処理により、Ｃｕ配線上に
Ｎｉ／Ａｕ層９の電解めっき被膜が形成されたパッド部
を含む配線パターン１０が形成される（図２（ｄ））。
【００４９】次にボンディング用パッド部やボールパッ
ド３４（図２１）を除いた配線パターン１０の部分にソ
ルダマスク４３を形成する（図３（ａ））。次に銅張積
層板１とＣｕ板７との積層体に接着シート７ｂを介して
さらにヒートスプレッダ３８を積層する（図３（ｂ）
（ｃ））。
ド３４（図２１）を除いた配線パターン１０の部分にソ
ルダマスク４３を形成する（図３（ａ））。次に銅張積
層板１とＣｕ板７との積層体に接着シート７ｂを介して
さらにヒートスプレッダ３８を積層する（図３（ｂ）
（ｃ））。
【００５０】本実施の形態（１）によれば、銅箔３、無
電解銅めっき及び電解銅めっきによるパネルめっきＣｕ
層６自体が従来のめっき用引き出し線２０（図１６）の
役目を果たしており、めっき用引き出し線２０を形成す
ることなく、配線パターン１０に電解めっき法によるＮ
ｉ／Ａｕ層９を形成することができる。従って配線パタ
ーン１０の高密度化を図ることが容易となり、また、部
分的に残存するめっき用引き出し線２０による反射もな
くなり、電気特性を向上させることができる。しかもＮ
ｉ／Ａｕ層９は電解めっき法により形成されるため、ワ
イヤボンディングやハンダボール１５（図１７）の接着
強度も十分大きな値を確保することができる。また、ス
ルーホール４の側壁面にも電解めっき法によるＮｉ／Ａ
ｕ層９が形成されるため、スルーホール４における電気
的接続の信頼性を向上させることができる。
電解銅めっき及び電解銅めっきによるパネルめっきＣｕ
層６自体が従来のめっき用引き出し線２０（図１６）の
役目を果たしており、めっき用引き出し線２０を形成す
ることなく、配線パターン１０に電解めっき法によるＮ
ｉ／Ａｕ層９を形成することができる。従って配線パタ
ーン１０の高密度化を図ることが容易となり、また、部
分的に残存するめっき用引き出し線２０による反射もな
くなり、電気特性を向上させることができる。しかもＮ
ｉ／Ａｕ層９は電解めっき法により形成されるため、ワ
イヤボンディングやハンダボール１５（図１７）の接着
強度も十分大きな値を確保することができる。また、ス
ルーホール４の側壁面にも電解めっき法によるＮｉ／Ａ
ｕ層９が形成されるため、スルーホール４における電気
的接続の信頼性を向上させることができる。
【００５１】また、アクリル樹脂を主成分とするＤＦＲ
８は電解めっき法によるＮｉ／Ａｕ層９の形成の際に使
用されるめっき液に対する耐性が高く、しかもＮａＯＨ
水溶液等の剥離液による剥離性も良好であり、剥離残り
も生じにくい。従って正確に配線パターン１０を形成す
ることが容易であり、配線間ショートも生じにくくな
る。また、前記整面処理やベーク処理により、ＤＦＲ８
の無電解銅めっき及び電解銅めっきによるパネルめっき
Ｃｕ層６への密着性を高めておくことができ、めっき液
のＤＦＲ８下面への侵入をより確実に阻止することがで
きる。
８は電解めっき法によるＮｉ／Ａｕ層９の形成の際に使
用されるめっき液に対する耐性が高く、しかもＮａＯＨ
水溶液等の剥離液による剥離性も良好であり、剥離残り
も生じにくい。従って正確に配線パターン１０を形成す
ることが容易であり、配線間ショートも生じにくくな
る。また、前記整面処理やベーク処理により、ＤＦＲ８
の無電解銅めっき及び電解銅めっきによるパネルめっき
Ｃｕ層６への密着性を高めておくことができ、めっき液
のＤＦＲ８下面への侵入をより確実に阻止することがで
きる。
【００５２】また、銅箔３、無電解銅めっき及び電解銅
めっきによるパネルめっきＣｕ層６のエッチャントとし
て銅アンミン錯体、あるいは塩化テトラアンミン銅（I
I）を主成分とするアルカリ液を用いているのでＮｉ／
Ａｕ層９を溶解することなく、銅箔３、無電解銅めっき
及び電解銅めっきによるパネルめっきＣｕ層６のみを効
率的にエッチングすることができる。
めっきによるパネルめっきＣｕ層６のエッチャントとし
て銅アンミン錯体、あるいは塩化テトラアンミン銅（I
I）を主成分とするアルカリ液を用いているのでＮｉ／
Ａｕ層９を溶解することなく、銅箔３、無電解銅めっき
及び電解銅めっきによるパネルめっきＣｕ層６のみを効
率的にエッチングすることができる。
【００５３】なお、上記実施の形態（１）では樹脂基板
２の両主面に銅箔３が貼着された２層構造を例に取って
説明したが、別の実施の形態では銅張積層板１を２枚積
層させた４層構造とすることももちろん可能である。さ
らに、放熱板のない通常のＰＢＧＡ構造のＢＧＡ構造と
することももちろん可能である。
２の両主面に銅箔３が貼着された２層構造を例に取って
説明したが、別の実施の形態では銅張積層板１を２枚積
層させた４層構造とすることももちろん可能である。さ
らに、放熱板のない通常のＰＢＧＡ構造のＢＧＡ構造と
することももちろん可能である。
【００５４】図４〜図６は実施の形態（２）に係るフリ
ップチップパッケージの製造工程の一部を示す模式的断
面図であり、図中１は銅張積層板を示している。銅張積
層板１は樹脂基板２の両主面に銅箔３が貼着されて構成
されており（図４（ａ））、まず、この銅張積層板１に
スルーホール４の孔あけ加工を施す（図４（ｂ））。次
にスルーホール４が形成された銅張積層板１に無電解銅
めっき及び電解銅めっきによるパネルめっき処理を施
し、樹脂基板２の上面と下面とに貼着された銅箔３をス
ルーホール４（無電解銅めっき及び電解銅めっきによる
Ｃｕ層６）において電気的に接続しておく（図４
（ｃ））。
ップチップパッケージの製造工程の一部を示す模式的断
面図であり、図中１は銅張積層板を示している。銅張積
層板１は樹脂基板２の両主面に銅箔３が貼着されて構成
されており（図４（ａ））、まず、この銅張積層板１に
スルーホール４の孔あけ加工を施す（図４（ｂ））。次
にスルーホール４が形成された銅張積層板１に無電解銅
めっき及び電解銅めっきによるパネルめっき処理を施
し、樹脂基板２の上面と下面とに貼着された銅箔３をス
ルーホール４（無電解銅めっき及び電解銅めっきによる
Ｃｕ層６）において電気的に接続しておく（図４
（ｃ））。
【００５５】次に、無電解銅めっき及び電解銅めっきに
よるパネルめっきＣｕ層６の表面に整面処理を施す。該
整面処理は後に貼着するＤＦＲ（Dry Film Resist ）８
の密着性を高めるために施しておく処理で、より具体的
にはジェットスクラブ（バフ研磨による機械研磨）、硫
酸による酸洗、及びジェットスクラブ処理等を行なう。
前記整面処理を施した無電解銅めっき及び電解銅めっき
によるパネルめっきＣｕ層６上にアクリル樹脂を主成分
とするＤＦＲ８を貼り付ける。次いでこのＤＦＲ８に配
線パターンと逆パターンが現像される露光処理を施し、
次に露光による光硬化反応を促進させて密着力を向上さ
せるために現像前にＰＥＢ（Post Exposure Bake）処理
を行なう。次いでＤＦＲ８の現像を行ない、前記逆パタ
ーンのＤＦＲ８を残し、次いで熱硬化反応を促進させて
密着力を向上させておくことを目的としてポストベーク
処理を施しておく（図５（ａ））。
よるパネルめっきＣｕ層６の表面に整面処理を施す。該
整面処理は後に貼着するＤＦＲ（Dry Film Resist ）８
の密着性を高めるために施しておく処理で、より具体的
にはジェットスクラブ（バフ研磨による機械研磨）、硫
酸による酸洗、及びジェットスクラブ処理等を行なう。
前記整面処理を施した無電解銅めっき及び電解銅めっき
によるパネルめっきＣｕ層６上にアクリル樹脂を主成分
とするＤＦＲ８を貼り付ける。次いでこのＤＦＲ８に配
線パターンと逆パターンが現像される露光処理を施し、
次に露光による光硬化反応を促進させて密着力を向上さ
せるために現像前にＰＥＢ（Post Exposure Bake）処理
を行なう。次いでＤＦＲ８の現像を行ない、前記逆パタ
ーンのＤＦＲ８を残し、次いで熱硬化反応を促進させて
密着力を向上させておくことを目的としてポストベーク
処理を施しておく（図５（ａ））。
【００５６】次にＤＦＲ８で覆われていない無電解銅め
っき及び電解銅めっきによるパネルめっきＣｕ層６の表
面部分にＮｉ／Ａｕ層９を形成するために、銅張積層板
１をめっき液中に浸漬して通電を行ない、電解めっき処
理を施す（図５（ｂ））。めっき液をよく水洗した後、
ＤＦＲ８を剥離除去するために５０℃、３％程度のＮａ
ＯＨ溶液中に浸漬する。ＤＦＲ８の除去完了後（図５
（ｃ））、電解めっき法により形成されたＮｉ／Ａｕ層
９をマスクとして銅箔３、無電解銅めっき及び電解銅め
っきによるパネルめっきＣｕ層６のエッチングを行な
う。エッチング液としてはＮｉ／Ａｕ層９をエッチング
せずに、銅箔３、無電解銅めっき及び電解銅めっきによ
るパネルめっきＣｕ層６のみをエッチングするものであ
る必要があり、銅アンミン錯体あるいは塩化テトラアン
ミン銅（II）を主成分とするアルカリ液等を挙げること
ができる。このエッチング処理により、Ｃｕ配線上にＮ
ｉ／Ａｕ層９の電解めっき被膜が形成されたパッド部を
含む配線パターン１０が形成される（図６（ａ））。
っき及び電解銅めっきによるパネルめっきＣｕ層６の表
面部分にＮｉ／Ａｕ層９を形成するために、銅張積層板
１をめっき液中に浸漬して通電を行ない、電解めっき処
理を施す（図５（ｂ））。めっき液をよく水洗した後、
ＤＦＲ８を剥離除去するために５０℃、３％程度のＮａ
ＯＨ溶液中に浸漬する。ＤＦＲ８の除去完了後（図５
（ｃ））、電解めっき法により形成されたＮｉ／Ａｕ層
９をマスクとして銅箔３、無電解銅めっき及び電解銅め
っきによるパネルめっきＣｕ層６のエッチングを行な
う。エッチング液としてはＮｉ／Ａｕ層９をエッチング
せずに、銅箔３、無電解銅めっき及び電解銅めっきによ
るパネルめっきＣｕ層６のみをエッチングするものであ
る必要があり、銅アンミン錯体あるいは塩化テトラアン
ミン銅（II）を主成分とするアルカリ液等を挙げること
ができる。このエッチング処理により、Ｃｕ配線上にＮ
ｉ／Ａｕ層９の電解めっき被膜が形成されたパッド部を
含む配線パターン１０が形成される（図６（ａ））。
【００５７】次に半導体素子接続用の接合パッド１０ａ
やマザーボード接続用の接合パッド１０ｂを除いた配線
パターン１０の部分にソルダマスク４３を形成する（図
６（ｂ））。
やマザーボード接続用の接合パッド１０ｂを除いた配線
パターン１０の部分にソルダマスク４３を形成する（図
６（ｂ））。
【００５８】図４〜図６に示した方法により作製された
フリップチップパッケージの一例を図７に示す。樹脂基
板２のフリップチップ１１搭載面にはフリップチップ１
１の端子が接続される接合パッド１０ａを含む配線パタ
ーン１０が形成され、他面にはマザーボード接続用のハ
ンダボール１５が接続される接合パッド１０ｂが形成さ
れ、配線パターン１０（接合パッド１０ａ）と接合パッ
ド１０ｂとは配線用のスルーホール４を介して接続さ
れ、これら接合パッド１０ｂ上にはハンダボール１５が
溶着されている。配線パターン１０は接合パッド１０ａ
上に溶着されたハンダボール１８ａを介してフリップチ
ップ１１の端子に接続されている。そしてフリップチッ
プ１１と樹脂基板２との間には、樹脂層１９ａが形成さ
れている。
フリップチップパッケージの一例を図７に示す。樹脂基
板２のフリップチップ１１搭載面にはフリップチップ１
１の端子が接続される接合パッド１０ａを含む配線パタ
ーン１０が形成され、他面にはマザーボード接続用のハ
ンダボール１５が接続される接合パッド１０ｂが形成さ
れ、配線パターン１０（接合パッド１０ａ）と接合パッ
ド１０ｂとは配線用のスルーホール４を介して接続さ
れ、これら接合パッド１０ｂ上にはハンダボール１５が
溶着されている。配線パターン１０は接合パッド１０ａ
上に溶着されたハンダボール１８ａを介してフリップチ
ップ１１の端子に接続されている。そしてフリップチッ
プ１１と樹脂基板２との間には、樹脂層１９ａが形成さ
れている。
【００５９】本実施の形態（２）によれば、銅箔３、無
電解銅めっき及び電解銅めっきによるパネルめっきＣｕ
層６自体が従来の電解めっき用の引き出し線２０（図１
６）の役目を果たしており、めっき用引き出し線２０を
形成することなく、接合パッド１０ａ、１０ｂを含む配
線パターン１０に電解めっき法によるＮｉ／Ａｕ層９を
形成することができる。従ってＮｉ／Ａｕ層９の形成に
電解めっき法を採用したとしても、無電解めっき法を採
用したときと同様に配線パターン１０の高密度化を図る
ことができる。また、部分的に残るめっき用引き出し線
２０による反射も生じないので、電気特性を低下させる
こともない。しかもＮｉ／Ａｕ層９は電解めっき法によ
り形成されるため、接合パッド１０ａ、１０ｂへのハン
ダボール１５、１８ａの接着強度も十分な値を確保する
ことができる。また、スルーホール４の側壁面にも電解
めっき法によるＮｉ／Ａｕ層９が形成されるため、スル
ーホール４における電気的接続の信頼性を向上させるこ
とができる。
電解銅めっき及び電解銅めっきによるパネルめっきＣｕ
層６自体が従来の電解めっき用の引き出し線２０（図１
６）の役目を果たしており、めっき用引き出し線２０を
形成することなく、接合パッド１０ａ、１０ｂを含む配
線パターン１０に電解めっき法によるＮｉ／Ａｕ層９を
形成することができる。従ってＮｉ／Ａｕ層９の形成に
電解めっき法を採用したとしても、無電解めっき法を採
用したときと同様に配線パターン１０の高密度化を図る
ことができる。また、部分的に残るめっき用引き出し線
２０による反射も生じないので、電気特性を低下させる
こともない。しかもＮｉ／Ａｕ層９は電解めっき法によ
り形成されるため、接合パッド１０ａ、１０ｂへのハン
ダボール１５、１８ａの接着強度も十分な値を確保する
ことができる。また、スルーホール４の側壁面にも電解
めっき法によるＮｉ／Ａｕ層９が形成されるため、スル
ーホール４における電気的接続の信頼性を向上させるこ
とができる。
【００６０】また、アクリル樹脂を主成分とするＤＦＲ
８は電解めっき法によるＮｉ／Ａｕめっき液に対する耐
性が高く、しかもＮａＯＨ溶液等の剥離液による剥離性
も良好であり、剥離残りも生じにくい。従って正確に配
線パターン１０を形成することが容易であり、配線間シ
ョートも生じにくくなる。また、前記整面処理やベーク
処理により、ＤＦＲ８の銅箔３への密着性を高めておく
ことができ、めっき液のＤＦＲ８下面への侵入を確実に
阻止することができる。
８は電解めっき法によるＮｉ／Ａｕめっき液に対する耐
性が高く、しかもＮａＯＨ溶液等の剥離液による剥離性
も良好であり、剥離残りも生じにくい。従って正確に配
線パターン１０を形成することが容易であり、配線間シ
ョートも生じにくくなる。また、前記整面処理やベーク
処理により、ＤＦＲ８の銅箔３への密着性を高めておく
ことができ、めっき液のＤＦＲ８下面への侵入を確実に
阻止することができる。
【００６１】また、銅箔３、無電解銅めっき及び電解銅
めっきによるパネルめっきＣｕ層６のエッチャントとし
て銅アンミン錯体、あるいは塩化テトラアンミン銅（I
I）を主成分とするアルカリ液を用いているので、Ｎｉ
／Ａｕ層９を溶解することなく、銅箔３、無電解銅めっ
き及び電解銅めっきによるパネルめっきＣｕ層６のみを
効率的にエッチングすることができる。
めっきによるパネルめっきＣｕ層６のエッチャントとし
て銅アンミン錯体、あるいは塩化テトラアンミン銅（I
I）を主成分とするアルカリ液を用いているので、Ｎｉ
／Ａｕ層９を溶解することなく、銅箔３、無電解銅めっ
き及び電解銅めっきによるパネルめっきＣｕ層６のみを
効率的にエッチングすることができる。
【００６２】図８〜図１１は実施の形態（３）に係るフ
リップチップパッケージの製造工程の一部を示す模式的
断面図であり、図中１は銅張積層板を示している。銅張
積層板１は樹脂基板２の両主面に銅箔３が貼着されて構
成されており（図８（ａ）、図１０（ａ））、この銅張
積層板１にスルーホール４の孔あけ加工を施す（図１０
（ａ））。次に銅箔３を剥離除去するためにＦｅＣｌ3
溶液を用いたエッチング処理を施す。さらに後の無電解
銅めっき処理の際の無電解銅の付着を良くするために、
銅箔３が除去された樹脂基板２の表面に表面粗化のため
の過マンガン酸溶液を用いた粗化処理を施しておく（図
８（ｂ）、図１０（ｂ））。
リップチップパッケージの製造工程の一部を示す模式的
断面図であり、図中１は銅張積層板を示している。銅張
積層板１は樹脂基板２の両主面に銅箔３が貼着されて構
成されており（図８（ａ）、図１０（ａ））、この銅張
積層板１にスルーホール４の孔あけ加工を施す（図１０
（ａ））。次に銅箔３を剥離除去するためにＦｅＣｌ3
溶液を用いたエッチング処理を施す。さらに後の無電解
銅めっき処理の際の無電解銅の付着を良くするために、
銅箔３が除去された樹脂基板２の表面に表面粗化のため
の過マンガン酸溶液を用いた粗化処理を施しておく（図
８（ｂ）、図１０（ｂ））。
【００６３】次にスルーホール４の側壁面を含む樹脂基
板２の両主面全面に無電解銅めっきによるパネルめっき
処理を施して銅箔３の厚さの１０分の１程度の厚さの無
電解銅めっき層６ａを形成し、樹脂基板２の上面と下面
とに形成される無電解銅めっき層６ａをスルーホール４
を介して電気的に接続しておく（（図８（ｃ）、図１０
（ｃ））。
板２の両主面全面に無電解銅めっきによるパネルめっき
処理を施して銅箔３の厚さの１０分の１程度の厚さの無
電解銅めっき層６ａを形成し、樹脂基板２の上面と下面
とに形成される無電解銅めっき層６ａをスルーホール４
を介して電気的に接続しておく（（図８（ｃ）、図１０
（ｃ））。
【００６４】次に無電解銅めっき層６ａの表面に整面処
理を施す。該整面処理は後に貼着するＤＦＲ８の密着性
を高めるために施しておく処理で、より具体的にはジェ
ットスクラブ（バフ研磨による機械研磨）、硫酸による
酸洗、ジェットスクラブ処理等を行う。前記整面処理を
施した無電解銅めっき層６ａ上にアクリル樹脂を主成分
とするＤＦＲ（ドライフィルムレジスト）８を貼り付け
る。次いでこのＤＦＲ８に配線パターンと逆パターンが
現像される露光処理を施し、次に露光による光硬化反応
を促進させて密着力を向上させるために現像前にＰＥＢ
（Post Exposure Bake）処理を行う。次いでＤＦＲ８の
現像を行い、前記逆パターンのＤＦＲ８を残し、次いで
熱硬化反応を促進させて密着力を向上させておくことを
目的としてポストベーク処理を施しておく（図８
（ｄ）、図１０（ｄ））。
理を施す。該整面処理は後に貼着するＤＦＲ８の密着性
を高めるために施しておく処理で、より具体的にはジェ
ットスクラブ（バフ研磨による機械研磨）、硫酸による
酸洗、ジェットスクラブ処理等を行う。前記整面処理を
施した無電解銅めっき層６ａ上にアクリル樹脂を主成分
とするＤＦＲ（ドライフィルムレジスト）８を貼り付け
る。次いでこのＤＦＲ８に配線パターンと逆パターンが
現像される露光処理を施し、次に露光による光硬化反応
を促進させて密着力を向上させるために現像前にＰＥＢ
（Post Exposure Bake）処理を行う。次いでＤＦＲ８の
現像を行い、前記逆パターンのＤＦＲ８を残し、次いで
熱硬化反応を促進させて密着力を向上させておくことを
目的としてポストベーク処理を施しておく（図８
（ｄ）、図１０（ｄ））。
【００６５】次にＤＦＲ８で覆われていない無電解銅め
っき層６ａの表面部分に電解銅めっき層６ｂを形成する
ために樹脂基板２をめっき液中に浸漬して通電を行い、
電解めっき処理を施す（図９（ａ）、図１１（ａ））。
続いてＤＦＲ８で覆われていない電解銅めっき層６ｂの
表面部分にＮｉ／Ａｕ層９を形成するために樹脂基板２
をめっき液中に浸漬して通電を行い、電解めっき処理を
施す（図９（ｂ）、図１１（ｂ））。めっき液をよく水
洗した後、ＤＦＲ８を剥離除去するために５０℃、３％
程度のＮａＯＨ水溶液中に浸漬する。ＤＦＲ８の除去完
了後（図９（ｃ）、図１１（ｃ））、形成されたＮｉ／
Ａｕ層９をマスクとして無電解銅めっき層６ａのエッチ
ングを行う。エッチング液としてはＮｉ／Ａｕ層９をエ
ッチングせずに、無電解銅めっき層６ａのみをエッチン
グするものが好ましいが、無電解銅めっき層６ａは銅箔
３に比べて一桁程度薄くできるため、上記実施の形態
（１）（２）において使用した銅アンミン錯体あるいは
塩化テトラアンミン銅（II）を主成分とするアルカリ液
を用いなくてもエッチングすることができ、例えば、過
硫酸ソ−ダや、過酸化水素と硫酸との混合液等のソフト
エッチング液をエッチング液として用いることができ
る。このエッチング処理により、無電解銅めっき層６ａ
及び電解銅めっき層６ｂからなるＣｕ配線上にＮｉ／Ａ
ｕ層９の電解めっき被膜が形成されたパッド部を含む配
線パターン３０が形成される（図９（ｄ）、図１１
（ｄ））。
っき層６ａの表面部分に電解銅めっき層６ｂを形成する
ために樹脂基板２をめっき液中に浸漬して通電を行い、
電解めっき処理を施す（図９（ａ）、図１１（ａ））。
続いてＤＦＲ８で覆われていない電解銅めっき層６ｂの
表面部分にＮｉ／Ａｕ層９を形成するために樹脂基板２
をめっき液中に浸漬して通電を行い、電解めっき処理を
施す（図９（ｂ）、図１１（ｂ））。めっき液をよく水
洗した後、ＤＦＲ８を剥離除去するために５０℃、３％
程度のＮａＯＨ水溶液中に浸漬する。ＤＦＲ８の除去完
了後（図９（ｃ）、図１１（ｃ））、形成されたＮｉ／
Ａｕ層９をマスクとして無電解銅めっき層６ａのエッチ
ングを行う。エッチング液としてはＮｉ／Ａｕ層９をエ
ッチングせずに、無電解銅めっき層６ａのみをエッチン
グするものが好ましいが、無電解銅めっき層６ａは銅箔
３に比べて一桁程度薄くできるため、上記実施の形態
（１）（２）において使用した銅アンミン錯体あるいは
塩化テトラアンミン銅（II）を主成分とするアルカリ液
を用いなくてもエッチングすることができ、例えば、過
硫酸ソ−ダや、過酸化水素と硫酸との混合液等のソフト
エッチング液をエッチング液として用いることができ
る。このエッチング処理により、無電解銅めっき層６ａ
及び電解銅めっき層６ｂからなるＣｕ配線上にＮｉ／Ａ
ｕ層９の電解めっき被膜が形成されたパッド部を含む配
線パターン３０が形成される（図９（ｄ）、図１１
（ｄ））。
【００６６】本実施の形態（３）に係るフリップチップ
パッケージの製造方法によれば、無電解銅めっき層６ａ
自体が従来のめっき用引き出し線２０の役目を果たして
おり、めっき用引き出し線２０を形成することなく、配
線パターン３０に電解めっき法によるＮｉ／Ａｕ層９を
形成することができる。しかも無電解銅めっき層６ａは
銅箔３に比べて一桁程度薄くできるため、パタ−ン形成
のための無電解銅めっき層６ａのエッチング処理は非常
に容易なものとなり、オ−バ−ハング量をほとんどなく
すことができ（銅箔３を使用した場合のおよそ１０分の
１程度）、配線パターン３０の高密度化を図ることが実
施の形態（１）又は（２）の場合と比べてもより一層容
易となる。また、部分的に残存するめっき用引き出し線
２０による反射もなくなり、電気特性を向上させること
ができる。しかもＮｉ／Ａｕ層９は電解めっき法により
形成されるため、ワイヤボンディングやハンダボール１
５（図１７）の接着強度も十分大きな値を確保すること
ができる。
パッケージの製造方法によれば、無電解銅めっき層６ａ
自体が従来のめっき用引き出し線２０の役目を果たして
おり、めっき用引き出し線２０を形成することなく、配
線パターン３０に電解めっき法によるＮｉ／Ａｕ層９を
形成することができる。しかも無電解銅めっき層６ａは
銅箔３に比べて一桁程度薄くできるため、パタ−ン形成
のための無電解銅めっき層６ａのエッチング処理は非常
に容易なものとなり、オ−バ−ハング量をほとんどなく
すことができ（銅箔３を使用した場合のおよそ１０分の
１程度）、配線パターン３０の高密度化を図ることが実
施の形態（１）又は（２）の場合と比べてもより一層容
易となる。また、部分的に残存するめっき用引き出し線
２０による反射もなくなり、電気特性を向上させること
ができる。しかもＮｉ／Ａｕ層９は電解めっき法により
形成されるため、ワイヤボンディングやハンダボール１
５（図１７）の接着強度も十分大きな値を確保すること
ができる。
【００６７】また、スルーホール４の側壁面にも電解め
っき法によるＮｉ／Ａｕ層９が形成されるため、信頼性
を向上させることができる。
っき法によるＮｉ／Ａｕ層９が形成されるため、信頼性
を向上させることができる。
【００６８】また、アクリル樹脂を主成分とするＤＦＲ
８は電解めっき法によるＮｉ／Ａｕ層９の形成の際に使
用されるめっき液に対する耐性が高く、しかもＮａＯＨ
水溶液等の剥離液による剥離性も良好であり、剥離残り
も生じにくい。従って正確に配線パターン３０を形成す
ることが容易であり、配線間ショートも生じにくくな
る。また、前記整面処理やベーク処理により、ＤＦＲ８
の無電解銅めっき層６ａへの密着性を高めておくことが
でき、めっき液のＤＦＲ８下面への侵入をより確実に阻
止することができる。
８は電解めっき法によるＮｉ／Ａｕ層９の形成の際に使
用されるめっき液に対する耐性が高く、しかもＮａＯＨ
水溶液等の剥離液による剥離性も良好であり、剥離残り
も生じにくい。従って正確に配線パターン３０を形成す
ることが容易であり、配線間ショートも生じにくくな
る。また、前記整面処理やベーク処理により、ＤＦＲ８
の無電解銅めっき層６ａへの密着性を高めておくことが
でき、めっき液のＤＦＲ８下面への侵入をより確実に阻
止することができる。
【００６９】また、無電解銅めっき層６ａのエッチャン
トとして過硫酸ソ−ダや、過酸化水素と硫酸との混合液
を主成分とするソフトエッチング液を用いているので、
電解めっき法によるＡｕ層９を溶解することなく、無電
解銅めっき層６ａのオ−バ−ハング量を抑えて、無電解
銅めっき層６ａを効率的にエッチングすることができな
がら、しかも取扱いが容易で、廃液処理も容易となる。
トとして過硫酸ソ−ダや、過酸化水素と硫酸との混合液
を主成分とするソフトエッチング液を用いているので、
電解めっき法によるＡｕ層９を溶解することなく、無電
解銅めっき層６ａのオ−バ−ハング量を抑えて、無電解
銅めっき層６ａを効率的にエッチングすることができな
がら、しかも取扱いが容易で、廃液処理も容易となる。
【００７０】図１２〜図１５は実施の形態（４）に係る
フリップチップパッケージの製造工程の一部を示す模式
的断面図であり、図中２は樹脂基板を示している。この
プリプレグ状態の樹脂基板２の両主面に上記した銅箔３
（厚さ１０数μｍ程度）よりはずっと厚さの薄い（厚さ
１〜３μｍ程度）の銅箔３ａ（片面は図示せず）を熱圧
着し（図１２（ａ）、図１４（ａ））、この銅張積層板
１ａにスルーホール４の孔あけ加工を施す（図１４
（ｂ））。次に後の無電解銅めっき処理の際の無電解銅
の付着を良くするために、銅張積層板１ａの表面に表面
粗化のための過マンガン酸溶液を用いた粗化処理を施し
ておく（図１２（ｂ）、図１４（ｂ））。
フリップチップパッケージの製造工程の一部を示す模式
的断面図であり、図中２は樹脂基板を示している。この
プリプレグ状態の樹脂基板２の両主面に上記した銅箔３
（厚さ１０数μｍ程度）よりはずっと厚さの薄い（厚さ
１〜３μｍ程度）の銅箔３ａ（片面は図示せず）を熱圧
着し（図１２（ａ）、図１４（ａ））、この銅張積層板
１ａにスルーホール４の孔あけ加工を施す（図１４
（ｂ））。次に後の無電解銅めっき処理の際の無電解銅
の付着を良くするために、銅張積層板１ａの表面に表面
粗化のための過マンガン酸溶液を用いた粗化処理を施し
ておく（図１２（ｂ）、図１４（ｂ））。
【００７１】次にスルーホール４の側壁面を含む銅張積
層板１ａの両主面全面に無電解銅めっきによるパネルめ
っき処理を施して銅箔３ａの厚さの３分の１程度の厚さ
の無電解銅めっき層６ａを形成し、銅張積層板１ａの上
面と下面とに形成される無電解銅めっき層６ａをスルー
ホール４を介して電気的に接続しておく（（図１２
（ｃ）、図１４（ｃ））。
層板１ａの両主面全面に無電解銅めっきによるパネルめ
っき処理を施して銅箔３ａの厚さの３分の１程度の厚さ
の無電解銅めっき層６ａを形成し、銅張積層板１ａの上
面と下面とに形成される無電解銅めっき層６ａをスルー
ホール４を介して電気的に接続しておく（（図１２
（ｃ）、図１４（ｃ））。
【００７２】次に無電解銅めっき層６ａの表面に整面処
理を施す。該整面処理は後に貼着するＤＦＲ８の密着性
を高めるために施しておく処理で、より具体的にはジェ
ットスクラブ（バフ研磨による機械研磨）、硫酸による
酸洗、ジェットスクラブ処理等を行う。前記整面処理を
施した無電解銅めっき層６ａ上にアクリル樹脂を主成分
とするＤＦＲ（ドライフィルムレジスト）８を貼り付け
る。次いでこのＤＦＲ８に配線パターンと逆パターンが
現像される露光処理を施し、次に露光による光硬化反応
を促進させて密着力を向上させるために現像前にＰＥＢ
（Post Exposure Bake）処理を行う。次いでＤＦＲ８の
現像を行い、前記逆パターンのＤＦＲ８を残し、次いで
熱硬化反応を促進させて密着力を向上させておくことを
目的としてポストベーク処理を施しておく（図１２
（ｄ）、図１４（ｄ））。
理を施す。該整面処理は後に貼着するＤＦＲ８の密着性
を高めるために施しておく処理で、より具体的にはジェ
ットスクラブ（バフ研磨による機械研磨）、硫酸による
酸洗、ジェットスクラブ処理等を行う。前記整面処理を
施した無電解銅めっき層６ａ上にアクリル樹脂を主成分
とするＤＦＲ（ドライフィルムレジスト）８を貼り付け
る。次いでこのＤＦＲ８に配線パターンと逆パターンが
現像される露光処理を施し、次に露光による光硬化反応
を促進させて密着力を向上させるために現像前にＰＥＢ
（Post Exposure Bake）処理を行う。次いでＤＦＲ８の
現像を行い、前記逆パターンのＤＦＲ８を残し、次いで
熱硬化反応を促進させて密着力を向上させておくことを
目的としてポストベーク処理を施しておく（図１２
（ｄ）、図１４（ｄ））。
【００７３】次にＤＦＲ８で覆われていない無電解銅め
っき層６ａの表面部分に電解銅めっき層６ｂを形成する
ために樹脂基板２をめっき液中に浸漬して通電を行い、
電解めっき処理を施す（図１３（ａ）、図１５
（ａ））。続いてＤＦＲ８で覆われていない電解銅めっ
き層６ｂの表面部分にＮｉ／Ａｕ層９を形成するために
樹脂基板２をめっき液中に浸漬して通電を行い、電解め
っき処理を施す（図１３（ｂ）、図１５（ｂ））。めっ
き液をよく水洗した後、ＤＦＲ８を剥離除去するために
５０℃、３％程度のＮａＯＨ水溶液中に浸漬する。ＤＦ
Ｒ８の除去完了後（図１３（ｃ）、図１５（ｃ））、形
成されたＮｉ／Ａｕ層９をマスクとして無電解銅めっき
層６ａ及び銅箔３ａのエッチングを行う。エッチング液
としてはＡｕ層９をエッチングせずに、無電解銅めっき
層６ａ及び銅箔３ａをエッチングするものが好ましい
が、無電解銅めっき層６ａ及び銅箔３ａは銅箔３に比べ
て一桁程度薄くできるため、上記実施の形態（１）
（２）において使用した銅アンミン錯体あるいは塩化テ
トラアンミン銅（II）を主成分とするアルカリ液を用い
なくてもエッチングすることができ、例えば、過硫酸ソ
−ダや、過酸化水素と硫酸との混合液等のソフトエッチ
ング液をエッチング液として用いることができる。この
エッチング処理により、銅箔３ａ、無電解銅めっき層６
ａ及び電解銅めっき層６ｂからなるＣｕ配線上にＮｉ／
Ａｕ層９の電解めっき被膜が形成されたパッド部を含む
配線パターン３０ａが形成される（図１３（ｄ）、図１
５（ｄ））。
っき層６ａの表面部分に電解銅めっき層６ｂを形成する
ために樹脂基板２をめっき液中に浸漬して通電を行い、
電解めっき処理を施す（図１３（ａ）、図１５
（ａ））。続いてＤＦＲ８で覆われていない電解銅めっ
き層６ｂの表面部分にＮｉ／Ａｕ層９を形成するために
樹脂基板２をめっき液中に浸漬して通電を行い、電解め
っき処理を施す（図１３（ｂ）、図１５（ｂ））。めっ
き液をよく水洗した後、ＤＦＲ８を剥離除去するために
５０℃、３％程度のＮａＯＨ水溶液中に浸漬する。ＤＦ
Ｒ８の除去完了後（図１３（ｃ）、図１５（ｃ））、形
成されたＮｉ／Ａｕ層９をマスクとして無電解銅めっき
層６ａ及び銅箔３ａのエッチングを行う。エッチング液
としてはＡｕ層９をエッチングせずに、無電解銅めっき
層６ａ及び銅箔３ａをエッチングするものが好ましい
が、無電解銅めっき層６ａ及び銅箔３ａは銅箔３に比べ
て一桁程度薄くできるため、上記実施の形態（１）
（２）において使用した銅アンミン錯体あるいは塩化テ
トラアンミン銅（II）を主成分とするアルカリ液を用い
なくてもエッチングすることができ、例えば、過硫酸ソ
−ダや、過酸化水素と硫酸との混合液等のソフトエッチ
ング液をエッチング液として用いることができる。この
エッチング処理により、銅箔３ａ、無電解銅めっき層６
ａ及び電解銅めっき層６ｂからなるＣｕ配線上にＮｉ／
Ａｕ層９の電解めっき被膜が形成されたパッド部を含む
配線パターン３０ａが形成される（図１３（ｄ）、図１
５（ｄ））。
【００７４】本実施の形態（４）に係るフリップチップ
パッケージの製造方法によれば、銅箔３ａ及び無電解銅
めっき層６ａ自体が従来のめっき用引き出し線２０の役
目を果たしており、めっき用引き出し線２０を形成する
ことなく、配線パターン３０ａに電解めっき法によるＮ
ｉ／Ａｕ層９を形成することができる。しかも銅箔３ａ
及び無電解銅めっき層６ａは銅箔３に比べて一桁程度薄
くできるため、パタ−ン形成のための銅箔３ａ及び無電
解銅めっき層６ａのエッチング処理は非常に容易なもの
となり、オ−バ−ハング量をほとんどなくすことができ
（銅箔３を使用した場合のおよそ５分の１程度）、配線
パターン３０の高密度化を図ることが実施の形態（１）
又は（２）の場合と比べてもより一層容易となる。ま
た、部分的に残存するめっき用引き出し線２０による反
射もなくなり、電気特性を向上させることができる。し
かもＮｉ／Ａｕ層９は電解めっき法により形成されるた
め、ワイヤボンディングやハンダボール１５（図２１）
の接着強度も十分大きな値を確保することができる。ま
た、スルーホール４の側壁面にも電解めっき法によるＮ
ｉ／Ａｕ層９が形成されるため、信頼性を向上させるこ
とができる。
パッケージの製造方法によれば、銅箔３ａ及び無電解銅
めっき層６ａ自体が従来のめっき用引き出し線２０の役
目を果たしており、めっき用引き出し線２０を形成する
ことなく、配線パターン３０ａに電解めっき法によるＮ
ｉ／Ａｕ層９を形成することができる。しかも銅箔３ａ
及び無電解銅めっき層６ａは銅箔３に比べて一桁程度薄
くできるため、パタ−ン形成のための銅箔３ａ及び無電
解銅めっき層６ａのエッチング処理は非常に容易なもの
となり、オ−バ−ハング量をほとんどなくすことができ
（銅箔３を使用した場合のおよそ５分の１程度）、配線
パターン３０の高密度化を図ることが実施の形態（１）
又は（２）の場合と比べてもより一層容易となる。ま
た、部分的に残存するめっき用引き出し線２０による反
射もなくなり、電気特性を向上させることができる。し
かもＮｉ／Ａｕ層９は電解めっき法により形成されるた
め、ワイヤボンディングやハンダボール１５（図２１）
の接着強度も十分大きな値を確保することができる。ま
た、スルーホール４の側壁面にも電解めっき法によるＮ
ｉ／Ａｕ層９が形成されるため、信頼性を向上させるこ
とができる。
【００７５】また、アクリル樹脂を主成分とするＤＦＲ
８は電解銅めっき層６ｂ、電解めっき法によるＮｉ／Ａ
ｕ層９の形成の際に使用されるめっき液に対する耐性が
高く、しかもＮａＯＨ水溶液等の剥離液による剥離性も
良好であり、剥離残りも生じにくい。従って正確に配線
パターン３０ａを形成することが容易であり、配線間シ
ョートも生じにくくなる。また、前記整面処理やベーク
処理により、ＤＦＲ８の無電解銅めっき層６ａへの密着
性を高めておくことができ、めっき液のＤＦＲ８下面へ
の侵入をより確実に阻止することができる。
８は電解銅めっき層６ｂ、電解めっき法によるＮｉ／Ａ
ｕ層９の形成の際に使用されるめっき液に対する耐性が
高く、しかもＮａＯＨ水溶液等の剥離液による剥離性も
良好であり、剥離残りも生じにくい。従って正確に配線
パターン３０ａを形成することが容易であり、配線間シ
ョートも生じにくくなる。また、前記整面処理やベーク
処理により、ＤＦＲ８の無電解銅めっき層６ａへの密着
性を高めておくことができ、めっき液のＤＦＲ８下面へ
の侵入をより確実に阻止することができる。
【００７６】また、銅箔３ａ及び無電解銅めっき層６ａ
のエッチャントとして過硫酸ソ−ダや、過酸化水素と硫
酸との混合液を主成分とするソフトエッチング液を用い
ているので、電解めっき法によるＡｕ層９を溶解するこ
となく、銅箔３ａ及び無電解銅めっき層６ａのオ−バ−
ハング量を抑えて、銅箔３ａ及び無電解銅めっき層６ａ
を効率的にエッチングすることができながら、しかも取
扱いが容易で、廃液処理も容易となる。
のエッチャントとして過硫酸ソ−ダや、過酸化水素と硫
酸との混合液を主成分とするソフトエッチング液を用い
ているので、電解めっき法によるＡｕ層９を溶解するこ
となく、銅箔３ａ及び無電解銅めっき層６ａのオ−バ−
ハング量を抑えて、銅箔３ａ及び無電解銅めっき層６ａ
を効率的にエッチングすることができながら、しかも取
扱いが容易で、廃液処理も容易となる。
【００７７】上記実施の形態（３）及び（４）ではフリ
ップチップパッケージの製造方法を例に挙げて説明した
が、本発明に係る製造方法はフリップチップパッケージ
の製造方法に限定されるものではなく、本発明に係る製
造方法では電解めっき法によりＮｉ／Ａｕ層９を形成す
るため、無電解めっき法による場合と相違してＮｉ／Ａ
ｕ層９の厚さを容易に調整することができ、Ｎｉ／Ａｕ
層９の厚さを厚くすることによりワイヤボンディングタ
イプのＢＧＡパッケージの製造方法にも同様に適用する
ことができる。また上記実施の形態（３）では、銅張積
層板１から銅箔３を剥離除去した樹脂基板２を用いた
が、別の実施の形態では何ら銅張積層板１を使用する必
要はなく、樹脂基板２を出発材料としてスルーホール４
の孔あけ加工等を施していっても差し支えない。また、
上記実施の形態（１）〜（４）では、めっきマスクとし
てＤＦＲ８を用いたが、めっきマスクは何らＤＦＲ８に
限定されるものではなく、別の実施の形態では液状のレ
ジストを用いてレジストパタ−ンを形成しても差し支え
ない。
ップチップパッケージの製造方法を例に挙げて説明した
が、本発明に係る製造方法はフリップチップパッケージ
の製造方法に限定されるものではなく、本発明に係る製
造方法では電解めっき法によりＮｉ／Ａｕ層９を形成す
るため、無電解めっき法による場合と相違してＮｉ／Ａ
ｕ層９の厚さを容易に調整することができ、Ｎｉ／Ａｕ
層９の厚さを厚くすることによりワイヤボンディングタ
イプのＢＧＡパッケージの製造方法にも同様に適用する
ことができる。また上記実施の形態（３）では、銅張積
層板１から銅箔３を剥離除去した樹脂基板２を用いた
が、別の実施の形態では何ら銅張積層板１を使用する必
要はなく、樹脂基板２を出発材料としてスルーホール４
の孔あけ加工等を施していっても差し支えない。また、
上記実施の形態（１）〜（４）では、めっきマスクとし
てＤＦＲ８を用いたが、めっきマスクは何らＤＦＲ８に
限定されるものではなく、別の実施の形態では液状のレ
ジストを用いてレジストパタ−ンを形成しても差し支え
ない。
【００７８】
【実施例】以下、本発明に係るチップパッケージ、及び
チップパッケージの製造方法の実施例を説明する。実施例１ 図１〜３に示した方法により放熱板付ＢＧＡを作製し
た。具体的製造条件を下記に示す。
チップパッケージの製造方法の実施例を説明する。実施例１ 図１〜３に示した方法により放熱板付ＢＧＡを作製し
た。具体的製造条件を下記に示す。
【００７９】 ＢＴ基板の大きさ ： ５００ｍｍ×５００ｍｍ×
厚さ０．１ｍｍ 銅箔３の厚さ ： １２μｍ スルーホール４の径 ： ２００μｍ 配線パターン１０の太さ： ９０μｍ ボールパッドの径 ： ４００μｍ ＤＦＲ８の主原料 ： アクリル樹脂 Ｎｉ／Ａｕめっき液成分： 硫酸Ｎｉ浴、シアン金系浴 Ｃｕ層６への整面処理 ： バフ研磨、ジェットスクラ
ブ処理、酸洗処理 ＤＦＲ８のベーク処理 ： １００℃ ３０分 ＤＦＲ８の剥離液 ： ３％ＮａＯＨ溶液、５０℃ Ｃｕのエッチント ： 銅アンミン錯体のｐＨ８．
０〜８．５のアルカリ液 ボールパッド、ボンディングパッド及びスルーホール部
分には図１６に示したＮｉ／Ａｕ膜９が形成されてい
た。
厚さ０．１ｍｍ 銅箔３の厚さ ： １２μｍ スルーホール４の径 ： ２００μｍ 配線パターン１０の太さ： ９０μｍ ボールパッドの径 ： ４００μｍ ＤＦＲ８の主原料 ： アクリル樹脂 Ｎｉ／Ａｕめっき液成分： 硫酸Ｎｉ浴、シアン金系浴 Ｃｕ層６への整面処理 ： バフ研磨、ジェットスクラ
ブ処理、酸洗処理 ＤＦＲ８のベーク処理 ： １００℃ ３０分 ＤＦＲ８の剥離液 ： ３％ＮａＯＨ溶液、５０℃ Ｃｕのエッチント ： 銅アンミン錯体のｐＨ８．
０〜８．５のアルカリ液 ボールパッド、ボンディングパッド及びスルーホール部
分には図１６に示したＮｉ／Ａｕ膜９が形成されてい
た。
【００８０】Ｎｉ／Ａｕ層９の剥離試験：市販セロテー
プによるピールテストにて剥れなきと良好な値を得るこ
とができた。実施例２ 図４〜図６に示した方法により図７に示すフリップチッ
プパッケージを作製した。具体的製造条件を下記に示
す。 樹脂基板２の材料 ： ＢＴ（Bismaleimide Triaz
ine ）材 樹脂基板２の大きさ ： ５００ｍｍ×５００ｍｍ×
厚さ１００μｍ 銅箔３の厚さ ： １２μｍ スルーホール４の径 ： ２００μｍ 配線パターン１０の太さ： ９０μｍ 接合パッド１０ａの径 ： １００μｍ 接合パッド１０ｂの径 ： ４００μｍ ＤＦＲ８の主原料 ： アクリル樹脂 Ｎｉ／Ａｕめっき液成分： 硫酸Ｎｉ浴、シアン金系浴 Ｃｕ層６への整面処理 ： バフ研磨、ジェットスクラ
ブ処理、酸洗処理 ＤＦＲ８のベーク処理 ： １００℃、３０分 ＤＦＲ８の剥離液 ： ３％ＮａＯＨ溶液、５０℃ Ｃｕエッチント ： 銅アンミン錯体のｐＨ 8.0
〜 8.5のアルカリ液 接合パッド１０ａ、１０ｂ及びスルーホール４の部分に
は図１７に示したＮｉ／Ａｕ層９が形成されていた。
プによるピールテストにて剥れなきと良好な値を得るこ
とができた。実施例２ 図４〜図６に示した方法により図７に示すフリップチッ
プパッケージを作製した。具体的製造条件を下記に示
す。 樹脂基板２の材料 ： ＢＴ（Bismaleimide Triaz
ine ）材 樹脂基板２の大きさ ： ５００ｍｍ×５００ｍｍ×
厚さ１００μｍ 銅箔３の厚さ ： １２μｍ スルーホール４の径 ： ２００μｍ 配線パターン１０の太さ： ９０μｍ 接合パッド１０ａの径 ： １００μｍ 接合パッド１０ｂの径 ： ４００μｍ ＤＦＲ８の主原料 ： アクリル樹脂 Ｎｉ／Ａｕめっき液成分： 硫酸Ｎｉ浴、シアン金系浴 Ｃｕ層６への整面処理 ： バフ研磨、ジェットスクラ
ブ処理、酸洗処理 ＤＦＲ８のベーク処理 ： １００℃、３０分 ＤＦＲ８の剥離液 ： ３％ＮａＯＨ溶液、５０℃ Ｃｕエッチント ： 銅アンミン錯体のｐＨ 8.0
〜 8.5のアルカリ液 接合パッド１０ａ、１０ｂ及びスルーホール４の部分に
は図１７に示したＮｉ／Ａｕ層９が形成されていた。
【００８１】Ｎｉ／Ａｕ層９の剥離試験：市販セロテー
プによるピールテストにて剥れなきと良好な値を得るこ
とができた。実施例３ 図８〜図１１に示した方法によりフリップチップパッケ
ージを作製した。具体的製造条件を下記に示す。 樹脂基板２の材料 ： ＢＴ（Bismaleimide Triaz
ine ）材 樹脂基板２の大きさ ： ５００ｍｍ×５００ｍｍ×
厚さ１００μｍ 無電解銅めっき層６ａの厚さ：１μｍ スルーホール４の径 ： １００μｍ 配線パターン１０の太さ： ４０μｍ 接合パッド１０ａの径 ： ５０μｍ 接合パッド１０ｂの径 ： １００μｍ ＤＦＲ８の主原料 ： アクリル樹脂 Ｎｉ／Ａｕめっき液成分： 硫酸Ｎｉ浴、シアン金系浴 無電解銅めっき層６ａへの整面処理 ： バフ研磨、ジ
ェットスクラブ処理、酸洗処理 ＤＦＲ８のベーク処理 ： １００℃、３０分 ＤＦＲ８の剥離液 ： ３％ＮａＯＨ溶液、５０℃ Ｃｕエッチント ： 過硫酸ソ−ダｐＨ７．０の
ソフトエッチング液 ボールパッド及びスルーホール部分には図１８に示した
Ｎｉ／Ａｕ層９が形成されていた。
プによるピールテストにて剥れなきと良好な値を得るこ
とができた。実施例３ 図８〜図１１に示した方法によりフリップチップパッケ
ージを作製した。具体的製造条件を下記に示す。 樹脂基板２の材料 ： ＢＴ（Bismaleimide Triaz
ine ）材 樹脂基板２の大きさ ： ５００ｍｍ×５００ｍｍ×
厚さ１００μｍ 無電解銅めっき層６ａの厚さ：１μｍ スルーホール４の径 ： １００μｍ 配線パターン１０の太さ： ４０μｍ 接合パッド１０ａの径 ： ５０μｍ 接合パッド１０ｂの径 ： １００μｍ ＤＦＲ８の主原料 ： アクリル樹脂 Ｎｉ／Ａｕめっき液成分： 硫酸Ｎｉ浴、シアン金系浴 無電解銅めっき層６ａへの整面処理 ： バフ研磨、ジ
ェットスクラブ処理、酸洗処理 ＤＦＲ８のベーク処理 ： １００℃、３０分 ＤＦＲ８の剥離液 ： ３％ＮａＯＨ溶液、５０℃ Ｃｕエッチント ： 過硫酸ソ−ダｐＨ７．０の
ソフトエッチング液 ボールパッド及びスルーホール部分には図１８に示した
Ｎｉ／Ａｕ層９が形成されていた。
【００８２】Ｎｉ／Ａｕ層９の剥離試験：市販セロテー
プによるピールテストにて剥れなきと良好な値を得るこ
とができた。実施例４ 図１２〜図１５に示した方法によりフリップチップパッ
ケージを作製した。具 体的製造条件を下記に示す。樹脂基板２の材料 ：
ＢＴ（Bismaleimide Triazine ）材 樹脂基板２の大きさ ： ５００ｍｍ×５００ｍｍ×
厚さ１００μｍ 銅箔３ａの厚さ ： ３μｍ 無電解銅めっき層６ａの厚さ： １μｍ スルーホール４の径 ： １００μｍ 配線パターン１０の太さ： ４０μｍ 接合パッド１０ａの径 ： ５０μｍ 接合パッド１０ｂの径 ： １００μｍ ＤＦＲ８の主原料 ： アクリル樹脂 Ｎｉ／Ａｕめっき液成分： 硫酸Ｎｉ浴、シアン金系浴 無電解銅めっき層６ａへの整面処理 ： バフ研磨、ジ
ェットスクラブ処理、酸洗処理 ＤＦＲ８のベーク処理 ： １００℃、３０分 ＤＦＲ８の剥離液 ： ３％ＮａＯＨ溶液、５０℃ Ｃｕエッチント ： 過硫酸ソ−ダｐＨ７．０の
ソフトエッチング液 ボールパッド及びスルーホール４部分には図１８に示し
たＮｉ／Ａｕ層９が形成されていた。
プによるピールテストにて剥れなきと良好な値を得るこ
とができた。実施例４ 図１２〜図１５に示した方法によりフリップチップパッ
ケージを作製した。具 体的製造条件を下記に示す。樹脂基板２の材料 ：
ＢＴ（Bismaleimide Triazine ）材 樹脂基板２の大きさ ： ５００ｍｍ×５００ｍｍ×
厚さ１００μｍ 銅箔３ａの厚さ ： ３μｍ 無電解銅めっき層６ａの厚さ： １μｍ スルーホール４の径 ： １００μｍ 配線パターン１０の太さ： ４０μｍ 接合パッド１０ａの径 ： ５０μｍ 接合パッド１０ｂの径 ： １００μｍ ＤＦＲ８の主原料 ： アクリル樹脂 Ｎｉ／Ａｕめっき液成分： 硫酸Ｎｉ浴、シアン金系浴 無電解銅めっき層６ａへの整面処理 ： バフ研磨、ジ
ェットスクラブ処理、酸洗処理 ＤＦＲ８のベーク処理 ： １００℃、３０分 ＤＦＲ８の剥離液 ： ３％ＮａＯＨ溶液、５０℃ Ｃｕエッチント ： 過硫酸ソ−ダｐＨ７．０の
ソフトエッチング液 ボールパッド及びスルーホール４部分には図１８に示し
たＮｉ／Ａｕ層９が形成されていた。
【００８３】Ｎｉ／Ａｕ層９の剥離試験：市販セロテー
プによるピールテストにて剥れなきと良好な値を得るこ
とができた。
プによるピールテストにて剥れなきと良好な値を得るこ
とができた。
【図１】（ａ）〜（ｄ）は本発明の実施の形態（１）に
係るＢＧＡパッケージの製造工程の一部を示す断面図で
ある。
係るＢＧＡパッケージの製造工程の一部を示す断面図で
ある。
【図２】（ａ）〜（ｄ）は本発明の実施の形態（１）に
係るＢＧＡパッケージの製造工程の一部を示す断面図で
ある。
係るＢＧＡパッケージの製造工程の一部を示す断面図で
ある。
【図３】（ａ）〜（ｃ）は本発明の実施の形態（１）に
係るＢＧＡパッケージの製造工程の一部を示す断面図で
ある。
係るＢＧＡパッケージの製造工程の一部を示す断面図で
ある。
【図４】（ａ）〜（ｃ）は本発明の実施の形態（２）に
係るフリップチップパッケージの製造工程の一部を示す
断面図である。
係るフリップチップパッケージの製造工程の一部を示す
断面図である。
【図５】（ａ）〜（ｃ）は本発明の実施の形態（２）に
係るフリップチップパッケージの製造工程の一部を示す
断面図である。
係るフリップチップパッケージの製造工程の一部を示す
断面図である。
【図６】（ａ）（ｂ）は本発明の実施の形態（２）に係
るフリップチップパッケージの製造工程の一部を示す断
面図である。
るフリップチップパッケージの製造工程の一部を示す断
面図である。
【図７】実施の形態に係るフリップチップパッケージの
一例を示す断面図である。
一例を示す断面図である。
【図８】（ａ）〜（ｄ）は本発明の実施の形態（３）に
係るフリップチップパッケージの製造工程の一部を示す
断面図である。
係るフリップチップパッケージの製造工程の一部を示す
断面図である。
【図９】（ａ）〜（ｄ）は本発明の実施の形態（３）に
係るフリップチップパッケージの製造工程の一部を示す
断面図である。
係るフリップチップパッケージの製造工程の一部を示す
断面図である。
【図１０】（ａ）〜（ｄ）は本発明の実施の形態（３）
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
【図１１】（ａ）〜（ｄ）は本発明の実施の形態（３）
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
【図１２】（ａ）〜（ｄ）は本発明の実施の形態（４）
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
【図１３】（ａ）〜（ｄ）は本発明の実施の形態（４）
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
【図１４】（ａ）〜（ｄ）は本発明の実施の形態（４）
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
【図１５】（ａ）〜（ｄ）は本発明の実施の形態（４）
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
に係るフリップチップパッケージの製造工程の一部を示
す断面図である。
【図１６】（ａ）（ｂ）は実施例に係る配線パターンに
形成されたＮｉ／Ａｕ層を示す拡大断面図である。
形成されたＮｉ／Ａｕ層を示す拡大断面図である。
【図１７】実施例に係る接合パッドに形成されたＮｉ／
Ａｕ層を示す拡大断面図である。
Ａｕ層を示す拡大断面図である。
【図１８】実施例に係る接合パッドに形成されたＮｉ／
Ａｕ層を示す拡大断面図である。
Ａｕ層を示す拡大断面図である。
【図１９】従来のＰＢＧＡの一例を示す断面図である。
【図２０】（ａ）は従来のめっき用引き出し線が形成さ
れたＢＴ基板を示す平面図、（ｂ）は断面図である。
れたＢＴ基板を示す平面図、（ｂ）は断面図である。
【図２１】従来の２層形放熱板付ＢＧＡの一例を示す断
面図である。
面図である。
【図２２】ボールパッド近傍を拡大して示した断面図で
ある。
ある。
【図２３】従来のフリップチップパッケージの一例を示
す断面図である。
す断面図である。
【図２４】ボールパッド近傍を拡大して示した断面図で
ある。
ある。
１、１ａ 銅張積層板 ２ 樹脂基板 ３、３ａ 銅箔 ４ スルーホール ６ Ｃｕ層 ７ Ｃｕ板 ７ａ 接着シート ８ ＤＦＲ ９ Ｎｉ／Ａｕ層 １０ 配線パターン（パッド含む） ４３ ソルダマスク
Claims (14)
- 【請求項１】 樹脂基板の片面あるいは両面に金属層を
エッチング処理して形成された配線パターン及びボール
パッドを有するチップパッケージにおいて、前記配線パ
ターン及びボールパッドの表面側が電解めっき法による
Ｎｉ被膜及びＡｕ被膜により覆われ、かつ電解めっき時
の通電が前記金属層に行われ、電解めっき用の引き出し
線が形成されていないことを特徴とするチップパッケー
ジ。 - 【請求項２】 前記金属層が銅箔及び無電解銅めっき層
を含んで構成されていることを特徴とする請求項１記載
のチップパッケージ。 - 【請求項３】 前記金属層が無電解銅めっき層を含んで
構成されていることを特徴とする請求項１記載のチップ
パッケージ。 - 【請求項４】 前記樹脂基板にスルーホールが形成さ
れ、該スルーホールの側壁面が電解めっき法によるＮｉ
被膜及びＡｕ被膜により覆われていることを特徴とする
請求項１〜３のいずれかの項に記載のチップパッケー
ジ。 - 【請求項５】 樹脂基板の片面あるいは両面に形成され
た金属層の表面にめっきレジストパターンを形成する工
程、 前記金属層に通電して前記めっきレジストパターンに覆
われていない前記金属層表面に電解めっき法によるＮｉ
及びＡｕ被膜を形成する工程、 前記めっきレジストパターンを除去し、前記Ｎｉ／Ａｕ
被膜をエッチングマスクとして前記金属層をエッチング
する工程、 を含んでいることを特徴とするチップパッケージの製造
方法。 - 【請求項６】 前記金属層が銅箔及び無電解銅めっき層
及び電解銅めっき層により形成されていることを特徴と
する請求項５記載のチップパッケージの製造方法。 - 【請求項７】 前記金属層が無電解銅めっき層、あるい
は銅箔及び無電解銅めっき層により形成され、前記めっ
きレジストパターンを形成する工程の後であって、電解
めっき法によるＮｉ及びＡｕ被膜を形成する工程の前
に、前記金属層に通電して前記めっきレジストパターン
に覆われていない前記金属層表面に電解めっき法による
銅被膜を形成する工程が挿入されていることを特徴とす
る請求項５記載のチップパッケージの製造方法。 - 【請求項８】 前記樹脂基板にスルーホールを形成した
後、該スルーホールの側壁面に銅の無電解めっき処理及
び電解めっき処理を施す工程を含んでいることを特徴と
する請求項５〜７のいずれかの項に記載のチップパッケ
ージの製造方法。 - 【請求項９】 前記めっきレジストパターンの形成にア
クリル樹脂を主成分とするドライフィルムレジストを用
いることを特徴とする請求項５〜８のいずれかの項に記
載のチップパッケージの製造方法。 - 【請求項１０】 前記めっきレジストパターンの形成に
アクリル樹脂を主成分とする液状レジストを用いること
を特徴とする請求項５〜８のいずれかの項に記載のチッ
プパッケージの製造方法。 - 【請求項１１】 前記めっきレジストパターンを形成す
る前に、前記金属層表面に整面処理を施しておくことを
特徴とする請求項５〜１０のいずれかの項に記載のチッ
プパッケージの製造方法。 - 【請求項１２】 Ｎｉ及びＡｕ被膜を形成する前に、め
っきレジスト及び／又はめっきレジストパターンにベー
ク処理を施しておくことを特徴とする請求項５〜１１の
いずれかの項に記載のチップパッケージの製造方法。 - 【請求項１３】 前記金属層のエッチャントとして銅ア
ンミン錯体、あるいは塩化テトラアンミン銅（II）を主
成分とするアルカリ液を用いることを特徴とする請求項
６記載のチップパッケージの製造方法。 - 【請求項１４】 前記金属層のエッチャントとして過硫
酸ソ−ダ、あるいは過酸化水素と硫酸との混合液を主成
分とするソフトエッチング液を用いることを特徴とする
請求項７記載のチップパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3578899A JP3554763B2 (ja) | 1998-02-16 | 1999-02-15 | チップパッケージ及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3268398 | 1998-02-16 | ||
| JP10-32683 | 1998-02-16 | ||
| JP3578899A JP3554763B2 (ja) | 1998-02-16 | 1999-02-15 | チップパッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297891A true JPH11297891A (ja) | 1999-10-29 |
| JP3554763B2 JP3554763B2 (ja) | 2004-08-18 |
Family
ID=26371264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3578899A Expired - Fee Related JP3554763B2 (ja) | 1998-02-16 | 1999-02-15 | チップパッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3554763B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345035B1 (ko) * | 1999-11-06 | 2002-07-24 | 한국과학기술원 | 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프 및 ｕｂｍ 형성방법 |
-
1999
- 1999-02-15 JP JP3578899A patent/JP3554763B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345035B1 (ko) * | 1999-11-06 | 2002-07-24 | 한국과학기술원 | 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프 및 ｕｂｍ 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3554763B2 (ja) | 2004-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495394B1 (en) | Chip package and method for manufacturing the same | |
| US6249053B1 (en) | Chip package and method for manufacturing the same | |
| US7462555B2 (en) | Ball grid array substrate having window and method of fabricating same | |
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| WO2004100260A1 (ja) | 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| US20040040856A1 (en) | Method for making plastic packages | |
| JPH098438A (ja) | ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| JP4129665B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| KR100688755B1 (ko) | Ｂｇａ 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터제조된 ｂｇａ 인쇄회로기판 | |
| JP3554763B2 (ja) | チップパッケージ及びその製造方法 | |
| JP2003224230A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP4219266B2 (ja) | 配線基板の製造方法 | |
| JP4386763B2 (ja) | 半導体装置 | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JPH1056261A (ja) | ボールグリッドアレイ型パッケージにおけるスルーホール部又はフォトビア部のめっき処理方法 | |
| JP2001230507A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP3925449B2 (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2001298117A (ja) | プラスチックパッケージの製造方法 | |
| JP2002270714A (ja) | プラスチックパッケージの製造方法 | |
| JP3719863B2 (ja) | 半導体パッケージおよび製造方法 | |
| JP4390908B2 (ja) | 配線部材の製造方法 | |
| JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040408 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |