JPH11251364A - 異方性導電膜及びその製造方法 - Google Patents
異方性導電膜及びその製造方法Info
- Publication number
- JPH11251364A JPH11251364A JP4581398A JP4581398A JPH11251364A JP H11251364 A JPH11251364 A JP H11251364A JP 4581398 A JP4581398 A JP 4581398A JP 4581398 A JP4581398 A JP 4581398A JP H11251364 A JPH11251364 A JP H11251364A
- Authority
- JP
- Japan
- Prior art keywords
- anisotropic conductive
- conductive film
- film
- thickness
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
Landscapes
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 異方性導電膜を用いて素子間の接続を行う場
合において、接続部位ごとに異方性導電膜に要求される
最適膜厚が異なるときに、各接続部位に最適膜厚の異方
性導電膜を単一のリールで低コストに提供する。 【解決手段】 絶縁性接着剤からなるシート中に導電粒
子が分散されてなる異方性導電膜２０において、該異方
性導電膜２０中に厚みの異なる複数の領域２１、２２、
２３を形成する。この厚み表示として、異方性導電膜２
０が積層される剥離フィルム３０には、異方性導電膜２
０の厚さに対応して色分けされた領域４１、４２、４３
からなる印刷層４０を形成することが好ましい。
合において、接続部位ごとに異方性導電膜に要求される
最適膜厚が異なるときに、各接続部位に最適膜厚の異方
性導電膜を単一のリールで低コストに提供する。 【解決手段】 絶縁性接着剤からなるシート中に導電粒
子が分散されてなる異方性導電膜２０において、該異方
性導電膜２０中に厚みの異なる複数の領域２１、２２、
２３を形成する。この厚み表示として、異方性導電膜２
０が積層される剥離フィルム３０には、異方性導電膜２
０の厚さに対応して色分けされた領域４１、４２、４３
からなる印刷層４０を形成することが好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、異方性導電膜に関
する。より詳しくは、マルチチップモジュール基板（以
下、ＭＣＭ基板と略する）に複数のＩＣチップ等を異方
性導電膜を用いて実装する場合のように、接続部位ごと
に当該異方性導電膜に要求される最適膜厚が異なる場合
に、各接続部位に最適膜厚の異方性導電膜を低コストで
提供できるようにする異方性導電膜に関する。
する。より詳しくは、マルチチップモジュール基板（以
下、ＭＣＭ基板と略する）に複数のＩＣチップ等を異方
性導電膜を用いて実装する場合のように、接続部位ごと
に当該異方性導電膜に要求される最適膜厚が異なる場合
に、各接続部位に最適膜厚の異方性導電膜を低コストで
提供できるようにする異方性導電膜に関する。
【０００２】
【従来の技術】液晶パネルのガラス基板上のＩＴＯ端子
と、フレキシブル基板やＴＣＰ(Tapecarrier package)
の端子とを接続する場合や、半導体チップをマザーボー
ド上にフリップチップ接合する場合のように、２つの回
路素子を接着すると共にその間の端子を電気的に接続す
るための材料の一つとして、異方性導電接着膜が広く用
いられている。
と、フレキシブル基板やＴＣＰ(Tapecarrier package)
の端子とを接続する場合や、半導体チップをマザーボー
ド上にフリップチップ接合する場合のように、２つの回
路素子を接着すると共にその間の端子を電気的に接続す
るための材料の一つとして、異方性導電接着膜が広く用
いられている。
【０００３】この異方性導電膜は、一般に、絶縁性接着
剤からなるシート中に導電粒子を分散させたものからな
り、接続すべき素子の端子間に異方性導電膜を挟み込
み、熱圧着することにより、素子同士の接着と端子間の
電気的接続とが同時に行われるようにしたものである。
例えば、ＩＣチップを基板に実装する場合、図４（ａ）
に示すように、ＩＣチップ１のバンプ２と基板３の配線
端子４との間に異方性導電膜１０ａを挟み、次いで矢印
のように熱圧着することにより、同図（ｂ）に示すよう
に、ＩＣチップ１と基板３に密着した異方性導電膜１０
ｂによってＩＣチップ１自体を基板３に接着すると共に
ＩＣチップ１のバンプ２を基板３の配線端子４に電気的
に接続する。
剤からなるシート中に導電粒子を分散させたものからな
り、接続すべき素子の端子間に異方性導電膜を挟み込
み、熱圧着することにより、素子同士の接着と端子間の
電気的接続とが同時に行われるようにしたものである。
例えば、ＩＣチップを基板に実装する場合、図４（ａ）
に示すように、ＩＣチップ１のバンプ２と基板３の配線
端子４との間に異方性導電膜１０ａを挟み、次いで矢印
のように熱圧着することにより、同図（ｂ）に示すよう
に、ＩＣチップ１と基板３に密着した異方性導電膜１０
ｂによってＩＣチップ１自体を基板３に接着すると共に
ＩＣチップ１のバンプ２を基板３の配線端子４に電気的
に接続する。
【０００４】この場合、ＩＣチップ１と基板３との間に
挟む異方性導電膜１０ａの膜厚は、基本的には、ＩＣチ
ップ１を基板３に載置したときの両者の間隙程度もしく
は間隙よりもわずかに厚い程度とすることが好ましい。
異方性導電膜１０ａの膜厚が、ＩＣチップ１と基板３と
の間隙よりも薄すぎると、熱圧着後にＩＣチップ１と基
板３との間隙が異方性導電膜１０ｂで充填されず、接続
信頼性が低下する。反対に、異方性導電膜１０ａの膜厚
が、ＩＣチップ１と基板３との間隙よりも厚すぎると、
熱圧着後にＩＣチップ１と基板３との間からはみ出す異
方性導電膜１０ｂの量が増え、本来の接続部位以外の部
分に流れ出して不良品が生じたり、熱圧着ヘッドに異方
性導電膜が付着し、生産性が低下するなどの問題が引き
起こされる。
挟む異方性導電膜１０ａの膜厚は、基本的には、ＩＣチ
ップ１を基板３に載置したときの両者の間隙程度もしく
は間隙よりもわずかに厚い程度とすることが好ましい。
異方性導電膜１０ａの膜厚が、ＩＣチップ１と基板３と
の間隙よりも薄すぎると、熱圧着後にＩＣチップ１と基
板３との間隙が異方性導電膜１０ｂで充填されず、接続
信頼性が低下する。反対に、異方性導電膜１０ａの膜厚
が、ＩＣチップ１と基板３との間隙よりも厚すぎると、
熱圧着後にＩＣチップ１と基板３との間からはみ出す異
方性導電膜１０ｂの量が増え、本来の接続部位以外の部
分に流れ出して不良品が生じたり、熱圧着ヘッドに異方
性導電膜が付着し、生産性が低下するなどの問題が引き
起こされる。
【０００５】
【発明が解決しようとする課題】ところで、異方性導電
膜１０ａを用いてＭＣＭ基板に複数のＩＣチップ等を実
装する場合、より具体的には、例えば、ＦＰＤ(Flat Pa
nel Display)の製造に際し、ガラス基板上の配線端子に
ＴＡＢを接続したり、複数のＩＣチップを基板に実装す
る場合、個々の接続部位ごとに接続する素子間の間隙等
が異なるので、使用する異方性導電膜１０ａの最適膜厚
は異なる。例えば、図５（同図（ａ）斜視図、同図
（ｂ）ｘ−ｘ断面図）に示すように、異方性導電膜１０
ｂによってＩＣチップ１のバンプ２を平坦な基板３上の
配線端子４に接続することによりＩＣチップ１を基板３
に実装する場合、図６（同図（ａ）斜視図、同図（ｂ）
ｘ−ｘ断面図）に示すように、異方性導電膜１０ｂによ
ってＩＣチップ１のバンプ２を基板３上の配線端子４に
接続することによりＩＣチップ１を基板３に実装する際
に、そのＩＣチップ１の実装部位の基板３に凹部３ｘが
形成されている場合、図７（同図（ａ）斜視図、同図
（ｂ）ｘ−ｘ断面図）に示すように、異方性導電膜１０
ｂによってＩＣチップ１のバンプ２を基板３上の配線端
子４に接続することによりＩＣチップ１を基板３に実装
する際に、そのＩＣチップ１の下に配線５と配線５を覆
うレジスト６が存在する場合、図８（同図（ａ）斜視
図、同図（ｂ）ｘ−ｘ断面図）に示すように、異方性導
電膜１０ｂによってＩＣチップ１のバンプ２を基板３上
の配線端子４に接続することによりＩＣチップ１を基板
３に実装する際に、ＩＣチップ１のバンプ２がＩＣチッ
プ１の周囲だけでなく中央部にも形成されている場合、
図９（同図（ａ）斜視図、同図（ｂ）ｘ−ｘ断面図）に
示すように、異方性導電膜１０ｂによって複数のＩＣチ
ップ１ｐ、１ｑのバンプ２ｐ、２ｑをそれぞれ基板３上
の配線端子４ｐ、４ｑに接続することによりＩＣチップ
１ｐ、１ｑを基板３に実装する際に、それらＩＣチップ
１ｐ、１ｑのバンプ２ｐ、２ｑの高さが異なる場合等に
おいては、それぞれ使用する異方性導電膜の最適膜厚は
互いに異なるものとなる。
膜１０ａを用いてＭＣＭ基板に複数のＩＣチップ等を実
装する場合、より具体的には、例えば、ＦＰＤ(Flat Pa
nel Display)の製造に際し、ガラス基板上の配線端子に
ＴＡＢを接続したり、複数のＩＣチップを基板に実装す
る場合、個々の接続部位ごとに接続する素子間の間隙等
が異なるので、使用する異方性導電膜１０ａの最適膜厚
は異なる。例えば、図５（同図（ａ）斜視図、同図
（ｂ）ｘ−ｘ断面図）に示すように、異方性導電膜１０
ｂによってＩＣチップ１のバンプ２を平坦な基板３上の
配線端子４に接続することによりＩＣチップ１を基板３
に実装する場合、図６（同図（ａ）斜視図、同図（ｂ）
ｘ−ｘ断面図）に示すように、異方性導電膜１０ｂによ
ってＩＣチップ１のバンプ２を基板３上の配線端子４に
接続することによりＩＣチップ１を基板３に実装する際
に、そのＩＣチップ１の実装部位の基板３に凹部３ｘが
形成されている場合、図７（同図（ａ）斜視図、同図
（ｂ）ｘ−ｘ断面図）に示すように、異方性導電膜１０
ｂによってＩＣチップ１のバンプ２を基板３上の配線端
子４に接続することによりＩＣチップ１を基板３に実装
する際に、そのＩＣチップ１の下に配線５と配線５を覆
うレジスト６が存在する場合、図８（同図（ａ）斜視
図、同図（ｂ）ｘ−ｘ断面図）に示すように、異方性導
電膜１０ｂによってＩＣチップ１のバンプ２を基板３上
の配線端子４に接続することによりＩＣチップ１を基板
３に実装する際に、ＩＣチップ１のバンプ２がＩＣチッ
プ１の周囲だけでなく中央部にも形成されている場合、
図９（同図（ａ）斜視図、同図（ｂ）ｘ−ｘ断面図）に
示すように、異方性導電膜１０ｂによって複数のＩＣチ
ップ１ｐ、１ｑのバンプ２ｐ、２ｑをそれぞれ基板３上
の配線端子４ｐ、４ｑに接続することによりＩＣチップ
１ｐ、１ｑを基板３に実装する際に、それらＩＣチップ
１ｐ、１ｑのバンプ２ｐ、２ｑの高さが異なる場合等に
おいては、それぞれ使用する異方性導電膜の最適膜厚は
互いに異なるものとなる。
【０００６】しかしながら、上述のように、接続部位に
応じて異方性導電膜の最適膜厚が異なる場合でも、それ
ら最適膜厚に対応して膜厚の異なる複数種の異方性導電
膜のリールを用意すると、設備的にもコスト的にも不利
益が大きくなる。そのため、従来は、一種のＭＣＭの製
造に対しては、通常、特定の膜厚の異方性導電膜のリー
ルが一種のみ使用されている。したがって、接続不良の
発生を解消することが困難となっている。
応じて異方性導電膜の最適膜厚が異なる場合でも、それ
ら最適膜厚に対応して膜厚の異なる複数種の異方性導電
膜のリールを用意すると、設備的にもコスト的にも不利
益が大きくなる。そのため、従来は、一種のＭＣＭの製
造に対しては、通常、特定の膜厚の異方性導電膜のリー
ルが一種のみ使用されている。したがって、接続不良の
発生を解消することが困難となっている。
【０００７】これに対しては、できる限り単一の膜厚の
異方性導電膜の使用により複数の接続部位で各素子を良
好に実装できるよう、配線に制限を設けることがなされ
ている。しかし、配線に制限を設けても、接続部位ごと
の異方性導電膜の最適膜厚を同一にすることは困難であ
り、接続不良の発生を完全には解消することができな
い。
異方性導電膜の使用により複数の接続部位で各素子を良
好に実装できるよう、配線に制限を設けることがなされ
ている。しかし、配線に制限を設けても、接続部位ごと
の異方性導電膜の最適膜厚を同一にすることは困難であ
り、接続不良の発生を完全には解消することができな
い。
【０００８】本発明は以上のような従来技術の問題点を
解決しようとするものであり、ＭＣＭ基板に複数のＩＣ
チップ等を異方性導電膜を用いて実装する場合のよう
に、接続部位ごとに当該異方性導電膜に要求される最適
膜厚が異なる場合に、各接続部位に最適膜厚の異方性導
電膜を低コストで提供できるようにすることを目的とし
ている。
解決しようとするものであり、ＭＣＭ基板に複数のＩＣ
チップ等を異方性導電膜を用いて実装する場合のよう
に、接続部位ごとに当該異方性導電膜に要求される最適
膜厚が異なる場合に、各接続部位に最適膜厚の異方性導
電膜を低コストで提供できるようにすることを目的とし
ている。
【０００９】
【課題を解決するための手段】本発明は、上述の目的を
達成するため、絶縁性接着剤からなるシート中に導電粒
子が分散されてなる異方性導電膜において、該異方性導
電膜が厚みの異なる複数の領域からなることを特徴とす
る異方性導電膜を提供する。
達成するため、絶縁性接着剤からなるシート中に導電粒
子が分散されてなる異方性導電膜において、該異方性導
電膜が厚みの異なる複数の領域からなることを特徴とす
る異方性導電膜を提供する。
【００１０】特に、この異方性導電膜が剥離フィルム上
に積層されている態様を提供し、そのより好ましい態様
として、異方性導電膜の厚さに対応して剥離フィルム
に、色分けや打ち抜き符号等の厚み表示が施されている
態様を提供する。
に積層されている態様を提供し、そのより好ましい態様
として、異方性導電膜の厚さに対応して剥離フィルム
に、色分けや打ち抜き符号等の厚み表示が施されている
態様を提供する。
【００１１】また、この異方性導電膜の製造方法とし
て、均一な厚みの剥離フィルム上に印刷層を該印刷層が
厚みの異なる複数の領域をもつように形成し、その上に
絶縁性接着剤と導電粒子からなる異方性導電接着剤を、
剥離フィルムと印刷層を含む全厚が均一になるように塗
布する方法を提供する。
て、均一な厚みの剥離フィルム上に印刷層を該印刷層が
厚みの異なる複数の領域をもつように形成し、その上に
絶縁性接着剤と導電粒子からなる異方性導電接着剤を、
剥離フィルムと印刷層を含む全厚が均一になるように塗
布する方法を提供する。
【００１２】この異方性導電膜によれば、一つの異方性
導電膜中に膜厚の異なる複数の領域が形成されているの
で、ＭＣＭ基板へ複数種のＩＣチップを実装する場合の
ように、実装するＩＣごとに使用する異方性導電膜の最
適膜厚が異なる場合でも、各ＩＣチップに良好な実装を
可能とする異方性導電膜を単一の異方性導電膜のリール
から低コストに提供することができる。
導電膜中に膜厚の異なる複数の領域が形成されているの
で、ＭＣＭ基板へ複数種のＩＣチップを実装する場合の
ように、実装するＩＣごとに使用する異方性導電膜の最
適膜厚が異なる場合でも、各ＩＣチップに良好な実装を
可能とする異方性導電膜を単一の異方性導電膜のリール
から低コストに提供することができる。
【００１３】
【発明の実施の形態様】以下、本発明を図面を参照しつ
つ、詳細に説明する。なお、各図中、同一符号は、同一
又は同等の構成要素を表している。
つ、詳細に説明する。なお、各図中、同一符号は、同一
又は同等の構成要素を表している。
【００１４】図１は、本発明の異方性導電膜の一つの態
様の断面図である。この異方性導電膜２０は、剥離フィ
ルム３０上に印刷層４０を介して積層されている。図２
は、図１の異方性導電膜２０のリール５０の斜視図であ
る。
様の断面図である。この異方性導電膜２０は、剥離フィ
ルム３０上に印刷層４０を介して積層されている。図２
は、図１の異方性導電膜２０のリール５０の斜視図であ
る。
【００１５】この異方性導電膜２０は、絶縁性接着剤か
らなるシート中に導電粒子が分散されたものからなり、
膜厚の異なる領域２１、２２、２３を長手方向に繰り返
し有している。各領域２１、２２、２３の膜厚は、当該
異方性導電膜２０を用いて実装する素子間の間隙等に応
じて適宜定めることができるが、例えば、膜厚の最も厚
い領域２１を３６〜４１μｍ、中間の厚さの領域２２を
３１〜３６μｍ、最も薄い領域２３を２５〜３１μｍ程
度とすることができる。
らなるシート中に導電粒子が分散されたものからなり、
膜厚の異なる領域２１、２２、２３を長手方向に繰り返
し有している。各領域２１、２２、２３の膜厚は、当該
異方性導電膜２０を用いて実装する素子間の間隙等に応
じて適宜定めることができるが、例えば、膜厚の最も厚
い領域２１を３６〜４１μｍ、中間の厚さの領域２２を
３１〜３６μｍ、最も薄い領域２３を２５〜３１μｍ程
度とすることができる。
【００１６】このように異方性導電膜２０に膜厚の異な
る領域２１、２２、２３を設けることにより、ＭＣＭ基
板へ複数種のＩＣチップを実装する場合において、当該
ＩＣチップの実装形態が、例えば、図７のＩＣチップ
１、図８のＩＣチップ１、または図９のＩＣチップ１ｑ
の実装のようにＩＣチップと基板との間隙が比較的狭い
場合には領域２３を使用し、図５のようにＩＣチップと
基板とが一般的な間隙を有している場合には、領域２２
を使用し、図６のＩＣチップ１又は図９のＩＣチップ１
ｐのようにＩＣチップと基板との間隙が比較的広い場合
には、領域２１を使用することが可能となる。したがっ
て、この異方性導電膜２０の単一のリール５０を用いる
ことにより、各ＩＣチップに対して、良好な実装をする
ことが可能となる。
る領域２１、２２、２３を設けることにより、ＭＣＭ基
板へ複数種のＩＣチップを実装する場合において、当該
ＩＣチップの実装形態が、例えば、図７のＩＣチップ
１、図８のＩＣチップ１、または図９のＩＣチップ１ｑ
の実装のようにＩＣチップと基板との間隙が比較的狭い
場合には領域２３を使用し、図５のようにＩＣチップと
基板とが一般的な間隙を有している場合には、領域２２
を使用し、図６のＩＣチップ１又は図９のＩＣチップ１
ｐのようにＩＣチップと基板との間隙が比較的広い場合
には、領域２１を使用することが可能となる。したがっ
て、この異方性導電膜２０の単一のリール５０を用いる
ことにより、各ＩＣチップに対して、良好な実装をする
ことが可能となる。
【００１７】異方性導電膜２０のいずれの領域２１、２
２、２３においても、それらを構成する絶縁性接着剤及
び導電粒子自体は、公知の異方性導電膜と同様とするこ
とができる。したがって、例えば、絶縁性接着剤として
は、エポキシ系熱硬化型樹脂を主成分とする接着剤等を
使用することができ、また導電粒子としては、半田粒
子、ニッケル粒子等の金属粒子や、樹脂粒子に金属メッ
キした粒子等を使用することができる。
２、２３においても、それらを構成する絶縁性接着剤及
び導電粒子自体は、公知の異方性導電膜と同様とするこ
とができる。したがって、例えば、絶縁性接着剤として
は、エポキシ系熱硬化型樹脂を主成分とする接着剤等を
使用することができ、また導電粒子としては、半田粒
子、ニッケル粒子等の金属粒子や、樹脂粒子に金属メッ
キした粒子等を使用することができる。
【００１８】一方、異方性導電膜２０の下方に位置する
印刷層４０は、後述するこの異方性導電膜２０の製造方
法にしたがう場合に特徴的に形成されるものであり、異
方性導電膜２０の領域２１、２２、２３が順次膜厚が小
さくなっているのに対応して、順次層厚が大きくなって
いる領域４１、４２、４３からなっている。即ち、これ
ら印刷層４０と異方性導電膜２０とを合わせた厚さは、
各領域において等しくなっている。
印刷層４０は、後述するこの異方性導電膜２０の製造方
法にしたがう場合に特徴的に形成されるものであり、異
方性導電膜２０の領域２１、２２、２３が順次膜厚が小
さくなっているのに対応して、順次層厚が大きくなって
いる領域４１、４２、４３からなっている。即ち、これ
ら印刷層４０と異方性導電膜２０とを合わせた厚さは、
各領域において等しくなっている。
【００１９】このように印刷層４０の各領域４１、４
２、４３は、異方性導電膜２０の各領域２１、２２、２
３に対応した層厚となっているので、これら印刷層の各
領域４１、４２、４３は、図１及び図２に示すように、
異方性導電膜２０の各領域２１、２２、２３に対応させ
て色分けすることが好ましい。これにより、当該ＩＣチ
ップの実装に最適な異方性導電膜２０の領域を容易に識
別することが可能となる。
２、４３は、異方性導電膜２０の各領域２１、２２、２
３に対応した層厚となっているので、これら印刷層の各
領域４１、４２、４３は、図１及び図２に示すように、
異方性導電膜２０の各領域２１、２２、２３に対応させ
て色分けすることが好ましい。これにより、当該ＩＣチ
ップの実装に最適な異方性導電膜２０の領域を容易に識
別することが可能となる。
【００２０】なお、異方性導電膜２０の膜厚の異なる各
領域２１、２２、２３を容易に識別できるようにする厚
み表示としては、印刷層４０の各領域４１、４２、４３
を色分けする他、各領域４１、４２、４３が色の濃淡で
区別できるようにしてもよく、文字や図柄などを施すこ
とにより区別できるようにしてもよい。
領域２１、２２、２３を容易に識別できるようにする厚
み表示としては、印刷層４０の各領域４１、４２、４３
を色分けする他、各領域４１、４２、４３が色の濃淡で
区別できるようにしてもよく、文字や図柄などを施すこ
とにより区別できるようにしてもよい。
【００２１】本発明において、剥離フィルム３０は、公
知の剥離フィルム付き異方性導電膜に使用されている当
該剥離フィルムと同様にポリエステルフィルム等から形
成することができる。また、剥離フィルム３０には、異
方性導電膜２０の各領域２１、２２、２３の膜厚が容易
に認識できるように厚み表示として、任意の打ち抜き符
号、凹凸符号等を施してもよい。例えば、図３に示すリ
ール５１のように、剥離フィルム３０に円形、四角形等
の打ち抜き符号３１を設けることができる。この他、バ
ーコードを設けてもよい。
知の剥離フィルム付き異方性導電膜に使用されている当
該剥離フィルムと同様にポリエステルフィルム等から形
成することができる。また、剥離フィルム３０には、異
方性導電膜２０の各領域２１、２２、２３の膜厚が容易
に認識できるように厚み表示として、任意の打ち抜き符
号、凹凸符号等を施してもよい。例えば、図３に示すリ
ール５１のように、剥離フィルム３０に円形、四角形等
の打ち抜き符号３１を設けることができる。この他、バ
ーコードを設けてもよい。
【００２２】図１及び図２に示した異方性導電膜２０の
製造方法としては、まず、均一な厚みの剥離フィルム３
０上に印刷層４０をグラビア印刷等により形成する。こ
の場合、印刷層４０が厚みの異なる複数の領域４１、４
２、４３をもち、かつ各領域４１、４２、４３ごとに異
なる色となるようにする。次いで、その上に絶縁性接着
剤と導電粒子からなる異方性導電接着剤を、剥離フィル
ム３０と印刷層４０を含む全厚が均一になるように塗布
することにより異方性導電膜２０を形成する。
製造方法としては、まず、均一な厚みの剥離フィルム３
０上に印刷層４０をグラビア印刷等により形成する。こ
の場合、印刷層４０が厚みの異なる複数の領域４１、４
２、４３をもち、かつ各領域４１、４２、４３ごとに異
なる色となるようにする。次いで、その上に絶縁性接着
剤と導電粒子からなる異方性導電接着剤を、剥離フィル
ム３０と印刷層４０を含む全厚が均一になるように塗布
することにより異方性導電膜２０を形成する。
【００２３】以上、図示した態様に基づいて、本発明を
詳細に説明したが、本発明は、これに限られず種々の態
様をとることができる。例えば、異方性導電膜におけ
る、厚さの異なる領域の形状や配置には特に制限はな
い。したがって、図１及び図２には異方性導電膜２０の
膜厚の異なる領域２１、２２、２３をリール５０の長手
方向に繰り返し設けた例を示したが、巾方向に膜厚の異
なる領域が順次現れるように形成してもよい。
詳細に説明したが、本発明は、これに限られず種々の態
様をとることができる。例えば、異方性導電膜におけ
る、厚さの異なる領域の形状や配置には特に制限はな
い。したがって、図１及び図２には異方性導電膜２０の
膜厚の異なる領域２１、２２、２３をリール５０の長手
方向に繰り返し設けた例を示したが、巾方向に膜厚の異
なる領域が順次現れるように形成してもよい。
【００２４】
【実施例】以下、本発明を実施例に基づいて具体的に説
明する。
明する。
【００２５】図１の層構成を有する異方性導電膜２０の
リール５０を次のように作製した。まず、厚さ５０μｍ
の白色ＰＥＴフィルムを剥離フィルム３０とし、この上
に黄色染料、青色染料、赤色染料でそれぞれ着色したポ
リエステル樹脂からなる塗料をグラビア印刷で巾１ｃｍ
ずつ繰り返し印刷することにより印刷層４０を形成し
た。この場合、黄色染料からなる塗料、青色染料からな
る塗料及び赤色染料からなる塗料は、それぞれ乾燥塗膜
の厚さが１０μｍ（領域４１）、１５μｍ（領域４
２）、２０μｍ（領域４３）となるようにした。
リール５０を次のように作製した。まず、厚さ５０μｍ
の白色ＰＥＴフィルムを剥離フィルム３０とし、この上
に黄色染料、青色染料、赤色染料でそれぞれ着色したポ
リエステル樹脂からなる塗料をグラビア印刷で巾１ｃｍ
ずつ繰り返し印刷することにより印刷層４０を形成し
た。この場合、黄色染料からなる塗料、青色染料からな
る塗料及び赤色染料からなる塗料は、それぞれ乾燥塗膜
の厚さが１０μｍ（領域４１）、１５μｍ（領域４
２）、２０μｍ（領域４３）となるようにした。
【００２６】次に、印刷層４０上にシリコーン系剥離剤
を２μｍ厚でコーティングすることにより剥離処理し
た。
を２μｍ厚でコーティングすることにより剥離処理し
た。
【００２７】一方、異方性導電接着剤として、エポキシ
樹脂からなる絶縁性接着剤中に導電粒子として金メッキ
プラスチック粒子を分散させたものを調製し、これを上
述の剥離処理した印刷層４０上に塗布することにより異
方性導電膜２０を形成し、リール５０とした。この場
合、剥離フィルム３０と印刷層４０と異方性導電膜２０
の全体の厚さを１００μｍとすることにより、異方性導
電膜２０中に膜厚の異なる領域２１、２２、２３を形成
した。
樹脂からなる絶縁性接着剤中に導電粒子として金メッキ
プラスチック粒子を分散させたものを調製し、これを上
述の剥離処理した印刷層４０上に塗布することにより異
方性導電膜２０を形成し、リール５０とした。この場
合、剥離フィルム３０と印刷層４０と異方性導電膜２０
の全体の厚さを１００μｍとすることにより、異方性導
電膜２０中に膜厚の異なる領域２１、２２、２３を形成
した。
【００２８】得られた異方性導電膜２０のリール５０
を、色感知センサー付きの異方性導電膜仮貼機で用いる
ことにより、異方性導電膜２０中の所定の膜厚の領域２
１、２２、２３を所定の形状にハーフカットし、それぞ
れ図５のような平坦な基板３上の実装部位に貼り付け
た。その結果、印刷層の黄色領域４１に対応する異方性
導電膜２１の貼着後の厚さは３８μｍであり、青色領域
４２に対応する異方性導電膜２２の貼着後の厚さは３３
μｍであり、赤色領域４３に対応する異方性導電膜２３
の貼着後の厚さは２８μｍであった。
を、色感知センサー付きの異方性導電膜仮貼機で用いる
ことにより、異方性導電膜２０中の所定の膜厚の領域２
１、２２、２３を所定の形状にハーフカットし、それぞ
れ図５のような平坦な基板３上の実装部位に貼り付け
た。その結果、印刷層の黄色領域４１に対応する異方性
導電膜２１の貼着後の厚さは３８μｍであり、青色領域
４２に対応する異方性導電膜２２の貼着後の厚さは３３
μｍであり、赤色領域４３に対応する異方性導電膜２３
の貼着後の厚さは２８μｍであった。
【００２９】
【発明の効果】本発明によれば、異方性導電膜を用いて
素子間の接続を行う場合において、接続部位ごとに異方
性導電膜に要求される最適膜厚が異なるときに、各接続
部位に最適膜厚の異方性導電膜を単一のリールで低コス
トに提供することができる。
素子間の接続を行う場合において、接続部位ごとに異方
性導電膜に要求される最適膜厚が異なるときに、各接続
部位に最適膜厚の異方性導電膜を単一のリールで低コス
トに提供することができる。
【図１】本発明の異方性導電膜の断面図である。
【図２】本発明の異方性導電膜のリールの斜視図であ
る。
る。
【図３】本発明の異方性導電膜のリールの斜視図であ
る。
る。
【図４】異方性導電膜の一般的な使用方法の説明図であ
る。
る。
【図５】異方性導電膜でＩＣチップを基板に実装する場
合の態様例である。
合の態様例である。
【図６】異方性導電膜でＩＣチップを基板に実装する場
合の態様例である。
合の態様例である。
【図７】異方性導電膜でＩＣチップを基板に実装する場
合の態様例である。
合の態様例である。
【図８】異方性導電膜でＩＣチップを基板に実装する場
合の態様例である。
合の態様例である。
【図９】異方性導電膜でＩＣチップを基板に実装する場
合の態様例である。
合の態様例である。
１…ＩＣチップ、 ２…バンプ、 ３…基板、 ４…配
線端子、 ２０…異方性導電膜、 ２１…異方性導電膜
中の領域、 ２２…異方性導電膜中の領域、２３…異方
性導電膜中の領域、３０…剥離フィルム、 ４０…印刷
層、 ４１…印刷層中の領域、 ４２…印刷層中の領
域、 ４３…印刷層中の領域、 ５０…リール
線端子、 ２０…異方性導電膜、 ２１…異方性導電膜
中の領域、 ２２…異方性導電膜中の領域、２３…異方
性導電膜中の領域、３０…剥離フィルム、 ４０…印刷
層、 ４１…印刷層中の領域、 ４２…印刷層中の領
域、 ４３…印刷層中の領域、 ５０…リール
Claims (6)
- 【請求項１】 絶縁性接着剤からなるシート中に導電粒
子が分散されてなる異方性導電膜において、該異方性導
電膜が厚みの異なる複数の領域からなることを特徴とす
る異方性導電膜。 - 【請求項２】 異方性導電膜が剥離フィルム上に積層さ
れている請求項１記載の異方性導電膜。 - 【請求項３】 異方性導電膜の厚さに対応して剥離フィ
ルムに厚み表示が施されている請求項２記載の異方性導
電膜。 - 【請求項４】 厚み表示として、異方性導電膜の厚さに
対応して剥離フィルムに色分けされた印刷層が形成され
ている請求項３記載の異方性導電膜。 - 【請求項５】 厚み表示として、異方性導電膜の厚さに
対応して剥離フィルムに打ち抜き符号が形成されている
請求項３記載の異方性導電膜。 - 【請求項６】 均一な厚みの剥離フィルム上に印刷層を
該印刷層が厚みの異なる複数の領域をもつように形成
し、その上に絶縁性接着剤と導電粒子からなる異方性導
電接着剤を、剥離フィルムと印刷層を含む全厚が均一に
なるように塗布する請求項２記載の異方性導電膜の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4581398A JP3707231B2 (ja) | 1998-02-26 | 1998-02-26 | 異方性導電膜及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4581398A JP3707231B2 (ja) | 1998-02-26 | 1998-02-26 | 異方性導電膜及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251364A true JPH11251364A (ja) | 1999-09-17 |
| JP3707231B2 JP3707231B2 (ja) | 2005-10-19 |
Family
ID=12729703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4581398A Expired - Fee Related JP3707231B2 (ja) | 1998-02-26 | 1998-02-26 | 異方性導電膜及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3707231B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009218216A (ja) * | 2009-05-13 | 2009-09-24 | Hitachi Chem Co Ltd | 接着剤テープの圧着方法 |
| CN104152075A (zh) * | 2002-07-30 | 2014-11-19 | 日立化成工业株式会社 | 粘接材料带及其压接方法 |
| JP2019036516A (ja) * | 2016-12-01 | 2019-03-07 | デクセリアルズ株式会社 | 異方性導電フィルム |
-
1998
- 1998-02-26 JP JP4581398A patent/JP3707231B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104152075A (zh) * | 2002-07-30 | 2014-11-19 | 日立化成工业株式会社 | 粘接材料带及其压接方法 |
| JP2009218216A (ja) * | 2009-05-13 | 2009-09-24 | Hitachi Chem Co Ltd | 接着剤テープの圧着方法 |
| JP4692664B2 (ja) * | 2009-05-13 | 2011-06-01 | 日立化成工業株式会社 | 接着剤テープの圧着方法 |
| JP2019036516A (ja) * | 2016-12-01 | 2019-03-07 | デクセリアルズ株式会社 | 異方性導電フィルム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3707231B2 (ja) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3536728B2 (ja) | 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置 | |
| JP3512655B2 (ja) | 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ | |
| KR100399379B1 (ko) | 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법 | |
| TW463333B (en) | Manufacturing method of semiconductor device and semiconductor module | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP3804269B2 (ja) | フレキシブル配線基板の接合構造 | |
| US6808866B2 (en) | Process for massively producing tape type flexible printed circuits | |
| JPH08138022A (ja) | 薄型複合ｉｃカード及びその製造方法 | |
| JPH11251364A (ja) | 異方性導電膜及びその製造方法 | |
| JPS61187393A (ja) | 電子部品接続用接合材 | |
| US6351391B1 (en) | Signal busses on printed board structures mounting ASIC chips with signal termination resistor devices using planar signal terminating devices | |
| JP3609539B2 (ja) | 電子部品の製造方法、電子部品の出荷形態化方法、電子部品集合体、およびこの電子部品集合体の使用方法 | |
| JP2000077484A (ja) | フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法 | |
| WO2000048243A1 (fr) | Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique | |
| JP2669352B2 (ja) | 液晶表示装置 | |
| KR100473414B1 (ko) | 표면실장형 반도체제품을 탑재한 탭 패키지구조 | |
| JPH11150227A (ja) | 集積回路装置およびその製造方法 | |
| JP2001291738A (ja) | テープキャリアパッケージ、及びこれを用いる平面表示装置の製造方法 | |
| JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
| JP2882394B2 (ja) | 液晶表示装置 | |
| JPH06349898A (ja) | Ｔａｂ用フィルムキャリア及びその製造方法 | |
| JPH05190593A (ja) | テープキャリア型半導体装置 | |
| JPH064581Y2 (ja) | 半導体ユニットの連結構造 | |
| JPH05198912A (ja) | フレキシブル基板付き電子部品 | |
| JPH02163790A (ja) | 電子機器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050620 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050725 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |