JPH11233549A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11233549A
JPH11233549A JP10032638A JP3263898A JPH11233549A JP H11233549 A JPH11233549 A JP H11233549A JP 10032638 A JP10032638 A JP 10032638A JP 3263898 A JP3263898 A JP 3263898A JP H11233549 A JPH11233549 A JP H11233549A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode pads
semiconductor device
leads
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10032638A
Other languages
English (en)
Inventor
Hideo Kasai
秀男 葛西
Yasuhiro Yoshii
康浩 吉井
Yukinori Tashiro
幸典 田代
Jun Eto
潤 衛藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP10032638A priority Critical patent/JPH11233549A/ja
Publication of JPH11233549A publication Critical patent/JPH11233549A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ワイヤボンディング時のワイヤ垂れによる支
持リードとワイヤとの短絡を防止する。 【解決手段】 平面が方形状で形成され、主面の少なく
とも一辺側にその一辺に沿って複数個の電極パッド２Ａ
が配列された半導体チップ１と、平面が方形状で形成さ
れ、チップ塔載面上に半導体チップ１が塔載されたダイ
パッド５と、半導体チップ１の一辺の外側にその一辺に
沿って一端側が配列された複数本のインナーリード３
と、半導体チップ１の一辺の中央部の外側に配置され、
ダイパッド５に連結された支持リード６とを有し、複数
個の電極パッド２Ａの夫々は複数本のインナーリード３
の夫々に導電性のワイヤ７を介して電気的に接続される
半導体装置であって、複数個の電極パッドの夫々は、前
記半導体チップの一辺の中央部を避けた状態で配置され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、半導体チップの外部端子とインナーリードと
をワイヤで接続する半導体装置に適用して有効な技術に
関するものである。
【０００２】
【従来の技術】半導体チップを樹脂封止体で封止する半
導体装置として、例えばＴＳＯＰ(Ｔhin Ｓmall Ｏut-l
ine Ｐackage）型の半導体装置がある。このＴＳＯＰ型
の半導体装置は、支持リードが一体化されたダイパッド
(タブとも言う)のチップ塔載面上に半導体チップを塔載
した構成になっている。
【０００３】前記半導体チップの平面形状は長方形状で
形成されている。この半導体チップは、例えば単結晶珪
素からなる半導体基板及びこの半導体基板の主面上に形
成された多層配線層を主体とする構成になっている。
【０００４】前記半導体チップには、例えば、ＤＲＡＭ
(Ｄynamic Ｒandom Ａccess Ｍemory)、ＳＲＡＭ(Ｓtat
ic Ｒandom Ａccess Ｍemory）、ＥＥＰＲＯＭ(Ｅlectr
ically Ｅrasable Ｐrogrammable Ｒead Ｏnly Ｍemor
y）等の記憶回路システムが塔載されている。
【０００５】前記半導体チップの主面(回路形成面)に
は、複数個の電極パッド（ボンディングパッド）が配置
されている。この複数個の電極パッドは、半導体チップ
の互いに対向する二つの短辺の夫々の辺側に配置され、
各辺に沿って配列されている。
【０００６】前記半導体チップの外周囲の外側には、複
数本のインナーリードが配置されている。複数本のイン
ナーリードの夫々の一端側は、半導体チップの互いに対
向する二つの短辺の夫々の辺に沿って配列されている。
複数本のインナーリードの夫々の一端側は、半導体チッ
プの主面に形成された複数個の電極パッドの夫々に導電
性のワイヤを介して電気的に接続されている。
【０００７】前記半導体チップ、インナーリード、ダイ
パッド、支持リード及びワイヤ等は、平面形状が方形状
の樹脂封止体で封止されている。樹脂封止体は、大量生
産に好適なトランスファモールド法で形成される。トラ
ンスファモールド法は、ポット、ランナー、流入ゲート
及びキャビティ等を備えた成形金型を使用し、ポットか
らランナー及び流入ゲートを通してキャビティ内に樹脂
を加圧注入して樹脂封止体を形成する方法である。
【０００８】前記樹脂封止体の外周囲の外側には、複数
本のアウターリードが配置されている。複数本のアウタ
ーリードの夫々は、樹脂封止体の互いに対向する二つの
長辺の夫々の辺に沿って配列され、ガルウィング形状に
成形されている。
【０００９】前記複数本のインナーリードの夫々の他端
側は、樹脂封止体の互いに対向する二つの長辺の夫々の
辺に沿って配列され、樹脂封止体の二つの長辺の夫々の
辺に沿って配列された複数本のアウターリードの夫々と
一体化されている。
【００１０】前記ＴＳＯＰ型の半導体装置は、リードフ
レームを用いた製造プロセスで形成される。具体的に
は、リードフレームの枠体に支持リードを介して支持さ
れたダイパッドのチップ塔載面に半導体チップを塔載
し、その後、前記半導体チップの主面に形成された電極
パッドと前記リードフレームの枠体にアウターリードを
介して支持されたインナーリードの一端側とを導電性の
ワイヤで電気的に接続し、その後、前記半導体チップ、
インナーリード、ダイパッド、支持リード及びワイヤ等
を樹脂封止体で封止し、その後、前記リードフレームの
枠体からアウターリード及び支持リードを切断すると共
に、アウターリード間を連結しているタイバーを切断
し、その後、前記アウターリードをガルウィング形状に
成形することによって形成される。
【００１１】なお、ＴＳＯＰ型の半導体装置について
は、例えば、日経ＢＰ社発行「ＶＬＳＩパッケージング
技術(上)」１９９３年５月３１日発行、第１０４頁〜第
１０５頁に記載されている。
【００１２】また、トランスファモールド法について
は、例えば、日経ＢＰ社発行「ＶＬＳＩパッケージング
技術(下)」１９９３年５月３１日発行、第３１頁〜第４
０頁に記載されている。
【００１３】
【発明が解決しようとする課題】前記ＴＳＯＰ型の半導
体装置において、支持リードは、半導体チップの短辺の
中央部の外側に配置され、ダイパッドに連結されてい
る。一方、電極パッドは、半導体チップの短辺の中央部
にも配置されている。
【００１４】半導体チップの短辺の中央部に配置された
電極パッドは支持リードと隣合うインナーリードにワイ
ヤを介して電気的に接続されるが、このような場合、支
持リード上にワイヤが延在する状態となるので、ワイヤ
ボンディング時のワイヤ垂れによる支持リードとワイヤ
との短絡が発生し易くなり、半導体装置の歩留まりが低
下する。支持リードとワイヤとの短絡は、樹脂の加圧注
入によってワイヤ流が生じる樹脂封止体の形成時におい
ても発生し易くなる。
【００１５】本発明の目的は、半導体装置の歩留まりを
高めることが可能な技術を提供することにある。本発明
の前記ならびにその他の目的と新規な特徴は、本明細書
の記述及び添付図面によって明らかになるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。平面が方形状で形成され、主面の
少なくとも一辺側にその一辺に沿って複数個の電極パッ
ドが配列された半導体チップと、平面が方形状で形成さ
れ、チップ塔載面上に前記半導体チップが塔載されたダ
イパッドと、前記半導体チップの一辺の外側にその一辺
に沿って一端側が配列された複数本のインナーリード
と、前記半導体チップの一辺の中央部の外側に配置さ
れ、前記ダイパッドに連結された支持リードとを有し、
前記複数個の電極パッドの夫々は前記複数本のインナー
リードの夫々に導電性のワイヤを介して電気的に接続さ
れる半導体装置であって、前記複数個の電極パッドの夫
々は、前記半導体チップの一辺の中央部を避けた状態で
配置されている。
【００１７】上述した手段によれば、半導体チップの一
辺の中央部には電極パッドが配置されないので、支持リ
ード上をワイヤが延在することはない。この結果、支持
リードとワイヤとの短絡を防止できるので、半導体装置
の歩留まりを高めることができる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００１９】（実施形態１）図１は本発明の実施形態１
である半導体装置の樹脂封止体の上部を除去した状態の
平面図であり、図２は図１の要部拡大平面図であり、図
３は前記半導体装置の製造に用いられるリードフレーム
の平面図である。
【００２０】本実施形態では、ＳＯＰ型の半導体装置に
本発明を適用した例について説明する。
【００２１】図１に示すように、本実施形態の半導体装
置は、ダイパッド５のチップ塔載面上に半導体チップ１
を塔載した構成になっている。半導体チップ１はダイパ
ッド５のチップ塔載面に接着剤を介在して接着固定され
ている。
【００２２】前記半導体チップ１の平面形状は、これに
限定されないが、例えば長方形状で形成されている。こ
の半導体チップ１は、例えば、単結晶珪素からなる半導
体基板及びこの半導体基板の主面上に形成された多層配
線層を主体とする構成になっている。
【００２３】前記半導体チップ１には、論理回路システ
ム、記憶回路システム、或いはそれらの混合回路システ
ム等が塔載されている。これらの回路システムは、半導
体基板の主面に形成された半導体素子及び多層配線層に
形成された配線によって構成されている。
【００２４】前記半導体チップ１の主面(回路形成面)に
は、複数個の電極パッド（ボンディングパッド）２Ａが
配置されている。この複数個の電極パッド２Ａは、半導
体チップ１の互いに対向する二つの短辺の夫々の辺側に
配置され、夫々の辺に沿って配列されている。複数個の
電極パッド２Ａの夫々は、半導体基板の主面上に形成さ
れた多層配線層の最上層の配線層に形成され、回路シス
テムを構成する半導体素子に配線を介して電気的に接続
されている。複数個の電極パッド２Ａの夫々は、例えば
アルミニウム(Ａｌ)膜若しくはアルミニウム合金膜で形
成されている。
【００２５】前記半導体チップ１の外周囲の外側には、
複数本のインナーリード３が配置されている。複数本の
インナーリード３の夫々の一端側は、半導体チップ１の
主面に配置された複数個の電極パッド２Ａの夫々に導電
性のワイヤ７を介して電気的に接続されている。ワイヤ
７としては例えば金(Ａｕ)を用いている。ワイヤ７の接
続方法としては、例えば熱圧着に超音波振動を併用した
ボールボンディング法を用いている。複数本のインナー
リード３のうち、大多数のインナーリード３の夫々の一
端側は半導体チップ１の互いに対向する二つの短辺の夫
々の辺に沿って配列されている。
【００２６】前記ダイパッド５の平面形状は例えば方形
状で形成され、その平面サイズは半導体チップ１の平面
サイズよりも若干大きい平面サイズとなっている。
【００２７】前記半導体チップ１の二つの短辺の夫々の
辺の中央部(図２に示す１Ａ)の外側には支持リード６が
配置されている。この支持リード６は、ダイパッド５の
互いに対向する二つの短辺の夫々の辺に連結され、一体
化されている。
【００２８】前記半導体チップ１、インナーリード３、
ダイパッド５、支持リード６及びワイヤ７等は、平面が
方形状で形成された樹脂封止体８で封止されている。樹
脂封止体８は、低応力化を図る目的として、例えばフェ
ノール系硬化剤、シリコーンゴム及びフィラーが添加さ
れたエポキシ系の樹脂で形成されている。樹脂封止体８
は、大量生産に好適なトランスファモールド法で形成さ
れている。トランスファモールド法は、ポット、ランナ
ー、流入ゲート及びキャビティ等を備えた成形金型を使
用し、ポットからランナー及び流入ゲートを通してキャ
ビティ内に樹脂を加圧注入して樹脂封止体を形成する方
法である。
【００２９】前記樹脂封止体８の外周囲の外側には、複
数本のアウターリード４が配置されている。複数本のア
ウターリード４の夫々は、樹脂封止体８の互いに対向す
る二つの長辺の夫々の辺に沿って配列され、ガルウィン
グ形状に成形されている。
【００３０】前記複数本のインナーリード３の夫々の他
端側は、樹脂封止体８の互いに対向する二つの長辺の夫
々の辺に沿って配列され、樹脂封止体８の二つの長辺の
夫々の辺に沿って配列された複数本のアウターリード４
の夫々と一体化されている。
【００３１】前記半導体チップ１の一方の短辺に沿って
配列された複数個の電極パッド２Ａの夫々は、図２に示
すように、半導体チップ１の一方の短辺の中央部を避け
た状態で配置されている。また、複数個の電極パッド２
Ａの夫々は、半導体チップ１の一方の短辺と長辺とが交
わる角部に詰め寄った状態で配置されている。また、複
数個の電極パッド２Ａの夫々は二つのパッド群２に分割
されている。即ち、半導体チップ１の一方の短辺の中央
部には電極パッド２Ａが配置されないので、支持リード
６上をワイヤ７が延在することはない。
【００３２】なお、半導体チップ１の他方の短辺に沿っ
て配列された複数個の電極パッド２Ａも同様に構成され
ている。
【００３３】次に、前記半導体装置の製造に用いられる
リードフレームについて説明する。図３に示すように、
リードフレームＬＦは、枠体１０で規定された領域内
に、複数本のインナーリード３、複数本のアウターリー
ド４、ダイパッド５及び二本の支持リード６等を配置し
た構成になっている。ダイパッド５は二本の支持リード
６を介して枠体１０に支持されている。二本の支持リー
ド６のうち、一方の支持リード６の一端側はダイパッド
５の互いに対向する二つの短辺のうちの一方の短辺の中
央部と一体化され、その他端側は枠体１０と一体化され
ている。二本の支持リード６のうち、他方の支持リード
６の一端側はダイパッド５の互いに対向する二つの短辺
のうちの他方の短辺の中央部と一体化され、その他端側
は枠体１０と一体化されている。
【００３４】前記複数本のインナーリード３のうち、大
多数のインナーリード３の夫々の一端側はダイパッド５
の互いに対向する二つの短辺の夫々の辺に沿って配列さ
れ、その他のインナーリード３の夫々の一端側はダイパ
ッド５の互いに対向する二つの長辺に沿って配列されて
いる。
【００３５】前記複数本のインナーリード３の夫々の他
端側は複数本のアウターリード４の夫々の一端側と一体
化され、複数本のアウターリード４の夫々の他端側は枠
体１０と一体化されている。複数本のアウターリード４
の夫々は、リード間から流れでる樹脂を堰き止めるため
のタイバー９で互いに連結されている。
【００３６】前記リードフレームＬＦは、例えば、鉄
(Ｆｅ)−ニッケル(Ｎｉ)系の合金又は銅(Ｃｕ)若しくは
銅系の合金で形成されている。このリードフレームＬＦ
は、金属板にエッチング加工又はプレス加工を施すこと
によって形成される。
【００３７】次に、前記半導体装置の製造方法につい
て、図１及び図３を用いて簡単に説明する。まず、図３
に示すリードフレームＬＦを準備する。次に、リードフ
レームＬＦの枠体１０に支持リード６を介して支持され
たダイパッド５のチップ塔載面上に接着剤を介在して半
導体チップ１を塔載する。
【００３８】次に、前記半導体チップ１の主面の電極パ
ッド２Ａと前記リードフレームＬＦの枠体１０にアウタ
ーリード４を介して支持されたインナーリード３の一端
側とをワイヤ７で電気的に接続する。
【００３９】次に、前記半導体チップ１、インナーリー
ド３、ダイパッド５、支持リード６及びワイヤ７等を樹
脂封止体８で封止する。樹脂封止体８による封止はトラ
ンスファモールド法で行う。
【００４０】次に、前記リードフレームＬＦの枠体１０
からアウターリード４及び支持リード６を切断すると共
に、アウターリード４間を連結しているタイバー９を切
断し、その後、前記アウターリード４をガルウィング形
状に成形することにより、図１に示す半導体装置が形成
される。
【００４１】このように、本実施形態によれば、以下の
効果が得られる。 （１）半導体チップ１の主面の短辺側にその短辺に沿っ
て配列された複数個の電極パッド２Ａの夫々は、半導体
チップ１の短辺の中央部を避けた状態で配置されている
ことから、半導体チップ１の短辺の中央部には電極パッ
ド２Ａが配置されないので、支持リード６上をワイヤ７
が延在することはない。この結果、支持リード６とワイ
ヤ７との短絡を防止できるので、半導体装置の歩留まり
を高めることができる。
【００４２】（２）半導体チップ１の主面の短辺側にそ
の短辺に沿って配列された複数個の電極パッド２Ａの夫
々は、半導体チップ１の短辺と長辺とが交わる二つの角
部の夫々に詰め寄った状態で配置され、更に、二つのパ
ッド群２に分割されていることから、半導体チップ１の
角部に配置された電極パッド２Ａと半導体チップ１の外
部の外側に一端側が配置されたインナーリード３とのワ
イヤ７による接続を容易に行うことができる。
【００４３】また、電極パッド２Ａの配列ピッチに対し
てインナーリード３の一端側の配列ピッチが大きくて
も、電極パッド２Ａの配列幅に対するインナーリード３
の一端側の配列幅の広がりを抑制できるので、電極パッ
ド２Ａの狭ピッチ化に対応したリードフレームの設計が
可能となる。
【００４４】また、半導体チップ１の短辺とワイヤ７と
の間の鋭角をなす角度が大きく(緩やかに）なるので、
電極パッド２Ａの配列ピッチを縮小しても隣接するワイ
ヤ７間での短絡を抑制できる。従って、電極パッド２Ａ
の狭ピッチ化を図ることができる。
【００４５】（実施形態２）図４は本発明の実施形態２
である半導体装置の樹脂封止体の上部を除去した状態の
平面図である。なお、図４は、アウターリードのガルウ
ィング形状を省略している。
【００４６】本実施形態では、ＴＳＯＰ型の半導体装置
に本発明を適用した例について説明する。
【００４７】図４に示すように、本実施形態の半導体装
置は、ダイパッド５のチップ塔載面上に半導体チップ１
を塔載した構成になっている。
【００４８】前記半導体チップ１の主面には、複数個の
電極パッド２Ａが配置されている。この複数個の電極パ
ッド２Ａは、半導体チップ１の互いに対向する二つの短
辺の夫々の辺側に配置され、夫々の辺に沿って配列され
ている。
【００４９】前記半導体チップ１の外周囲の外側には、
複数本のインナーリード３が配置されている。複数本の
インナーリード３の夫々の一端側は、半導体チップ１の
主面に配置された複数個の電極パッド２Ａの夫々に導電
性のワイヤ７を介して電気的に接続されている。
【００５０】前記半導体チップ１の二つの長辺の夫々の
外側には支持リード６が配置されている。この支持リー
ド６は、ダイパッド５の互いに対向する二つの長辺の夫
々の辺に連結され、一体化されている。
【００５１】前記半導体チップ１、インナーリード３、
ダイパッド５、支持リード６及びワイヤ７等は樹脂封止
体８で封止されている。樹脂封止体８の外周囲の外側に
は、複数本のアウターリード４が配置されている。複数
本のアウターリード４の夫々は、樹脂封止体８の互いに
対向する二つの短辺の夫々の辺に沿って配列され、ガル
ウィング形状に成形されている。
【００５２】前記複数本のインナーリード３の夫々の他
端側は、樹脂封止体８の互いに対向する二つの短辺の夫
々の辺に沿って配列され、樹脂封止体８の二つの長辺の
夫々の辺に沿って配列された複数本のアウターリード４
の夫々と一体化されている。
【００５３】前記半導体チップ１の一方の短辺に沿って
配列された複数個の電極パッド２Ａの夫々は、前述の実
施形態１と同様に、半導体チップ１の一方の短辺と長辺
とが交わる角部に詰め寄った状態で配置され、二つのパ
ッド群２に分割されている。なお、半導体チップ１の他
方の短辺に沿って配列された複数個の電極パッド２Ａも
同様に構成されている。
【００５４】このように、半導体チップ１の短辺に沿っ
て配列される複数個の電極パッド２Ａは、半導体チップ
１の一方の短辺と長辺とが交わる角部に詰め寄った状態
で配置され、更に、二つのパッド群２に分割されている
ことから、前述の実施形態１と同様の効果が得られる。
【００５５】（実施形態３）図５は本発明の実施形態３
である半導体装置の樹脂封止体の上部を除去した状態の
平面図である。なお、図５は、アウターリードのガルウ
ィング形状を省略している。
【００５６】本実施形態では、ＳＯＰ型の半導体装置に
本発明を適用した例について説明する。
【００５７】図５に示すように、本実施形態の半導体装
置は、ダイパッド５のチップ塔載面上に半導体チップ１
を塔載した構成になっている。
【００５８】前記半導体チップ１の主面(回路形成面)に
は、複数個の電極パッド（ボンディングパッド）２Ａが
配置されている。この複数個の電極パッド２Ａは、半導
体チップ１の各辺側に配置され、夫々の辺に沿って配列
されている。
【００５９】前記半導体チップ１の外周囲の外側には、
複数本のインナーリード３が配置されている。複数本の
インナーリード３の夫々の一端側は、半導体チップ１の
主面に配置された複数個の電極パッド２Ａの夫々に導電
性のワイヤ７を介して電気的に接続されている。
【００６０】前記半導体チップ１の二つの短辺の夫々の
外側には支持リード６が配置されている。この支持リー
ド６は、ダイパッド５の互いに対向する二つの短辺の夫
々の辺に連結され、一体化されている。
【００６１】前記半導体チップ１、インナーリード３、
ダイパッド５、支持リード６及びワイヤ７等は樹脂封止
体８で封止されている。樹脂封止体８の外周囲の外側に
は、複数本のアウターリード４が配置されている。複数
本のアウターリード４の夫々は、樹脂封止体８の互いに
対向する二つの長辺の夫々の辺に沿って配列され、ガル
ウィング形状に成形されている。
【００６２】前記複数本のインナーリード３の夫々の他
端側は、樹脂封止体８の互いに対向する二つの長辺の夫
々の辺に沿って配列され、樹脂封止体８の二つの長辺の
夫々の辺に沿って配列された複数本のアウターリード４
の夫々と一体化されている。
【００６３】前記半導体チップ１の二つの短辺の夫々の
辺に沿って配列された複数個の電極パッド２Ａの夫々
は、半導体チップ１の短辺の中央部を避けた状態で配置
されている。また、複数個の電極パッド２Ａの夫々は、
半導体チップ１の短辺と長辺とが交わる角部に詰め寄っ
た状態で配置され、更に、二つのパッド群２に分割され
ている。
【００６４】前記半導体チップ１の二つの長辺の夫々の
辺に沿って配列された複数個の電極パッド２Ａの夫々
は、半導体チップ１の長辺と短辺とが交わる角部に詰め
寄った状態で配置され、更に、二つのパッド群２に分割
されている。
【００６５】このように、半導体チップ１の短辺に沿っ
て配列された複数個の電極パッド２Ａは、半導体チップ
１の短辺の中央部を避けた状態で配置されていることか
ら、前述の実施形態１と同様の効果が得られる。
【００６６】また、半導体チップ１の各辺に沿って配列
された複数個の電極パッド２Ａは、半導体チップ１の二
つの辺(短辺と長辺)とが交わる角部に詰め寄った状態で
配置され、更に、二つのパッド群２に分割されているこ
とから、前述の実施形態１と同様の効果が得られる。
【００６７】（実施形態４）図６は本発明の実施形態４
である半導体装置の樹脂封止体の上部を除去した状態の
平面図である。なお、図６は、アウターリードのガルウ
ィング形状を省略している。
【００６８】本実施形態では、ＴＳＯＰ型の半導体装置
に本発明を適用した例について説明する。
【００６９】図６に示すように、本実施形態の半導体装
置は、ダイパッド５のチップ塔載面上に半導体チップ１
を塔載した構成になっている。
【００７０】前記半導体チップ１の主面(回路形成面)に
は、複数個の電極パッド（ボンディングパッド）２Ａが
配置されている。この複数個の電極パッド２Ａは、半導
体チップ１の互いに対向する二つの長辺の夫々の辺側に
配置され、夫々の辺に沿って配列されている。
【００７１】前記半導体チップ１の外周囲の外側には、
複数本のインナーリード３が配置されている。複数本の
インナーリード３の夫々の一端側は、半導体チップ１の
主面に配置された複数個の電極パッド２Ａの夫々に導電
性のワイヤ７を介して電気的に接続されている。
【００７２】前記半導体チップ１の二つの短辺の夫々の
外側には支持リード６が配置されている。この支持リー
ド６は、ダイパッド５の互いに対向する二つの短辺の夫
々の辺に連結され、一体化されている。
【００７３】前記半導体チップ１、インナーリード３、
ダイパッド５、支持リード６及びワイヤ７等は樹脂封止
体８で封止されている。樹脂封止体８の外周囲の外側に
は、複数本のアウターリード４が配置されている。複数
本のアウターリード４の夫々は、樹脂封止体８の互いに
対向する二つの短辺の夫々の辺に沿って配列され、ガル
ウィング形状に成形されている。
【００７４】前記複数本のインナーリード３の夫々の他
端側は、樹脂封止体８の互いに対向する二つの短辺の夫
々の辺に沿って配列され、樹脂封止体８の二つの短辺の
夫々の辺に沿って配列された複数本のアウターリード４
の夫々と一体化されている。
【００７５】前記半導体チップ１の短辺の夫々の辺に沿
って配列された複数個の電極パッド２Ａの夫々は、半導
体チップ１の長辺と短辺とが交わる角部に詰め寄った状
態で配置され、四つのパッド群２に分割されている。
【００７６】このように、半導体チップ１の長辺に沿っ
て配列された複数個の電極パッド２Ａは、半導体チップ
１の長辺と短辺とが交わる角部に詰め寄った状態で配置
され、四つのパッド群２に分割されていることから、前
述の実施形態１と同様の効果が得られる。
【００７７】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００７８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。半導体装置の歩留まりを高めること
ができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の樹脂封
止体の上部を除去した状態の平面図である。
【図２】図１の要部拡大断面図である。
【図３】前記半導体装置の製造に用いられるリードフレ
ームの平面図である。
【図４】本発明の実施形態２である半導体装置の樹脂封
止体の上部を除去した状態の平面図である。
【図５】本発明の実施形態３である半導体装置の樹脂封
止体の上部を除去した状態の平面図である。
【図６】本発明の実施形態４である半導体装置の樹脂封
止体の上部を除去した状態の平面図である。
【符号の説明】
１…半導体チップ、２Ａ…電極パッド、２…パッド群、
３…インナーリード、４…アウターリード、５…ダイパ
ッド、６…支持リード、７…ワイヤ、８…樹脂封止体、
ＬＦ…リードフレーム。
フロントページの続き (72)発明者 田代 幸典 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 衛藤 潤 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 平面が方形状で形成され、主面の少なく
    とも一辺側にその一辺に沿って複数個の電極パッドが配
    列された半導体チップと、平面が方形状で形成され、チ
    ップ塔載面上に前記半導体チップが塔載されたダイパッ
    ドと、前記半導体チップの一辺の外側にその一辺に沿っ
    て一端側が配列された複数本のインナーリードと、前記
    半導体チップの一辺の中央部の外側に配置され、前記ダ
    イパッドに連結された支持リードとを有し、前記複数個
    の電極パッドの夫々は前記複数本のインナーリードの夫
    々に導電性のワイヤを介して電気的に接続される半導体
    装置であって、前記複数個の電極パッドの夫々は、前記
    半導体チップの一辺の中央部を避けた状態で配置されて
    いることを特徴とする半導体装置。
  2. 【請求項２】 前記複数個の電極パッドの夫々は、前記
    半導体チップの一辺と他の辺とが交わる角部に詰め寄っ
    た状態で配置されていることを特徴とする請求項１に記
    載の半導体装置。
  3. 【請求項３】 前記複数個の電極パッドの夫々は複数の
    パッド群に分割されていることを特徴とする請求項１に
    記載の半導体装置。
  4. 【請求項４】 平面が方形状で形成され、主面の少なく
    とも一辺側にその一辺に沿って複数個の電極パッドが配
    列された半導体チップと、チップ塔載面上に前記半導体
    チップが塔載されたダイパッドと、前記半導体チップの
    一辺の外側にその一辺に沿って一端側が配列された複数
    本のインナーリードとを有し、前記複数個の電極パッド
    の夫々は前記複数本のインナーリードの夫々に導電性の
    ワイヤを介して電気的に接続される半導体装置であっ
    て、前記複数個の電極パッドの夫々は複数のパッド群に
    分割されていることを特徴とする半導体装置。
  5. 【請求項５】 前記複数の電極パッドの夫々は、前記半
    導体チップの一辺と他の辺とが交わる角部に詰め寄った
    状態で配置されていることを特徴とする請求項４に記載
    の半導体装置。
JP10032638A 1998-02-16 1998-02-16 半導体装置 Pending JPH11233549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10032638A JPH11233549A (ja) 1998-02-16 1998-02-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10032638A JPH11233549A (ja) 1998-02-16 1998-02-16 半導体装置

Publications (1)

Publication Number Publication Date
JPH11233549A true JPH11233549A (ja) 1999-08-27

Family

ID=12364404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10032638A Pending JPH11233549A (ja) 1998-02-16 1998-02-16 半導体装置

Country Status (1)

Country Link
JP (1) JPH11233549A (ja)

Similar Documents

Publication Publication Date Title
JP4195804B2 (ja) デュアルダイパッケージ
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US9159691B2 (en) Window ball grid array (BGA) semiconductor packages
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JP2001298150A (ja) 半導体装置及びその製造方法
JP2001094040A (ja) 半導体装置およびその製造方法
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
JP2001274316A (ja) 半導体装置及びその製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
KR20050049346A (ko) 반도체장치 및 그 제조방법
JP3497775B2 (ja) 半導体装置
JPH07153904A (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
JP2682200B2 (ja) 半導体装置
JPH11233549A (ja) 半導体装置
JP3842241B2 (ja) 半導体装置
JPH04144269A (ja) 混成集積回路装置
JPH0338057A (ja) フラグレス・リードフレーム、それを用いたパッケージおよび製法
JP2000012741A (ja) 半導体装置及びその製造方法
JP2003100988A (ja) 半導体装置およびその製造方法
JP3250992B2 (ja) 積層チップパッケージ
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPH0422159A (ja) 半導体集積回路装置およびその製造方法
JP3015181B2 (ja) 半導体装置
JP3082562U (ja) マルチーチップパッケージ
JPH098209A (ja) 半導体装置およびモールド金型