JP3015181B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3015181B2 JP3015181B2 JP34297991A JP34297991A JP3015181B2 JP 3015181 B2 JP3015181 B2 JP 3015181B2 JP 34297991 A JP34297991 A JP 34297991A JP 34297991 A JP34297991 A JP 34297991A JP 3015181 B2 JP3015181 B2 JP 3015181B2
- Authority
- JP
- Japan
- Prior art keywords
- thin plate
- semiconductor pellet
- semiconductor
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、半導体ペレットの外部端子にリードの一端側が電気
的に接続され、この半導体ペレット及びリードの一端側
の一部がパッケージされる半導体装置に適用して有効な
技術に関するものである。
に、半導体ペレットの外部端子にリードの一端側が電気
的に接続され、この半導体ペレット及びリードの一端側
の一部がパッケージされる半導体装置に適用して有効な
技術に関するものである。
【０００２】
【従来の技術】ＩＣカード等の実装基板上に実装される
半導体装置として、例えばＴＳＯＰ(Ｔhin Ｓmall Ｏut
-line Ｐackage)型の樹脂パッケージで構成される樹脂
封止型半導体装置がある。この種の樹脂封止型半導体装
置は、タブ吊りリードで支持されたタブのペレット搭載
面上に半導体ペレットを搭載している。
半導体装置として、例えばＴＳＯＰ(Ｔhin Ｓmall Ｏut
-line Ｐackage)型の樹脂パッケージで構成される樹脂
封止型半導体装置がある。この種の樹脂封止型半導体装
置は、タブ吊りリードで支持されたタブのペレット搭載
面上に半導体ペレットを搭載している。
【０００３】前記半導体ペレットは例えば平面が長方形
状の単結晶珪素基板で構成され、その主面(素子形成面)
に回路システムを搭載している。半導体ペレットの主面
上には、長方形状の対向する２辺(例えば長辺又は短辺)
の夫々に沿って外部端子（ボンディングパッド）が複数
個配列される。この外部端子は、ボンディングワイヤを
介して半導体ペレットの外周囲の外側に複数本配列され
たインナーリードに電気的に接続される。
状の単結晶珪素基板で構成され、その主面(素子形成面)
に回路システムを搭載している。半導体ペレットの主面
上には、長方形状の対向する２辺(例えば長辺又は短辺)
の夫々に沿って外部端子（ボンディングパッド）が複数
個配列される。この外部端子は、ボンディングワイヤを
介して半導体ペレットの外周囲の外側に複数本配列され
たインナーリードに電気的に接続される。
【０００４】前記タブ、半導体ペレット、ボンディング
ワイヤ、インナーリード等は、例えば絶縁性のエポキシ
系樹脂で形成されたＴＳＯＰ型の樹脂パッケージで封止
される。この樹脂パッケージは、トランスファモールド
法に基づいて樹脂で成形される。樹脂としては、低応力
化を図るために、フェノール系硬化剤、シリコーンゴム
及びフィラーが添加されたエポキシ系樹脂が使用され
る。
ワイヤ、インナーリード等は、例えば絶縁性のエポキシ
系樹脂で形成されたＴＳＯＰ型の樹脂パッケージで封止
される。この樹脂パッケージは、トランスファモールド
法に基づいて樹脂で成形される。樹脂としては、低応力
化を図るために、フェノール系硬化剤、シリコーンゴム
及びフィラーが添加されたエポキシ系樹脂が使用され
る。
【０００５】前記樹脂パッケージは、例えば平面が長方
形状で形成され、その長方形状の対向する２辺(例えば
長辺又は短辺)の夫々に沿ってアウターリードを複数本
配列している。このアウターリードは、前記インナーリ
ードと一体に形成され、ガルウィング形状で成形され
る。
形状で形成され、その長方形状の対向する２辺(例えば
長辺又は短辺)の夫々に沿ってアウターリードを複数本
配列している。このアウターリードは、前記インナーリ
ードと一体に形成され、ガルウィング形状で成形され
る。
【０００６】このように構成されるＴＳＯＰ型の樹脂封
止型半導体装置は、例えばＳＯＪ(Ｓmall Ｏut-line Ｊ
-bend Ｐackge）型の樹脂封止型半導体装置に比べて薄
型に構成される。
止型半導体装置は、例えばＳＯＪ(Ｓmall Ｏut-line Ｊ
-bend Ｐackge）型の樹脂封止型半導体装置に比べて薄
型に構成される。
【０００７】
【発明が解決しようとする課題】前記樹脂封止型半導体
装置の樹脂パッケージは、トランスファモールド法に基
づいて樹脂で成形されるので、半導体ペレットの主面側
及びそれと対向する裏面側に樹脂の流通径路（流動径
路）が必要になり、この樹脂の流通径路に相当する分、
半導体ペレットの主面側及び裏面側の樹脂の厚さ(肉厚)
が厚くなる。このため、全体的に樹脂パッケージの縦方
向(半導体ペレットに対して垂直方向)の厚さが厚くな
り、樹脂封止型半導体装置の縦方向が大型化するという
問題があった。
装置の樹脂パッケージは、トランスファモールド法に基
づいて樹脂で成形されるので、半導体ペレットの主面側
及びそれと対向する裏面側に樹脂の流通径路（流動径
路）が必要になり、この樹脂の流通径路に相当する分、
半導体ペレットの主面側及び裏面側の樹脂の厚さ(肉厚)
が厚くなる。このため、全体的に樹脂パッケージの縦方
向(半導体ペレットに対して垂直方向)の厚さが厚くな
り、樹脂封止型半導体装置の縦方向が大型化するという
問題があった。
【０００８】本発明の目的は、半導体装置の縦方向の小
型化を図ることが可能な技術を提供することにある。
型化を図ることが可能な技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１１】本発明の半導体装置は、第一の薄板上に主
面に半導体素子が形成された半導体ペレットの裏面が接
着層を介して固定され、さらに第一の薄板上に前記半導
体ペレットと電気的に接続された複数のリードが前記半
導体ペレットを囲むように載置され、前記半導体ペレッ
トの主面側に前記半導体ペレット及び前記複数のリード
の一部を挾み込みかつ前記半導体ペレットと前記複数の
リードとを電気的に接続する配線が形成された第二の薄
板が載置され、該二枚の薄板で前記半導体ペレットと前
記リードがパッケージされている。また、本発明の半導
体装置は、前記配線の一端側がバンプ電極を介して前記
半導体ペレットに接続され、前記配線の他端側が前記複
数のリードの表面に形成された金メッキ層に接続されて
いる。また、本発明の半導体装置は、前記二枚の薄板の
間に樹脂が充填され、前記半導体ペレットが封止されて
いる。
面に半導体素子が形成された半導体ペレットの裏面が接
着層を介して固定され、さらに第一の薄板上に前記半導
体ペレットと電気的に接続された複数のリードが前記半
導体ペレットを囲むように載置され、前記半導体ペレッ
トの主面側に前記半導体ペレット及び前記複数のリード
の一部を挾み込みかつ前記半導体ペレットと前記複数の
リードとを電気的に接続する配線が形成された第二の薄
板が載置され、該二枚の薄板で前記半導体ペレットと前
記リードがパッケージされている。また、本発明の半導
体装置は、前記配線の一端側がバンプ電極を介して前記
半導体ペレットに接続され、前記配線の他端側が前記複
数のリードの表面に形成された金メッキ層に接続されて
いる。また、本発明の半導体装置は、前記二枚の薄板の
間に樹脂が充填され、前記半導体ペレットが封止されて
いる。
【００１２】
【作用】上述した手段によれば、薄板にはトランスファ
モールド法に基づいて樹脂パッケージを成形する時の樹
脂の流通径路が不要なので、樹脂パッケージの半導体ペ
レットの主面側及び裏面側の樹脂の厚さに比べて薄板の
厚さを低減でき、この薄板の厚さに相当する分、全体的
にパッケージの縦方向（半導体ペレットに対して垂直方
向）の厚さを低減できる。この結果、半導体装置の縦方
向の小型化を図ることができる。また、二枚の薄板の間
に樹脂が充填され、半導体ペレットが封止されているこ
とから、外部からの汚染を防止することができる。
モールド法に基づいて樹脂パッケージを成形する時の樹
脂の流通径路が不要なので、樹脂パッケージの半導体ペ
レットの主面側及び裏面側の樹脂の厚さに比べて薄板の
厚さを低減でき、この薄板の厚さに相当する分、全体的
にパッケージの縦方向（半導体ペレットに対して垂直方
向）の厚さを低減できる。この結果、半導体装置の縦方
向の小型化を図ることができる。また、二枚の薄板の間
に樹脂が充填され、半導体ペレットが封止されているこ
とから、外部からの汚染を防止することができる。
【００１３】以下、本発明の構成について、実施例とと
もに説明する。
もに説明する。
【００１４】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１５】
【実施例】(実施例１）本実施例１は、ＴＳＯＰ型の半
導体装置に本発明を適用した、本発明の第１実施例であ
る。
導体装置に本発明を適用した、本発明の第１実施例であ
る。
【００１６】本発明の実施例１である半導体装置の概略
構成を図１(平面図)及び図２（図１に示すＡ−Ａ線で切
った拡大断面図）で示す。
構成を図１(平面図)及び図２（図１に示すＡ−Ａ線で切
った拡大断面図）で示す。
【００１７】図１及び図２に示すように、半導体装置
は、薄板１Ａ、薄板１Ｂの夫々で構成されるＴＳＯＰ型
のパッケージ１内に半導体ペレット３を搭載している。
は、薄板１Ａ、薄板１Ｂの夫々で構成されるＴＳＯＰ型
のパッケージ１内に半導体ペレット３を搭載している。
【００１８】前記半導体ペレット３は、平面が例えば長
方形状に形成された薄板１Ａ上の中央部に接着層(図示
せず)を介在して接着固定されている。この半導体ペレ
ット３は、平面が例えば長方形状の単結晶珪素基板で構
成され、その主面(素子形成面)に論理回路システム、記
憶回路システム或はそれらの混合回路システムを搭載し
ている。半導体ペレット３の主面上には、長方形状の外
周囲に沿って複数個の外部端子(ボンディングパッド)４
が配列される。この外部端子４は、前述の回路システム
に電気的に接続される。このように構成される半導体ペ
レット３は、例えば約２００〔μｍ〕程度の厚さで形成
される。
方形状に形成された薄板１Ａ上の中央部に接着層(図示
せず)を介在して接着固定されている。この半導体ペレ
ット３は、平面が例えば長方形状の単結晶珪素基板で構
成され、その主面(素子形成面)に論理回路システム、記
憶回路システム或はそれらの混合回路システムを搭載し
ている。半導体ペレット３の主面上には、長方形状の外
周囲に沿って複数個の外部端子(ボンディングパッド)４
が配列される。この外部端子４は、前述の回路システム
に電気的に接続される。このように構成される半導体ペ
レット３は、例えば約２００〔μｍ〕程度の厚さで形成
される。
【００１９】前記半導体ペレット３の外周囲の外側の薄
板１Ａ上には、接着層(図示せず)を介在して、半導体ペ
レット３の外周囲に沿って複数本配列されたリード５の
一部即ちインナーリード５Ａが接着固定されている。こ
のインナーリード５Ａは、リード５の他部が薄板１Ａの
外側に引き出されたアウターリード５Ｂと一体に形成さ
れる。
板１Ａ上には、接着層(図示せず)を介在して、半導体ペ
レット３の外周囲に沿って複数本配列されたリード５の
一部即ちインナーリード５Ａが接着固定されている。こ
のインナーリード５Ａは、リード５の他部が薄板１Ａの
外側に引き出されたアウターリード５Ｂと一体に形成さ
れる。
【００２０】前記半導体ペレット３上及びインナーリー
ド５Ａ上には、接着層(図示せず)を介在して、前述の薄
板１Ａと同一形状の平面が長方形状に形成された薄板１
Ｂが接着固定されている。つまり、半導体ペレット３及
びインナーリード５Ａは、その一表面側(半導体ペレッ
トの主面側)が薄板１Ｂで覆われ、その一表面側と対向
する裏面側が薄板１Ａで覆われている。即ち、半導体ペ
レット３及びインナーリード５Ａは、薄板１Ａ、薄板１
Ｂの夫々で挾み込まれている。
ド５Ａ上には、接着層(図示せず)を介在して、前述の薄
板１Ａと同一形状の平面が長方形状に形成された薄板１
Ｂが接着固定されている。つまり、半導体ペレット３及
びインナーリード５Ａは、その一表面側(半導体ペレッ
トの主面側)が薄板１Ｂで覆われ、その一表面側と対向
する裏面側が薄板１Ａで覆われている。即ち、半導体ペ
レット３及びインナーリード５Ａは、薄板１Ａ、薄板１
Ｂの夫々で挾み込まれている。
【００２１】前記薄板１Ａ、薄板１Ｂの夫々はパッケー
ジ１を構成している。つまり、パッケージ１は平面が長
方形状で構成される。このパッケージ１は、長方形状の
対向する長辺の夫々に沿って複数本のアウターリード５
Ｂを配列している。アウターリード５Ｂは、前記半導体
ペレット３、インナーリード５Ａの夫々を薄板１Ａと薄
板１Ｂとで挾み込んだ後、リードフレーム(図示せず)か
ら切断され、その後、ガルウィング形状に成形される。
前記リードフレームは例えばＦｅ−Ｎｉ合金、Ｃｕ等で
形成される。
ジ１を構成している。つまり、パッケージ１は平面が長
方形状で構成される。このパッケージ１は、長方形状の
対向する長辺の夫々に沿って複数本のアウターリード５
Ｂを配列している。アウターリード５Ｂは、前記半導体
ペレット３、インナーリード５Ａの夫々を薄板１Ａと薄
板１Ｂとで挾み込んだ後、リードフレーム(図示せず)か
ら切断され、その後、ガルウィング形状に成形される。
前記リードフレームは例えばＦｅ−Ｎｉ合金、Ｃｕ等で
形成される。
【００２２】前記薄板１Ａ、薄板１Ｂの夫々は、例えば
絶縁性のポリイミド系樹脂で形成され、約８０〔μｍ〕
程度の厚さで形成される。この薄板１Ａ、１Ｂの夫々に
はトランスファモード法で樹脂パッケージを成形する時
の樹脂の流通径路が不要なので、樹脂パッケージの半導
体ペレットの主面側及びそれと対向する裏面側の樹脂の
厚さに比べて薄板１Ａ、薄板１Ｂの夫々の厚さを低減で
きる。つまり、本実施例の半導体装置のパッケージ１
は、薄板１Ａ及び１Ｂの厚さに相当する分、樹脂パッケ
ージの厚さに比ベて全体的に縦方向(半導体ペレットに
対して垂直方向)の厚さを低減できる。なお、前記薄板
１Ａ、１Ｂの夫々は、例えば絶縁性のエポキシ系樹脂又
はセラミックスで形成してもよい。また、表面に粘着性
を有する絶縁性のポリイミド系樹脂で形成してもよい。
絶縁性のポリイミド系樹脂で形成され、約８０〔μｍ〕
程度の厚さで形成される。この薄板１Ａ、１Ｂの夫々に
はトランスファモード法で樹脂パッケージを成形する時
の樹脂の流通径路が不要なので、樹脂パッケージの半導
体ペレットの主面側及びそれと対向する裏面側の樹脂の
厚さに比べて薄板１Ａ、薄板１Ｂの夫々の厚さを低減で
きる。つまり、本実施例の半導体装置のパッケージ１
は、薄板１Ａ及び１Ｂの厚さに相当する分、樹脂パッケ
ージの厚さに比ベて全体的に縦方向(半導体ペレットに
対して垂直方向)の厚さを低減できる。なお、前記薄板
１Ａ、１Ｂの夫々は、例えば絶縁性のエポキシ系樹脂又
はセラミックスで形成してもよい。また、表面に粘着性
を有する絶縁性のポリイミド系樹脂で形成してもよい。
【００２３】前記薄板１Ｂ内には、図３(図２の要部拡
大面図)に示すように、配線２が形成されている。この
配線２の一端側はバンプ電極７を介在して半導体ペレッ
ト３の外部端子４に電気的に接続される。また、配線２
の他端側は、インナーリード５Ａの表面に形成された金
属メッキ層６に電気的に接続される。つまり、半導体ペ
レット３の外部端子４は、バンプ電極７、配線２及び金
属メット層６を介してインナーリード５Ａに電気的に接
続される。この薄板１Ｂは、配線２を内部に形成してい
るので、配線２が半導体ペレット３の端部に短絡するの
を防止している。なお、前記配線２は例えばＣｕで形成
され、前記バンプ電極７は例えばＡｕで形成され、前記
金属メッキ層６は例えばＡｇで形成される。
大面図)に示すように、配線２が形成されている。この
配線２の一端側はバンプ電極７を介在して半導体ペレッ
ト３の外部端子４に電気的に接続される。また、配線２
の他端側は、インナーリード５Ａの表面に形成された金
属メッキ層６に電気的に接続される。つまり、半導体ペ
レット３の外部端子４は、バンプ電極７、配線２及び金
属メット層６を介してインナーリード５Ａに電気的に接
続される。この薄板１Ｂは、配線２を内部に形成してい
るので、配線２が半導体ペレット３の端部に短絡するの
を防止している。なお、前記配線２は例えばＣｕで形成
され、前記バンプ電極７は例えばＡｕで形成され、前記
金属メッキ層６は例えばＡｇで形成される。
【００２４】このように、本実施例の半導体装置は、薄
板１Ａ上に主面に半導体素子が形成された半導体ペレッ
ト３の裏面が接着層を介して固定され、さらに薄板１Ａ
上に前記半導体ペレット３と電気的に接続された複数の
リード５が載置され、前記半導体ペレット３の主面側に
前記半導体ペレット３及び前記複数のリード５の一部を
挾み込むように接着層を介して薄板１Ｂが載置され、該
二枚の薄板（１Ａ，１Ｂ）で前記半導体ペレット３と前
記リード５がパッケージされている。この構成により、
薄板１Ａ、薄板１Ｂの夫々にはトランスファモールド法
に基づいて樹脂パッケージを成形する時の樹脂の流通径
路が不要なので、樹脂パッケージの半導体ペレットの主
面側及び裏面側の樹脂の厚さに比べて薄板１Ａ、１Ｂの
夫々の厚さを低減でき、この薄板１Ａ、１Ｂの厚さに相
当する分、全体的にパッケージ１の縦方向（半導体ペレ
ット３に対して垂直方向）の厚さを低減できる。この結
果、半導体装置の縦方向の小型化を図ることができる。
板１Ａ上に主面に半導体素子が形成された半導体ペレッ
ト３の裏面が接着層を介して固定され、さらに薄板１Ａ
上に前記半導体ペレット３と電気的に接続された複数の
リード５が載置され、前記半導体ペレット３の主面側に
前記半導体ペレット３及び前記複数のリード５の一部を
挾み込むように接着層を介して薄板１Ｂが載置され、該
二枚の薄板（１Ａ，１Ｂ）で前記半導体ペレット３と前
記リード５がパッケージされている。この構成により、
薄板１Ａ、薄板１Ｂの夫々にはトランスファモールド法
に基づいて樹脂パッケージを成形する時の樹脂の流通径
路が不要なので、樹脂パッケージの半導体ペレットの主
面側及び裏面側の樹脂の厚さに比べて薄板１Ａ、１Ｂの
夫々の厚さを低減でき、この薄板１Ａ、１Ｂの厚さに相
当する分、全体的にパッケージ１の縦方向（半導体ペレ
ット３に対して垂直方向）の厚さを低減できる。この結
果、半導体装置の縦方向の小型化を図ることができる。
【００２５】なお、薄板１Ａ、薄板１Ｂの夫々の半導体
ペレット３側の面と対向する裏面側又はどちらか一方の
裏面側に薄い補強板例えば金属板等を貼り付け、パッケ
ージ１の機械的強度を高めた構造で構成してもよい。
ペレット３側の面と対向する裏面側又はどちらか一方の
裏面側に薄い補強板例えば金属板等を貼り付け、パッケ
ージ１の機械的強度を高めた構造で構成してもよい。
【００２６】（実施例２）本実施例２は、ＴＳＯＰ型の
半導体装置に本発明を適用した、本発明の第２実施例で
ある。
半導体装置に本発明を適用した、本発明の第２実施例で
ある。
【００２７】本発明の実施例２である半導体装置の概略
構成を図４(平面図)及び図５（図４に示すＢ−Ｂ切断線
で切った拡大断面図）で示す。
構成を図４(平面図)及び図５（図４に示すＢ−Ｂ切断線
で切った拡大断面図）で示す。
【００２８】図４及び図５に示すように、半導体装置
は、薄板１Ａ、薄板１Ｂ及び樹脂１Ｃで構成されるＴＳ
ＯＰ型のパッケージ１内に半導体ペレット３を搭載して
いる。
は、薄板１Ａ、薄板１Ｂ及び樹脂１Ｃで構成されるＴＳ
ＯＰ型のパッケージ１内に半導体ペレット３を搭載して
いる。
【００２９】前記半導体ペレット３は、前述の実施例１
と同様に、平面が方形状に形成された薄板１Ａ上の中央
部に接着層(図示せず)を介在して接着固定されている。
この半導体ペレット３の外周囲の外側の薄板１Ａ上に
は、接着層(図示せず)を介在して、半導体ペレット３の
外周囲に沿って複数本配列されたリード５の一部即ちイ
ンナーリード５Ａが接着固定されている。この半導体ペ
レット３上及びインナーリード５Ａ上には、接着層(図
示せず)を介在して、前記薄板１Ａと同様の平面が長方
形状に形成された薄板１Ｂが接着固定されている。つま
り、半導体ペレット３及びインナーリード５Ａは、その
一表面側が薄板１Ｂで覆われ、その一表面側と対向する
裏面側が薄板１Ａで覆われている。即ち、半導体ペレッ
ト３及びインナーリード５Ａは、前述の実施例１と同様
に薄板１Ａ、薄板１Ｂの夫々で挾み込まれている。
と同様に、平面が方形状に形成された薄板１Ａ上の中央
部に接着層(図示せず)を介在して接着固定されている。
この半導体ペレット３の外周囲の外側の薄板１Ａ上に
は、接着層(図示せず)を介在して、半導体ペレット３の
外周囲に沿って複数本配列されたリード５の一部即ちイ
ンナーリード５Ａが接着固定されている。この半導体ペ
レット３上及びインナーリード５Ａ上には、接着層(図
示せず)を介在して、前記薄板１Ａと同様の平面が長方
形状に形成された薄板１Ｂが接着固定されている。つま
り、半導体ペレット３及びインナーリード５Ａは、その
一表面側が薄板１Ｂで覆われ、その一表面側と対向する
裏面側が薄板１Ａで覆われている。即ち、半導体ペレッ
ト３及びインナーリード５Ａは、前述の実施例１と同様
に薄板１Ａ、薄板１Ｂの夫々で挾み込まれている。
【００３０】前記薄板１Ａと薄板１Ｂとの間には樹脂１
Ｃが充填されている。つまり、本実施例２の半導体装置
のパッケージ１は、薄板１Ａ、薄板１Ｂ及び樹脂１Ｃで
構成され、この夫々で半導体ペレット３を封止してい
る。
Ｃが充填されている。つまり、本実施例２の半導体装置
のパッケージ１は、薄板１Ａ、薄板１Ｂ及び樹脂１Ｃで
構成され、この夫々で半導体ペレット３を封止してい
る。
【００３１】次に、前記半導体装置の形成方法について
簡単に説明する。
簡単に説明する。
【００３２】まず、平面が長方形状に形成された薄板１
Ａを用意する。
Ａを用意する。
【００３３】次に、前記薄板１Ａ上の中央部に接着層を
介在して半導体ペレット３の裏面を接着固定する。
介在して半導体ペレット３の裏面を接着固定する。
【００３４】次に、前記薄板１Ａにリード５が一体に形
成されたリードフレームを位置決めし、前記半導体ペレ
ット３の外周囲の外側の薄板１Ａ上にリード５の一部即
ちインナーリード５Ａを接着固定する。
成されたリードフレームを位置決めし、前記半導体ペレ
ット３の外周囲の外側の薄板１Ａ上にリード５の一部即
ちインナーリード５Ａを接着固定する。
【００３５】次に、前記半導体ペレット３上及びインナ
ーリード５Ａ上に接着層を介在して薄板１Ｂを接着固定
する。この時、半導体ペレット３の外部端子４とインナ
ーリード５Ａとは、薄板１Ｂ内に形成された配線２で電
気的に接続される。これにより、半導体ペレット３及び
インナーリード５Ａは、薄板１Ａと薄板１Ｂとで挾み込
れる。
ーリード５Ａ上に接着層を介在して薄板１Ｂを接着固定
する。この時、半導体ペレット３の外部端子４とインナ
ーリード５Ａとは、薄板１Ｂ内に形成された配線２で電
気的に接続される。これにより、半導体ペレット３及び
インナーリード５Ａは、薄板１Ａと薄板１Ｂとで挾み込
れる。
【００３６】次に、図５(金型の上型を除去した状態の
平面図)及び図６（図５に示すＣ−Ｃ切断線で切った拡
大断面図）に示すように、金型１０にリードフレームを
位置決めし、この金型１０の上型１０Ａと下型１０Ｂと
で形成されるキャビティ１１内に薄板１Ａ及び薄板１Ｂ
を配置する。前記金型１０のキャビティ１１は平面が薄
板１Ａ及び薄板１Ｂと同一形状の長方形状で形成され、
その長方形状の対向する長辺の夫々の断面がクシ歯形状
で構成される。このクシ歯形状の間にはリード５の他部
即ちアウターリード５Ｂが配置される。また、キャビテ
ィ１１には、その長方形状の対向する短辺の一方の辺に
樹脂１Ｃを流入するための流入ゲート１２、他方の辺に
空気を逃すエアーベント１３の夫々が構成される。
平面図)及び図６（図５に示すＣ−Ｃ切断線で切った拡
大断面図）に示すように、金型１０にリードフレームを
位置決めし、この金型１０の上型１０Ａと下型１０Ｂと
で形成されるキャビティ１１内に薄板１Ａ及び薄板１Ｂ
を配置する。前記金型１０のキャビティ１１は平面が薄
板１Ａ及び薄板１Ｂと同一形状の長方形状で形成され、
その長方形状の対向する長辺の夫々の断面がクシ歯形状
で構成される。このクシ歯形状の間にはリード５の他部
即ちアウターリード５Ｂが配置される。また、キャビテ
ィ１１には、その長方形状の対向する短辺の一方の辺に
樹脂１Ｃを流入するための流入ゲート１２、他方の辺に
空気を逃すエアーベント１３の夫々が構成される。
【００３７】次に、前記金型１０の流入ゲート１２から
樹脂１Ｃを流し込み、薄板１Ａと薄板１Ｂとの間に樹脂
１Ｃを充填する。この後、アウターリード５Ｂをリード
フレームから切断した後、アウターリード５Ｂを所定の
形状(ガルウィング形状)に成形することにより、薄板１
Ａ、薄板１Ｂ及び樹脂１Ｃで半導体ペレット３を封止し
た半導体装置のパッケージ１が完成する。
樹脂１Ｃを流し込み、薄板１Ａと薄板１Ｂとの間に樹脂
１Ｃを充填する。この後、アウターリード５Ｂをリード
フレームから切断した後、アウターリード５Ｂを所定の
形状(ガルウィング形状)に成形することにより、薄板１
Ａ、薄板１Ｂ及び樹脂１Ｃで半導体ペレット３を封止し
た半導体装置のパッケージ１が完成する。
【００３８】このように構成される半導体装置は、前記
実施例１と同様に、縦方向の小型化を図ることができる
と共に、半導体ペレット３を封止しているので、外部か
らの汚染を防止することができる。
実施例１と同様に、縦方向の小型化を図ることができる
と共に、半導体ペレット３を封止しているので、外部か
らの汚染を防止することができる。
【００３９】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００４０】例えば、本発明は、ＳＯＪ型、ＤＩＰ型、
ＺＩＰ型、ＱＦＰ型等の半導体装置に適用することがで
きる。
ＺＩＰ型、ＱＦＰ型等の半導体装置に適用することがで
きる。
【００４１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００４２】半導体装置の縦方向の小型化を図ることが
できる。
できる。
【図１】 本発明の実施例１である半導体装置の平面
図。
図。
【図２】 図１のＡ−Ａ切断線で切った拡大断面図。
【図３】 図２の要部拡大断面図。
【図４】 本発明の実施例２である半導体装置の平面
図。
図。
【図５】 図４に示すＢ−Ｂ切断線で切った拡大断面
図。
図。
【図６】 半導体装置の形成方法を説明するための金型
の平面図。
の平面図。
【図７】 図６に示すＣ−Ｃ線断線で切った拡大断面
図。
図。
１…パッケージ、１Ａ，１Ｂ…薄板、２…配線、３…半
導体ペレット、４…外部端子、５Ａ…インナーリード、
５Ｂ…アウターリード、金型１０。
導体ペレット、４…外部端子、５Ａ…インナーリード、
５Ｂ…アウターリード、金型１０。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 23/50
Claims (3)
- 【請求項１】 第一の薄板上に主面に半導体素子が形成
された半導体ペレットの裏面が接着層を介して固定さ
れ、さらに第一の薄板上に前記半導体ペレットと電気的
に接続された複数のリードが前記半導体ペレットを囲む
ように載置され、前記半導体ペレットの主面側に前記半
導体ペレット及び前記複数のリードの一部を挾み込みか
つ前記半導体ペレットと前記複数のリードとを電気的に
接続する配線が形成された第二の薄板が載置され、該二
枚の薄板で前記半導体ペレットと前記リードがパッケー
ジされていることを特徴とする半導体装置。 - 【請求項２】 前記配線の一端側はバンプ電極を介して
前記半導体ペレットに接続され、前記配線の他端側は前
記複数のリードの表面に形成された金メッキ層に接続さ
れていることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 前記二枚の薄板の間には樹脂が充填さ
れ、前記半導体ペレットが封止されていることを特徴と
する請求項１または請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34297991A JP3015181B2 (ja) | 1991-12-25 | 1991-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34297991A JP3015181B2 (ja) | 1991-12-25 | 1991-12-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175363A JPH05175363A (ja) | 1993-07-13 |
| JP3015181B2 true JP3015181B2 (ja) | 2000-03-06 |
Family
ID=18357995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34297991A Expired - Fee Related JP3015181B2 (ja) | 1991-12-25 | 1991-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3015181B2 (ja) |
-
1991
- 1991-12-25 JP JP34297991A patent/JP3015181B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175363A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US5637828A (en) | High density semiconductor package | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6838754B2 (en) | Multi-chip package | |
| US6410987B1 (en) | Semiconductor device and a method of manufacturing the same and an electronic device | |
| KR100199262B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JP2003115573A (ja) | デュアルダイパッケージ | |
| JP3015181B2 (ja) | 半導体装置 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JP2000286376A (ja) | 半導体装置の製造方法 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JPH08115941A (ja) | 半導体装置 | |
| JP3495566B2 (ja) | 半導体装置 | |
| JP2758677B2 (ja) | 半導体装置及びその製造方法 | |
| KR20000011664A (ko) | 반도체장치및그제조방법 | |
| JPH06151648A (ja) | 半導体装置 | |
| JP3358697B2 (ja) | 半導体パッケージ | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| JPH06334106A (ja) | 樹脂封止型半導体装置 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JPH05152495A (ja) | 半導体装置 | |
| JPS61240664A (ja) | 半導体装置 | |
| JPH02180061A (ja) | リードフレームおよび半導体装置 | |
| KR970007842B1 (ko) | 플라스틱 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |