JPH11233546A - 半導体装置用テープキャリア - Google Patents

半導体装置用テープキャリア

Info

Publication number
JPH11233546A
JPH11233546A JP2888198A JP2888198A JPH11233546A JP H11233546 A JPH11233546 A JP H11233546A JP 2888198 A JP2888198 A JP 2888198A JP 2888198 A JP2888198 A JP 2888198A JP H11233546 A JPH11233546 A JP H11233546A
Authority
JP
Japan
Prior art keywords
plating layer
layer
tape carrier
rhodium
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2888198A
Other languages
English (en)
Inventor
Nobuaki Miyamoto
宣明 宮本
Satoshi Chinda
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2888198A priority Critical patent/JPH11233546A/ja
Publication of JPH11233546A publication Critical patent/JPH11233546A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップとの間の接続に金ワイヤボンデ
イングを用いても高いピール強度が得られ、良好なワイ
ヤボンディング性を得ることのできるテープキャリアを
提供する。 【解決手段】 ポリイミドフィルム1上に銅箔による導
体パターン層3を形成し、この導体パターン層3上にニ
ッケルめっき層4を形成する。ニッケルめっき層4上に
ロジウムめっき層5を形成し、このロジウムめっき層5
上に上層となる金めっき層6を形成する。ロジウムめっ
き層5を設けたことにより、高いピール強度が得られ、
良好なワイヤボンディング性を得ることができる。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、半導体装置に用い
られる半導体チップと接続して半導体パッケージを構成
するための半導体装置用テープキャリアに関するもので
ある。
【従来の技術】従来の半導体装置用テープキャリアは、
ポリイミドフィルムに施された銅箔の導体パターン(導
体層)上に下地層としてのニッケルめっき層を形成し、
このニッケルめっき層に上層としての金めっき層を設け
て構成されている。このテープキャリアを用いて半導体
装置を製造するに際しては、金ワイヤをテープキャリア
のパッド面にワイヤボンディングし、ランド面にはんだ
ボールを搭載するなどして、半導体パッケージが形成さ
れる。金ワイヤボンディングは、一般的には、パッド面
上の金めっき層上に金ワイヤを超音波ワイヤボンダによ
り加熱接合することにより行われる。この超音波ボンデ
ィングは、剛性の高いフレーム材には適しているが、フ
レーム材に比べて非常に柔らかい構造のテープキャリア
には適していない。その理由は、超音波ワイヤボンダの
ツールの荷重や超音波加熱接合出力(超音波振動エネル
ギ)がポリイミドフィルムに吸収されてしまい、めっき
層に効率よく伝わらないことにある。したがって、テー
プキャリアは、金ワイヤボンディングを行う材質として
は不適当といえる。図3は従来の半導体装置用テープキ
ャリアの構成を示す。打ち抜き金型等によってデバイス
ホール10が形成されているポリイミドフィルム11の
片面には銅箔が接着される。この銅箔にフォトレジスト
塗布からエッチングに至る処理を施し、所定の形状の導
体パターン層12(導体層)が形成される。この導体パ
ターン層12上に下地層としてのニッケルめっき層13
が形成されている。更に、ニッケルめっき層13には、
上層としての金めっき層14が形成されている。デバイ
スホール10に搭載される半導体チップの電極部とデバ
イスホール10の近傍の導体パターンとがワイヤボンデ
ィングによって接続される。
【発明が解決しようとする課題】しかし、従来の半導体
装置用テープキャリアによると、ニッケル及び金の硬さ
は、ニッケルがHv(ビッカース硬さ)=200〜70
0、金がHv=70〜100で、共にあまり硬い金属で
はないため、ボンディングツールの荷重や超音波出力の
殆どがポリイミドに吸収され、ニッケルめっき層及び金
めっき層には効率よく伝わらない。このため、テープキ
ャリアに金ワイヤボンディングを接続した場合、そのピ
ール(peeled) 強度がフレーム材に金ワイヤボンディン
グを施したときのピール強度に比べて大きく劣ってい
る。したがって、本発明の目的は、半導体チップとの間
の接続に金ワイヤボンデイングを用いても高いピール強
度が得られ、良好なワイヤボンディング性を得ることの
できるテープキャリアを提供することにある。
【課題を解決するための手段】本発明は、上記の目的を
達成するため、樹脂フィルムの片面に形成された銅箔に
よる導体層と、前記導体層上に形成されたニッケルめっ
き層と、前記ニッケルめっき層上に形成されたロジウム
めっき層と、前記ロジウムめっき層上に形成された金め
っき層と、を有することを特徴とする半導体装置用テー
プキャリアを提供する。
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は本発明に係る半導体装置用
テープキャリアを示す。樹脂フィルムとしてのポリイミ
ドフィルム1には、あらかじめ打ち抜き金型等を用いて
半導体チップを実装するためのデバイスホール2が形成
されている。ポリイミドフィルム1の片面には接着剤を
用いて銅箔がラミネートされている。この銅箔にフォト
レジスト塗布、マスク露光、現像、エッチングを順次施
して所定の形状の導体パターン層3(導体層)を形成す
る。この導体パターン層3上に下地層としてのニッケル
(Ni)めっき層4が形成されている。更に、ニッケル
めっき層4には、ロジウム(Rh)めっき層5が形成さ
れ、このロジウムめっき層5上に上層としての金めっき
層6が形成されている。図2は図1のテープキャリアに
半導体チップを実装した状態を示す。デバイスホール2
内に半導体チップ7が位置決めされ、その電極部(不図
示)と、これに対応する金めっき層6の内側の導体パタ
ーンとを金ワイヤ8(ボンディングワイヤ)で接続す
る。この金ワイヤ8の接続は、超音波ワイヤボンダを用
いて行われる。ロジウムは硬い金属(Hv=800〜1
000)として知られており、これをニッケルめっき層
4と金めっき層6の間に介在させることにより、ボンデ
ィング効率の低下原因であるテープキャリアの硬さ不足
を補うことができる。この結果、良好なワイヤボンディ
ング性を得ることができる。次に、ニッケルめっき層
4、ロジウムめっき層5、及び金めっき層6の形成を電
気めっきで施した場合(実施例1)と、無電解めっきで
施した場合(実施例2)について説明する。 (実施例1)電気めっきによる本発明の実施例について
以下に説明する。めっき処理を行ったテープキャリア
は、銅箔18μm、接着剤12μm、ポリイミドテープ
50μmの一般的な3層構造である。めっき条件を以下
に示す。まず、銅箔上にニッケルめっきを行った。めっ
き液にはスルファミン酸ニッケル浴を用い、めっき液温
を55℃、電流密度を5A/dm2 にし、めっき厚は2
μmとした。次に、ロジウムめっきを行った。ロジウム
めっき液にはローデックス(EEJA)を用い、めっき
液温を50℃、電流密度を1.3A/dm2 とした。そ
して、それぞれの膜厚は、0.03μm、0.05μ
m、0.10μm、0.20μmとした。最後に、金め
っきを行った。金めっき液にはテンペレックス8400
(EEJA)を用い、めっき液温を70℃、電流密度を
0.5A/dm2 とし、膜厚を0.1μmとした。以上
の条件で製作したテープキャリアの金ワイヤピール強度
を測定した。金ワイヤピール強度の測定方法は、1次
側、2次側ワイヤボンディング後、1次、2次接続の中
央部の金ワイヤを真上方向に引っ張り上げ、ワイヤ剪断
時の値を記録した。測定回数は各々20回ずつとした。
その評価結果を表1に示す。
【表1】 表1において、実施例(1) はロジウムめっき層5の厚み
を0.03μmに、実施例(2) は0.05μmに、実施
例(3) は0.10μmに、実施例(4) は0.20μmに
したときの評価結果である。また、従来例(1) はロジウ
ムめっき層5を設けなかった場合の評価結果であり、参
考例(1) はフレーム材の上に従来例と同じ構造のめっき
層を施した場合の評価結果である。それぞれの測定値に
対し、平均値、最大値、及び最小値を求めた。表1に示
す各実施例から明らかなように、ロジウムめっき層5の
厚さを0.05μm以上にした場合、いずれの層厚にお
いても、従来例(1) に比較して、3.7gf以上の大き
なピール強度平均値が得られている。また、最大値と最
小値の差も従来例(1) に比べて小さく、安定なピール強
度値が得られることを示している。一方、ロジウムめっ
き層5の厚さを実施例(1) に示すように、0.03μm
にした場合、従来例(1) 並のピール強度値しか得られて
いないことがわかる。このことから、0.03μmのめ
っき厚では薄いために、ロジウムの硬さの効果が得られ
ていないものと考えられる。また、ロジウムめっき層5
の厚みを0.05μm以上にした場合のピール強度平均
値は、参考例(1) と比較しても1.2gf〜2.3gf
程度低いだけであり、ロジウムめっき層5を下地層のニ
ッケルめっき層4と上層の金めっき層6の間に施すこと
による効果が現れていることがわかる。 (実施例2)次に、無電解めっき法によるテープキャリ
アについて説明する。めっき処理を行ったテープキャリ
アは、電気めっき法の時と同じように、銅箔18μm、
接着剤12μm、ポリイミドテープ50μmの一般的な
3層構造とした。この場合のめっき条件は以下の通りで
ある。まず、ニッケルめっきを行った。めっき液にはニ
ムデンSX(上村工業株式会社製)を用い、めっき液温
を90℃、めっき厚を2μmとした。次に、ロジウムめ
っきを行った。ロジウムめっき液にはRH−1(奥野製
薬株式会社製)を用い、めっき液温を80℃とし、めっ
き厚はそれぞれ、0.03μm、0.05μm、0.1
0μm、0.20μmとした。最後に、金めっきを行っ
た。金めっき液にはGOBEL−2M(上村工業株式会
社製)を用い、めっき液温を60°C、めっき厚を0.
1μmにした。以上の条件で製作したテープキャリアに
ついて、金ワイヤピール強度を測定し、表2のような結
果を得た。測定方法は電気めっき法の時と同様である。
【表2】 表2において、実施例(5) はロジウムめっき層の厚みを
0.03μmに、実施例(6) は0.05μmに、実施例
(7) は0.10μmに、実施例(8) は0.20μmにし
た場合の評価結果である。また、従来例(2) はロジウム
めっき層を施さなかった場合、参考例(2) はフレーム材
の上に従来例と同じ構造のめっきを施した場合の評価結
果である。それぞれの測定値に対し、平均値、最大値、
最小値を求めた。表2の各実施例をみると、ロジウムめ
っき層5の厚を0.05μm以上とした場合、いずれの
層厚においても、従来例(2) に比べ、ピール強度は4.
1gf以上の大きな値を示している。また、最大値と最
小値の差も従来例(2) と比較して小さいため、安定な強
度値が得られている。一方、ロジウムめっき層5の厚さ
を0.03μmにした場合、従来例(2) 並のピール強度
値しか得られていないことがわかる。以上のことから、
ロジウムの硬さの効果が得られていない理由は、電気め
っきの時と同様に、0.03μmのめっき厚では薄すぎ
るためと考えられる。また、本発明例において、ロジウ
ムめっき層5の厚みを0.05μm以上にした場合の強
度平均値は、参考例(2) の値と比較しても1.1〜1,
3gf程度低いことが示された。以上のように、電気め
っき法の時とほぼ同様の結果が得られ、無電解めっき法
によるテープキャリアにおいても、ロジウムめっき層5
をニッケルめっき層4と金めっき層6の間に施すことに
よる効果が現れていると考えられる。このように、電気
めっき、無電解めっきの場合に分けて本発明のテープキ
ャリアにおける金ワイヤピール強度の評価を行ってきた
が、どちらの場合においてもニッケルめっき層4、金め
っき層6の間にロジウムめっき層5を施したことによる
ワイヤボンディング性の向上が見られた。ワイヤボンデ
ィング性の向上の要因は、本発明のテープキャリアが硬
質のロジウムめっき層5を有することにより、超音波ツ
ールの荷重や超音波出力が効率良く伝わり、良好な金ワ
イヤボンディングが行われることによるものである。
【発明の効果】以上より明らかな如く、本発明の半導体
装置用テープキャリアによれば、ニッケルめっき層と金
めっき層の間にロジウムめっき層を設けたため、金ワイ
ヤピール強度が大きく向上し、良好なワイヤボンディン
グ性が得られる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置用テープキャリアを示
す断面図である。
【図2】図1のテープキャリアに半導体チップを実装し
た状態を示す断面図である。
【図3】従来の半導体装置用テープキャリアの構成を示
す断面図である。
【符号の説明】
1 ポリイミドフィルム 2 デバイスホール 3 導体パターン層 4 ニッケルめっき層 5 ロジウムめっき層 6 金めっき層 7 半導体チップ 8 金ワイヤ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 樹脂フィルムの表面に形成された銅箔に
    よる導体層と、 前記導体層上に形成されたニッケルめっき層と、 前記ニッケルめっき層上に形成されたロジウムめっき層
    と、 前記ロジウムめっき層上に形成された金めっき層と、を
    有することを特徴とする半導体装置用テープキャリア。
  2. 【請求項2】 前記各めっき層は、電気めっき法または
    無電解めっき法を用いて形成したことを特徴とする請求
    項1記載の半導体装置用テープキャリア。
  3. 【請求項3】 前記ロジウムめっき層は、少なくとも
    0.05μm以上の厚さを有することを特徴とする請求
    項1記載の半導体装置用テープキャリア。
JP2888198A 1998-02-10 1998-02-10 半導体装置用テープキャリア Pending JPH11233546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2888198A JPH11233546A (ja) 1998-02-10 1998-02-10 半導体装置用テープキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2888198A JPH11233546A (ja) 1998-02-10 1998-02-10 半導体装置用テープキャリア

Publications (1)

Publication Number Publication Date
JPH11233546A true JPH11233546A (ja) 1999-08-27

Family

ID=12260750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2888198A Pending JPH11233546A (ja) 1998-02-10 1998-02-10 半導体装置用テープキャリア

Country Status (1)

Country Link
JP (1) JPH11233546A (ja)

Similar Documents

Publication Publication Date Title
US3781596A (en) Semiconductor chip carriers and strips thereof
JP2002016181A (ja) 半導体装置、その製造方法、及び電着フレーム
JPH0982834A (ja) 半導体パッケージの製造方法
EP1605738B1 (en) Method for production of semiconductor package
JP3937993B2 (ja) 配線板の製造方法
JP3869849B2 (ja) 半導体装置の製造方法
US6891198B2 (en) Film carrier tape for mounting an electronic part
JP2010080889A (ja) リードフレーム及びその製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP3618316B2 (ja) 半導体装置の製造方法
JPH11233546A (ja) 半導体装置用テープキャリア
JP2002198635A (ja) 配線板及びその製造方法
JP2006140392A (ja) テープキャリア及びその製造方法、並びに半導体装置及びその製造方法
JP2000124268A (ja) 半導体装置用テープキャリア
JPS6350862B2 (ja)
JP3005841B2 (ja) 半導体装置用リ−ドフレ−ム及びその製造方法
JP2001274202A (ja) Tab用テープおよびbga構造
JP2666569B2 (ja) 半導体搭載用リード付き基板の製造法
JP2000277570A (ja) 半導体装置用テープキャリア
JPH05160319A (ja) リードフレーム及びその製造方法
JPH09172122A (ja) 半導体搭載用リ−ド付き基板の製造法
JP2002093981A (ja) Bcc用リードフレーム
JP2000114422A (ja) 電子部品用パッケージ及びその製造方法
JP2000031639A (ja) 両面回路基板の製造方法と両面回路基板
JPH05136212A (ja) Tab用テープキヤリアの製造方法