JPH11219985A - 回路基板平坦化方法及び半導体装置の製造方法 - Google Patents

回路基板平坦化方法及び半導体装置の製造方法

Info

Publication number
JPH11219985A
JPH11219985A JP32565298A JP32565298A JPH11219985A JP H11219985 A JPH11219985 A JP H11219985A JP 32565298 A JP32565298 A JP 32565298A JP 32565298 A JP32565298 A JP 32565298A JP H11219985 A JPH11219985 A JP H11219985A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
adhesive layer
manufacturing
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32565298A
Other languages
English (en)
Other versions
JP2986466B2 (ja
Inventor
Minehiro Itagaki
峰広 板垣
Yoshihiro Tomura
善広 戸村
Sei Yuhaku
祐伯　　聖
Kazuyoshi Amami
和由 天見
Taiji Fukumura
泰司 福村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32565298A priority Critical patent/JP2986466B2/ja
Publication of JPH11219985A publication Critical patent/JPH11219985A/ja
Application granted granted Critical
Publication of JP2986466B2 publication Critical patent/JP2986466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】樹脂基板は、セラミック基板に比べて低コスト
化できる可能性があるが、セラミック基板より剛性が低
いので配線密度の不均一化や板厚が薄くなると変形し、
半導体素子をフリップチップ実装するのは困難となる。 【解決手段】両面に配線層を有する回路基板１２を接着
層１３を介して表面が平坦な板１１上に固定させる工程
を備え、その固定の際に上から平らな部材１０で前記回
路基板１２を押圧することを特徴とする回路基板平坦化
方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板平坦化方
法及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置は、情報通信機器、事務用電
子機器、家庭用電子機器、測定装置、組み立てロボット
等の産業用電子機器、医療用電子機器、電子玩具などの
小型化に寄与し、かつ小型化を容易にする。
【０００３】半導体装置を作製するには半導体素子とそ
れを搭載する配線基板が必要である。半導体素子を配線
基板に搭載する技術は、従来はワイヤボンディング法が
主流であったが、最近は半導体素子の実装面積が小さく
できるフリップチップ法が主流となりつつある。半導体
素子を搭載する配線基板において、ワイヤボンディング
法による半導体素子の実装では、半導体素子上の電極か
らワイヤにより半導体素子の外側に位置する配線基板の
電極へ広げるので配線基板上の電極の配置は半導体素子
の電極ピッチより粗いピッチの配置でよい。これに対し
て、フリップチップ法による半導体素子の実装では、半
導体素子の電極配置と配線基板の電極配置が一対一でな
ければならない。したがって、フリップチップ法で半導
体素子を搭載する配線基板は高密度な基板、すなわちフ
ァインラインが形成される基板が望ましい。さらに半導
体装置を小型にするためにはインナービアにより配線層
を接続した基板が必要である。
【０００４】前述の要望を満足させるのはセラミック多
層配線基板であるが、セラミック基板は一般にガラスエ
ポキシ基板等の樹脂基板と比べてコストの低価格化には
限界があり、一般民生機器への導入は限定されているの
が現状である。
【０００５】
【発明が解決しようとする課題】樹脂基板はその製造方
法からセラミック基板より低コスト化できる可能性があ
るが、樹脂基板はセラミック基板より剛性が低いので配
線密度の不均一化や板厚が薄くなると変形し半導体素子
をフリップチップ実装するのは困難となる。
【０００６】本発明は上記従来の半導体装置の課題を解
決し、半導体装置を安定に作製できる製造方法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】第１の本発明（請求項１
対応）は、両面に配線層を有する回路基板を接着層を介
して表面が平坦な板上に固定させる工程を備え、その固
定の際に上から平らな部材で前記回路基板を押圧するこ
とを特徴とする回路基板平坦化方法である。
【０００８】第２の本発明（請求項２対応）は、両面に
配線層を有する回路基板を接着層を介して表面が平坦な
板上に固定させる工程と、前記固定した前記回路基板の
露出した配線上に半導体素子上の複数の電極がフェース
ダウンで一対一に接続されるように搭載し接合させる工
程と、前記回路基板と前記半導体素子の隙間を絶縁樹脂
ペーストで充填する工程と、前記絶縁樹脂ペーストを硬
化させる工程と、前記半導体素子を搭載した回路基板
を、前記の表面が平坦な板上の接着層との界面から剥離
する工程とを備え、前記回路基板の固定の際に上から平
らな部材で前記回路基板を押圧することを特徴とする半
導体装置の製造方法である。
【０００９】第３の本発明（請求項３対応）は、両面に
配線層を有する回路基板を接着層を介して表面が平坦な
マザーボード上に固定させる工程と、前記固定した前記
回路基板の露出した配線上に半導体素子上の複数の電極
がフェースダウンで一対一に接続されるように搭載し接
合させる工程と、前記回路基板と前記半導体素子の隙間
を絶縁樹脂ペーストで充填する工程と、前記絶縁樹脂ペ
ーストを硬化させる工程とを備え、前記回路基板の固定
の際に上から平らな部材で前記回路基板を押圧すること
を特徴とする半導体装置の製造方法である。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図を
参照して説明する。 （実施の形態１）図１〜図５は第１の実施の形態の半導
体装置の製造工程をその順で説明した各工程での断面の
模式図である。
【００１１】図１の工程：両面に配線層１２１を有する
回路基板１２は両面の配線層１２１がインナービアによ
り電気的に接続されており、基板材料はエポキシ樹脂を
主成分としアラミド繊維がエポキシ樹脂中に分散された
構造である。なお、アラミド繊維の代わりにガラス繊維
を用いてもかまわない。回路基板１２のサイズは１２ｍ
ｍ×１２ｍｍ×０．４ｍｍで、１２ｍｍ×１２ｍｍの領
域での平坦性は約３０ミクロンあった。次に平坦性が５
ミクロン以下のガラス板１１を準備した。ガラス板１１
のサイズは４０ｍｍ×４０ｍｍ×１．５ｍｍであった。
回路基板１２とガラス板１１の間に半硬化状態のエポキ
シ樹脂が主成分の接着シート１３（日東シンコー製Ｂ−
ＥＬ１０）を積層した。接着シート１３のサイズは１３
ｍｍ×１３ｍｍ×０．０４ｍｍであった。積層するとき
は約５０℃に加熱した方が作業性が良い。
【００１２】図２の工程：積層した回路基板１２と接着
シート１３とガラス板１１を、回路基板１２が平坦にな
るように加圧しながら加熱して半硬化状態の接着シート
１３を硬化させた。この時の条件は１５０℃、２０ｇ／
ｃｍ2であった。なお、接着シート１３を硬化させると
きに減圧させた方が気泡の混入なく回路基板１２とガラ
ス板１１を密着させることができる。接着シート１３の
硬化後は回路基板１２がガラス板１１によく密着してお
り回路基板１２の平坦性は１０ミクロン以下であった。
なお、プレス用基板１０でもって回路基板１２を上から
押圧して平坦化を確実とする。
【００１３】図３の工程：平坦化された回路基板１２上
に半導体素子１４をフェースダウンで搭載した。搭載方
法は半導体素子１４の電極上に金バンプを形成し、金バ
ンプの先端に導電性接着剤を塗布し、金バンプと回路基
板１２上の配線電極とを導電性接着剤で接合する方法を
採用した。導電性接着剤は銀を導電材料とする内製品
で、硬化温度は１２０℃とした。
【００１４】図４の工程：半導体素子１４と回路基板１
２との隙間に絶縁樹脂ペースト１５を充填した後、熱処
理により絶縁樹脂ペースト１５を硬化させた。絶縁樹脂
ペースト１５はエポキシ樹脂を主成分とし二酸化珪素を
充填材として含有する内製品で硬化温度は１５０℃とし
た。このようにして接着シート１３を介してガラス板１
１に密着した半導体装置１６が得られた。この絶縁樹脂
ペースト１５は硬化したのち、半導体装置が曲がること
を防止する機能を発揮する。
【００１５】図５の工程：半導体装置１６をガラス板１
１から外すために、硬化した接着シート１３を約１００
℃に加熱した。硬化した接着シート１３のガラス転移温
度は約７０℃であるので７０℃以上であれば接着シート
１３は構造が軟化して半導体装置１６を容易に外すこと
ができた。
【００１６】本実施の形態ではガラス板を使用していた
が平坦性が良好であれば、焼結アルミナ板やＳＵＳ板で
もよい。さらに、平坦性を有する板として、マザーボー
ドを利用することも可能である。その場合は、最終工程
で回路基板１２と半導体素子１４をその板から外す必要
はなく、そのまま使用出来る便利さがある。その際、接
着層の材料としては異方性導電接着剤を用いることが望
ましい。
【００１７】なお、比較実験として上記実施の形態で使
用した接着シートよりも接着力の弱い接着シートおよび
熱可塑性の接着シートでも同様の実験を行った。その結
果を表１に示す。
【００１８】
【表１】
【００１９】各接着シートの接着力は直径５ｍｍの円筒
状のステンレス製部品の底面を接着シートで固定し、垂
直に引っ張ってステンレス製部品が接着シートから剥離
したときの力を測定した。実装性は実施の形態１で述べ
た半導体素子の搭載方法において半導体素子と回路基板
との接続が取れているかどうかで判断した。
【００２０】また、本実施の形態では５０ｍｍ×５０ｍ
ｍのサイズのガラス板上に１２ｍｍ×１２ｍｍのサイズ
の回路基板を１個だけ接着したが、図７に示すように複
数個接着しても同様の結果が得られることは言うまでも
ない。
【００２１】さらに、本実施の形態では回路基板の両面
に形成された配線がインナービアにより電気的に接続さ
れていたが、内層を経由して接続された、いわゆる多層
配線基板であっても同様の結果が得られることは言うま
でもない。 （実施の形態２）実施の形態２においては、接着シート
を使用せずに接着ペーストを使用した。接着ペーストは
ロックタイト製３０１６で、エポキシ樹脂を主成分とす
る無溶剤タイプの熱硬化絶縁樹脂ペーストである。
【００２２】まず、ガラス板上に１３ｍｍ×１３ｍｍの
領域に接着ペーストをスクリーン印刷にて塗布した。こ
のときの膜厚は約５０ミクロンであった。この状態で約
５０℃で熱処理を行い、接着ペーストを半硬化状態と
し、回路基板を積層した。あとは実施の形態１と同じプ
ロセスで半導体装置を作製し、実施の形態１と同様の結
果を得た。
【００２３】なお、接着ペーストを半硬化状態にしない
で、回路基板とガラス板を積層したときも同様の結果が
得られたことも確認した。 （実施の形態３）本発明の第３の実施の形態の半導体装
置の製造方法について、図６に基づいて説明する。図６
は第３の実施の形態の半導体装置の一製造工程での断面
の模式図である。
【００２４】回路基板２２が接着層２３を介して平坦な
ガラス板２１に密着して回路基板２２の平坦性を良好な
ものにしている。回路基板２２上に半導体素子２４を搭
載し、半導体素子２４と回路基板２２との隙間に絶縁樹
脂が充填されている。
【００２５】実施の形態１と異なるところは、接着層の
材料構成で、本実施の形態の接着層には熱膨張率が、接
着層の材料の熱膨張率より大き大きい充填材２６が含有
されていることである。使用した接着層は内製品で、そ
の材料構成は約７０ｐｐｍ／℃のエポキシ樹脂と充填材
２６として約１５０ｐｐｍ／℃のガラスビーズである。
【００２６】この材料構成の接着層２３を使用すること
により、半導体装置２７をガラス板２１から外すときの
加熱処理で、接着層２３中の高熱膨張率の充填材２６が
膨張し、より簡単に半導体装置２７を外すことができ
た。 （実施の形態４）本発明の第４の実施の形態の半導体装
置の製造方法について、図８に基づいて説明する。図８
は第４の実施の形態の半導体装置の製造工程の断面の模
式図である。
【００２７】回路基板４２が平坦でかつ回路基板４２の
電極と対応するように開口部４６が設けてある焼結アル
ミナ板４１上に接着層４３を介して密着し平坦性を良好
にした。平坦性が良好な回路基板４２上に半導体素子４
４を搭載した。この状態で、焼結アルミナ板４１に開口
部４６があるので、半導体素子４４と回路基板４２の配
線層１２１との電気的接続の検査が行える。
【００２８】検査の結果、接続不良があった場合は、ま
だ半導体素子４４と回路基板４２が接着されていないの
で、容易に半導体素子４４または回路基板４２を取り替
えて接続が得られるまで繰り返すことができる。こうし
て接続が得られたものだけ半導体素子４４と回路基板４
２との隙間に絶縁樹脂４５を充填し接着した。
【００２９】
【発明の効果】以上説明した通り、本発明の半導体装置
の製造方法によれば、平坦性の悪い樹脂基板について
も、安定に半導体素子のフリップチップ実装ができると
いう効果がある。
【００３０】本発明の半導体装置の製造方法において、
接着層の接着力が１．５ｋｇｆ／５mmΦ以上である場合
は、反りの大きい樹脂基板でも平坦にでき、安定に半導
体素子のフリップチップ実装ができるという効果があ
る。
【００３１】本発明の半導体装置の製造方法において、
接着層の絶縁樹脂中に充填材が含有され、充填材の熱膨
張率が前記絶縁樹脂の熱膨張率より大きい場合は、半導
体装置を平坦板から外すのは熱処理により容易に行える
という効果がある。
【００３２】本発明の半導体装置の製造方法において、
平坦板の所望箇所に開口部が設けてある場合は、半導体
素子と回路基板との接続の検査が行えるので、不良品を
作製することがないという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造
工程の第一工程での断面の模式図
【図２】本発明の第１の実施の形態の半導体装置の製造
工程の第二工程での断面の模式図
【図３】本発明の第１の実施の形態の半導体装置の製造
工程の第三工程での断面の模式図
【図４】本発明の第１の実施の形態の半導体装置の製造
工程の第四工程での断面の模式図
【図５】本発明の第１の実施の形態の半導体装置の製造
工程の第五工程での断面の模式図
【図６】本発明の第３の実施の形態の半導体装置の一製
造工程での断面の模式図
【図７】1枚の平坦板に複数個の半導体装置を作製する
ときの一工程での断面の模式図
【図８】本発明の第４の実施の形態の半導体装置の製造
工程の断面の模式図
【符号の説明】
１１、２１、３１ ガラス板（平坦板） ４１ 開口部を有する焼結アルミ
ナ板 １２、２２、３２、４２ 回路基板 １３、３３ 接着シート ２３、４３ 接着層 １４、２４、３４、４４ 半導体素子 １５、２５、３５、４５ 絶縁樹脂（ペースト） １６、２７ 半導体装置 ２６ 高熱膨張率の充填材 ４６ 開口部 １２１ 配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 天見 和由 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 福村 泰司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】両面に配線層を有する回路基板を接着層を
    介して表面が平坦な板上に固定させる工程を備え、その
    固定の際に上から平らな部材で前記回路基板を押圧する
    ことを特徴とする回路基板平坦化方法。
  2. 【請求項２】両面に配線層を有する回路基板を接着層を
    介して表面が平坦な板上に固定させる工程と、前記固定
    した前記回路基板の露出した配線上に半導体素子上の複
    数の電極がフェースダウンで一対一に接続されるように
    搭載し接合させる工程と、前記回路基板と前記半導体素
    子の隙間を絶縁樹脂ペーストで充填する工程と、前記絶
    縁樹脂ペーストを硬化させる工程と、前記半導体素子を
    搭載した回路基板を、前記の表面が平坦な板上の接着層
    との界面から剥離する工程とを備え、前記回路基板の固
    定の際に上から平らな部材で前記回路基板を押圧するこ
    とを特徴とする半導体装置の製造方法。
  3. 【請求項３】両面に配線層を有する回路基板を接着層を
    介して表面が平坦なマザーボード上に固定させる工程
    と、前記固定した前記回路基板の露出した配線上に半導
    体素子上の複数の電極がフェースダウンで一対一に接続
    されるように搭載し接合させる工程と、前記回路基板と
    前記半導体素子の隙間を絶縁樹脂ペーストで充填する工
    程と、前記絶縁樹脂ペーストを硬化させる工程とを備
    え、前記回路基板の固定の際に上から平らな部材で前記
    回路基板を押圧することを特徴とする半導体装置の製造
    方法。
  4. 【請求項４】前記接着層の接着力が１．５ｋｇｆ／５mm
    Φ以上であることを特徴とする請求項２又は３記載の半
    導体装置の製造方法。
  5. 【請求項５】前記接着層がはじめは熱硬化性のペースト
    であって熱処理により前記回路基板と前記平坦板を接着
    する請求項２、３又は４記載の半導体装置の製造方法。
  6. 【請求項６】前記接着層がはじめは半硬化状態の熱硬化
    性樹脂フィルムであって熱処理により前記回路基板と前
    記平坦板を接着する請求項２、３又は４記載の半導体装
    置の製造方法。
  7. 【請求項７】前記接着層は、接着層の材料中に充填材が
    含有された構造であり、前記充填材の熱膨張率が前記接
    着層の材料の熱膨張率より大きい請求項２又は４に記載
    の半導体装置の製造方法。
  8. 【請求項８】１枚の前記平坦板に、複数個の前記回路基
    板を前記接着層を介して固定し、前記複数個の回路基板
    上に前記半導体素子を搭載する請求項２〜７のいずれか
    に記載の半導体装置の製造方法。
  9. 【請求項９】前記回路基板を接着層を介して表面が平坦
    な板上に固定させる工程では、１５０℃までその接着層
    を加熱して硬化接着させ、前記半導体素子を搭載した回
    路基板を、前記の表面が平坦な板上の接着層との界面か
    ら剥離する工程では、１００℃までその接着層を加熱し
    て柔らかくさせることを特徴とする請求項２、４、５、
    又は６記載の半導体装置の製造方法。
  10. 【請求項１０】前記平坦板の、前記回路基板の電極の位
    置に対応する箇所に開口部が設けられ、前記半導体素子
    を搭載した後、前記絶縁樹脂ペーストで充填する前に、
    その開口部を利用して前記半導体素子と前記回路基板と
    の接続の検査を行うことを特徴とする請求項２〜９のい
    ずれかに記載の半導体装置の製造方法。
  11. 【請求項１１】前記回路基板が多層配線基板である請求
    項２〜１０のいずれかに記載の半導体装置の製造方法。
JP32565298A 1997-11-19 1998-11-16 回路基板平坦化方法及び半導体装置の製造方法 Expired - Fee Related JP2986466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32565298A JP2986466B2 (ja) 1997-11-19 1998-11-16 回路基板平坦化方法及び半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31863097 1997-11-19
JP9-318630 1997-11-19
JP32565298A JP2986466B2 (ja) 1997-11-19 1998-11-16 回路基板平坦化方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11219985A true JPH11219985A (ja) 1999-08-10
JP2986466B2 JP2986466B2 (ja) 1999-12-06

Family

ID=26569444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32565298A Expired - Fee Related JP2986466B2 (ja) 1997-11-19 1998-11-16 回路基板平坦化方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2986466B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1333708A1 (en) * 2001-07-19 2003-08-06 Toray Industries, Inc. CIRCUIT BOARD, CIRCUIT BOARD−USE MEMBER AND PRODUCTION METHOD THEREFOR AND METHOD OF LAMINATING FEXIBLE FILM

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1333708A1 (en) * 2001-07-19 2003-08-06 Toray Industries, Inc. CIRCUIT BOARD, CIRCUIT BOARD−USE MEMBER AND PRODUCTION METHOD THEREFOR AND METHOD OF LAMINATING FEXIBLE FILM
EP1333708A4 (en) * 2001-07-19 2008-08-13 Toray Industries CIRCUIT BOARD, CIRCUIT BOARD USAGE MEMBER AND CORRESPONDING PRODUCTION METHOD, AND SOFT FILM STRATIFICATION METHOD

Also Published As

Publication number Publication date
JP2986466B2 (ja) 1999-12-06

Similar Documents

Publication Publication Date Title
US7640655B2 (en) Electronic component embedded board and its manufacturing method
JPH01227444A (ja) 接続構造
WO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
KR100551388B1 (ko) 회로기판의평탄화방법및반도체장치의제조방법
JPH1126631A (ja) 半導体装置とその製造方法
JP2000195584A (ja) 電気的接続装置と電気的接続方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP3269390B2 (ja) 半導体装置
JPH1116949A (ja) Ａｃｆ接合構造
JP2007035546A (ja) 圧着装置及び圧着方法
JPH1187429A (ja) 半導体チップの実装方法
JP2986466B2 (ja) 回路基板平坦化方法及び半導体装置の製造方法
JPH0437148A (ja) Ｌｓｉモジュールの製造方法
JPH0951018A (ja) 半導体装置およびその製造方法
JP2000068321A (ja) 半導体装置およびその製造方法
JP2002134558A (ja) 半導体装置及びその製造方法
JP5485510B2 (ja) 電子デバイス、電子機器、及び電子デバイスの製造方法
JP2798052B2 (ja) 液晶装置
JP2002368026A (ja) 半導体装置の製造方法および製造設備
JP4649852B2 (ja) 電子部品の接合方法および電子部品の接合構造
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
JP2002076208A (ja) 半導体素子の実装構造及びその構造の表示装置並びにその製造方法
JPH1065332A (ja) 異方性導電薄膜および該異方性導電薄膜を使用したポリマー基板接続方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees