JPH11215113A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH11215113A JPH11215113A JP10015883A JP1588398A JPH11215113A JP H11215113 A JPH11215113 A JP H11215113A JP 10015883 A JP10015883 A JP 10015883A JP 1588398 A JP1588398 A JP 1588398A JP H11215113 A JPH11215113 A JP H11215113A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- frame
- circuit
- signal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 回路規模を縮小し、かつ変更が生じた場合に
も容易に対処可能な信頼性の高いフレーム同期回路を提
供することにある。 【解決手段】 入力信号中のフレーム同期パターンを検
出する同期パターン検出回路２と、該同期パターン検出
回路２からの検出信号と、フレームカウンタ５からのフ
レームパターン周期を示すフレーム位置信号と、記憶保
持した現在の状態を示す状態信号と、及び外部からの障
害の状況を示す信号あるいは記憶保持した障害来歴信号
とをアドレスとして入力し、該アドレスに対応する同期
状態信号、状態信号、及び障害来歴信号を出力する記憶
手段３と、該記憶手段３の出力を保持するラッチ回路４
とにより構成される。
も容易に対処可能な信頼性の高いフレーム同期回路を提
供することにある。 【解決手段】 入力信号中のフレーム同期パターンを検
出する同期パターン検出回路２と、該同期パターン検出
回路２からの検出信号と、フレームカウンタ５からのフ
レームパターン周期を示すフレーム位置信号と、記憶保
持した現在の状態を示す状態信号と、及び外部からの障
害の状況を示す信号あるいは記憶保持した障害来歴信号
とをアドレスとして入力し、該アドレスに対応する同期
状態信号、状態信号、及び障害来歴信号を出力する記憶
手段３と、該記憶手段３の出力を保持するラッチ回路４
とにより構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、同期パターン検出
信号をもとに、同期が確立したか否かを判定するフレー
ム同期回路に関するものである。
信号をもとに、同期が確立したか否かを判定するフレー
ム同期回路に関するものである。
【０００２】
【従来の技術】図５は従来のフレーム同期回路で、フレ
ーム同期パターン信号が本来入力されるべき同期パター
ン周期位置に入力されれば“一致”、入力されなければ
“不一致”として入力信号中のフレーム同期パターンを
監視するフレームパターン検出回路１１と、一致の場合
はカウントアップ、不一致の場合はクリアの動作を行う
カウンタを具備し、該カウンタの値が予め設定された値
に達したとき同期が確立した信号を出力する後方保護回
路１３と、不一致の場合はカウントアップ、一致の場合
はクリアの動作を行うカウンタを具備し、該カウンタの
値が予め設定された値に達したとき同期がはずれた信号
を出力する前方保護回路１２とから構成され、同期パタ
ーン信号の連続性を検出し、同期が確立したか否かを判
定するものであった。
ーム同期パターン信号が本来入力されるべき同期パター
ン周期位置に入力されれば“一致”、入力されなければ
“不一致”として入力信号中のフレーム同期パターンを
監視するフレームパターン検出回路１１と、一致の場合
はカウントアップ、不一致の場合はクリアの動作を行う
カウンタを具備し、該カウンタの値が予め設定された値
に達したとき同期が確立した信号を出力する後方保護回
路１３と、不一致の場合はカウントアップ、一致の場合
はクリアの動作を行うカウンタを具備し、該カウンタの
値が予め設定された値に達したとき同期がはずれた信号
を出力する前方保護回路１２とから構成され、同期パタ
ーン信号の連続性を検出し、同期が確立したか否かを判
定するものであった。
【０００３】図５において、１４は同期はずれ信号と同
期確立信号により位相反転し同期はずれ状態及び同期状
態を維持するフリップフロップ、１５はクロック抽出回
路、１６はクロックを計数するカウンタを備え、フレー
ム位置パルスをフレームパターン検出回路１１に出力す
るハンチング回路である。
期確立信号により位相反転し同期はずれ状態及び同期状
態を維持するフリップフロップ、１５はクロック抽出回
路、１６はクロックを計数するカウンタを備え、フレー
ム位置パルスをフレームパターン検出回路１１に出力す
るハンチング回路である。
【０００４】図６は従来のフレーム同期回路の動作を説
明するための状態還移図である。フレーム同期パターン
信号が本来入力されるべき同期パターン周期位置に入力
されれば“ＯＫ”、入力されなければ“ＮＧ”として、
同期パターン信号の連続性を検出し、同期が確立したか
否かを判定するものである。
明するための状態還移図である。フレーム同期パターン
信号が本来入力されるべき同期パターン周期位置に入力
されれば“ＯＫ”、入力されなければ“ＮＧ”として、
同期パターン信号の連続性を検出し、同期が確立したか
否かを判定するものである。
【０００５】
【発明が解決しようとする課題】上記従来のフレーム同
期回路によると、回線障害や外乱による伝送路符号誤り
など回線品質の変化によって同期確立過程（後方保護）
で、同期が確立しなかった場合、回線品質が劣化する以
前行っていたのと同じ同期確立過程（後方保護）で同期
確立を行ってしまうと、誤った位置でフレーム同期状態
と判定してしまうおそれがあるといった問題があった。
期回路によると、回線障害や外乱による伝送路符号誤り
など回線品質の変化によって同期確立過程（後方保護）
で、同期が確立しなかった場合、回線品質が劣化する以
前行っていたのと同じ同期確立過程（後方保護）で同期
確立を行ってしまうと、誤った位置でフレーム同期状態
と判定してしまうおそれがあるといった問題があった。
【０００６】そうした回線品質が劣化した場合などは、
以前よりも、より慎重に同期が確立したか否かを判定す
る必要があるが、上記従来のフレーム同期回路の状態還
移では、この問題について考慮されておらず、信頼性を
損なうおそれがあるものであった。
以前よりも、より慎重に同期が確立したか否かを判定す
る必要があるが、上記従来のフレーム同期回路の状態還
移では、この問題について考慮されておらず、信頼性を
損なうおそれがあるものであった。
【０００７】また、回線品質の変化や要求仕様の変更に
伴い、後方保護、前方保護の段数を変えなければならな
い様な事態が生じた場合、従来の方法では、回路を変更
して対応することになり、容易に対処することが出来な
いという問題があった。
伴い、後方保護、前方保護の段数を変えなければならな
い様な事態が生じた場合、従来の方法では、回路を変更
して対応することになり、容易に対処することが出来な
いという問題があった。
【０００８】また、上記従来のフレーム同期回路では、
フレーム同期パターン信号の正常性を監視するため後方
保護回路、前方保護回路それぞれにカウンタまたはそれ
に類する手段が必要で、回路が複雑なものとなってい
た。
フレーム同期パターン信号の正常性を監視するため後方
保護回路、前方保護回路それぞれにカウンタまたはそれ
に類する手段が必要で、回路が複雑なものとなってい
た。
【０００９】本発明の目的は、回路規模を縮小し、かつ
変更が生じた場合にも容易に対処可能で、信頼性の高い
フレーム同期回路を提供することにある。
変更が生じた場合にも容易に対処可能で、信頼性の高い
フレーム同期回路を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的は、入力信号
中のフレーム同期パターンを検出する同期パターン検出
回路と、フレームパターン周期を示すフレーム位置信号
を周期的に出力するフレームカウンタを具備し、上記同
期パターン検出回路からの検出信号と、上記フレームカ
ウンタからのフレームパターン周期を示すフレーム位置
信号と、記憶保持した現在の状態を示す状態信号と、及
び外部からの障害の状況を示す信号あるいは記憶保持し
た障害来歴信号とをアドレスとして入力し、該アドレス
に対応する同期状態信号、状態信号、及び障害来歴信号
を出力する記憶手段と、該記憶手段の出力を保持するラ
ッチ回路とを設けたことにより達成される。
中のフレーム同期パターンを検出する同期パターン検出
回路と、フレームパターン周期を示すフレーム位置信号
を周期的に出力するフレームカウンタを具備し、上記同
期パターン検出回路からの検出信号と、上記フレームカ
ウンタからのフレームパターン周期を示すフレーム位置
信号と、記憶保持した現在の状態を示す状態信号と、及
び外部からの障害の状況を示す信号あるいは記憶保持し
た障害来歴信号とをアドレスとして入力し、該アドレス
に対応する同期状態信号、状態信号、及び障害来歴信号
を出力する記憶手段と、該記憶手段の出力を保持するラ
ッチ回路とを設けたことにより達成される。
【００１１】上記の手段によれば、上記記憶手段のアド
レス入力は初期状態においてすべて“０”となってい
る。同期パターン検出回路が入力信号中のフレーム同期
パターンを検出すると、該検出信号は記憶手段のアドレ
ス（A1）に接続されているため記憶手段のアドレスが変
わり、それに伴い対応したデータが出力されラッチ回路
にて出力データを保持する。保持されたデータは現時点
での同期状態、前方、後方保護の状態、及び障害来歴を
示しており、この保持されたデータが記憶手段のアドレ
スに接続され、次のアドレスの変化まで継続される。
レス入力は初期状態においてすべて“０”となってい
る。同期パターン検出回路が入力信号中のフレーム同期
パターンを検出すると、該検出信号は記憶手段のアドレ
ス（A1）に接続されているため記憶手段のアドレスが変
わり、それに伴い対応したデータが出力されラッチ回路
にて出力データを保持する。保持されたデータは現時点
での同期状態、前方、後方保護の状態、及び障害来歴を
示しており、この保持されたデータが記憶手段のアドレ
スに接続され、次のアドレスの変化まで継続される。
【００１２】フレームカウンタは初期状態では停止して
おり、同期パターン検出回路が入力信号中のフレーム同
期パターンを検出すると、カウントを開始し、フレーム
パターン周期を示すフレーム位置信号を周期的に出力す
る。
おり、同期パターン検出回路が入力信号中のフレーム同
期パターンを検出すると、カウントを開始し、フレーム
パターン周期を示すフレーム位置信号を周期的に出力す
る。
【００１３】同期パターン検出回路からの検出信号と、
フレームカウンタからのフレームパターン周期を示すフ
レーム位置信号とが共に“１”となった状態が 従来例
でも述べた“一致”状態であり、フレームカウンタから
のフレームパターン周期を示すフレーム位置信号のみが
“１”となり、同期パターン検出回路からの検出信号が
“０”の場合は、“不一致”を意味する。
フレームカウンタからのフレームパターン周期を示すフ
レーム位置信号とが共に“１”となった状態が 従来例
でも述べた“一致”状態であり、フレームカウンタから
のフレームパターン周期を示すフレーム位置信号のみが
“１”となり、同期パターン検出回路からの検出信号が
“０”の場合は、“不一致”を意味する。
【００１４】記憶手段には予めアドレスに対応したデー
タが記憶されており、上記“一致”又は“不一致”の結
果及び現時点での同期状態、前方、後方保護の状態、及
び障害来歴に応じたデータが出力されることとなる。こ
うして記憶手段のアドレスが状況によって変化・遷移し
て最新の状況をしめすように作用する。
タが記憶されており、上記“一致”又は“不一致”の結
果及び現時点での同期状態、前方、後方保護の状態、及
び障害来歴に応じたデータが出力されることとなる。こ
うして記憶手段のアドレスが状況によって変化・遷移し
て最新の状況をしめすように作用する。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
により説明する。
により説明する。
【００１６】図１は本発明の一実施形態を示すブロック
図である。図において、１はクロック抽出回路、２は同
期パターン検出回路、３は記憶手段、４はラッチ回路、
５はフレームカウンタ、６、７は論理ゲート、をそれぞ
れ示す。
図である。図において、１はクロック抽出回路、２は同
期パターン検出回路、３は記憶手段、４はラッチ回路、
５はフレームカウンタ、６、７は論理ゲート、をそれぞ
れ示す。
【００１７】クロック抽出回路１は入力信号から本回路
に必要なクロックを生成する。同期パターン検出回路２
は入力信号から同期パターンを検出し、パターン検出信
号を送出する。記憶手段３はＲＯＭ(Ｒead Ｏnly Ｍemo
ry)を用いており、予めアドレス入力に対応したデータ
が書き込まれている。
に必要なクロックを生成する。同期パターン検出回路２
は入力信号から同期パターンを検出し、パターン検出信
号を送出する。記憶手段３はＲＯＭ(Ｒead Ｏnly Ｍemo
ry)を用いており、予めアドレス入力に対応したデータ
が書き込まれている。
【００１８】図２は該記憶手段３のアドレス入力Ａ８〜
Ａ０及びデータ出力Ｄ７〜Ｄ０の意味を示すものであ
る。出力Ｄ７に同期が確立したか否かを示す信号、Ｄ
６、Ｄ５は障害来歴、Ｄ４，Ｄ３は前方保護の状態、Ｄ
２，Ｄ１は後方保護の状態、Ｄ０はフレームカウンタ５
の動作を制御する信号、をそれぞれアドレスに対応して
出力する。
Ａ０及びデータ出力Ｄ７〜Ｄ０の意味を示すものであ
る。出力Ｄ７に同期が確立したか否かを示す信号、Ｄ
６、Ｄ５は障害来歴、Ｄ４，Ｄ３は前方保護の状態、Ｄ
２，Ｄ１は後方保護の状態、Ｄ０はフレームカウンタ５
の動作を制御する信号、をそれぞれアドレスに対応して
出力する。
【００１９】記憶手段３の出力Ｄ７〜Ｄ０はラッチ回路
４で保持され、各々ラッチ回路４の出力Ｑ７〜Ｑ０とな
る。出力Ｑ７は記憶手段３のアドレス入力Ａ８に、出力
Ｑ６は記憶手段３のアドレス入力Ａ７に、出力Ｑ５は記
憶手段３のアドレス入力Ａ６に、出力Ｑ４は記憶手段３
のアドレス入力Ａ５に、出力Ｑ３は記憶手段３のアドレ
ス入力Ａ４に、出力Ｑ２は記憶手段３のアドレス入力Ａ
３に、出力Ｑ１は記憶手段３のアドレス入力Ａ２にそれ
ぞれ接続されている。
４で保持され、各々ラッチ回路４の出力Ｑ７〜Ｑ０とな
る。出力Ｑ７は記憶手段３のアドレス入力Ａ８に、出力
Ｑ６は記憶手段３のアドレス入力Ａ７に、出力Ｑ５は記
憶手段３のアドレス入力Ａ６に、出力Ｑ４は記憶手段３
のアドレス入力Ａ５に、出力Ｑ３は記憶手段３のアドレ
ス入力Ａ４に、出力Ｑ２は記憶手段３のアドレス入力Ａ
３に、出力Ｑ１は記憶手段３のアドレス入力Ａ２にそれ
ぞれ接続されている。
【００２０】図３は本実施形態の動作を説明するための
状態遷移図を示す。
状態遷移図を示す。
【００２１】図３において、楕円は各状態を示し、矢印
は各状態で発生した現象によって遷移する方向を示して
いる。Ｈｕｎｔ１、Ｈｕｎｔ２は同期パターン探索中を
意味するハンティング、Ｒ１，Ｒ１２，Ｒ２，Ｒ２２，
Ｒ３２は誤った位置で同期確立とみなさないように設け
た後方保護過程、Ｓｙｎｃは同期確立、Ｆ１、Ｆ２は符
号誤りなどの外乱による同期はずれを生じさせないため
の前方保護、の状態をそれぞれ表している。
は各状態で発生した現象によって遷移する方向を示して
いる。Ｈｕｎｔ１、Ｈｕｎｔ２は同期パターン探索中を
意味するハンティング、Ｒ１，Ｒ１２，Ｒ２，Ｒ２２，
Ｒ３２は誤った位置で同期確立とみなさないように設け
た後方保護過程、Ｓｙｎｃは同期確立、Ｆ１、Ｆ２は符
号誤りなどの外乱による同期はずれを生じさせないため
の前方保護、の状態をそれぞれ表している。
【００２２】矢印に沿って記した“検出”は同期パター
ン検出、“ＯＫ”は同期パターン検出信号が本来入力さ
れるべき周期位置に入力された“一致”を、“ＮＧ”は
同期パターン検出信号が本来入力されるべき周期位置に
入力されなかった“不一致”をそれぞれ意味している。
また、図において各状態及び現象に付した３桁の英数字
は、ＲＯＭで構成される記憶手段３へのアドレス値を１
６進表示したものであり、例えばハンティング状態Ｈｕ
ｎｔ１の時、記憶手段３へのアドレス入力値は“００
０”となっており、同期パターンを検出すると記憶手段
３へのアドレス入力値は“００２”となり、後方保護Ｒ
１状態では“００４”となることを意味する。
ン検出、“ＯＫ”は同期パターン検出信号が本来入力さ
れるべき周期位置に入力された“一致”を、“ＮＧ”は
同期パターン検出信号が本来入力されるべき周期位置に
入力されなかった“不一致”をそれぞれ意味している。
また、図において各状態及び現象に付した３桁の英数字
は、ＲＯＭで構成される記憶手段３へのアドレス値を１
６進表示したものであり、例えばハンティング状態Ｈｕ
ｎｔ１の時、記憶手段３へのアドレス入力値は“００
０”となっており、同期パターンを検出すると記憶手段
３へのアドレス入力値は“００２”となり、後方保護Ｒ
１状態では“００４”となることを意味する。
【００２３】図４は記憶手段３のアドレスに対応して予
め書き込まれているデータの例である。
め書き込まれているデータの例である。
【００２４】以下、本実施形態の動作について説明す
る。クロック抽出回路１は入力信号から本回路に必要な
クロックを生成し、同期パターン検出回路２、ラッチ回
路４、フレームカウンタ５にそれぞれ供給している。記
憶手段３のアドレス入力Ａ８〜Ａ２は初期状態ではラッ
チ回路４のＱ０〜Ｑ７が全て“０”のため“０”であ
る。またラッチ回路４のＱ０が“０”のためフレームカ
ウンタ５はロード信号が入力されたままの状態で停止し
ている。そのためフレーム位置を示す信号はフレームカ
ウンタ５からは出力されない。したがって記憶手段３の
アドレス入力Ａ８〜Ａ２及びＡ０は“０”のまま同期パ
ターン検出回路２からのパターン検出信号（Ａ１入力）
を待ち続ける。
る。クロック抽出回路１は入力信号から本回路に必要な
クロックを生成し、同期パターン検出回路２、ラッチ回
路４、フレームカウンタ５にそれぞれ供給している。記
憶手段３のアドレス入力Ａ８〜Ａ２は初期状態ではラッ
チ回路４のＱ０〜Ｑ７が全て“０”のため“０”であ
る。またラッチ回路４のＱ０が“０”のためフレームカ
ウンタ５はロード信号が入力されたままの状態で停止し
ている。そのためフレーム位置を示す信号はフレームカ
ウンタ５からは出力されない。したがって記憶手段３の
アドレス入力Ａ８〜Ａ２及びＡ０は“０”のまま同期パ
ターン検出回路２からのパターン検出信号（Ａ１入力）
を待ち続ける。
【００２５】同期パターン検出回路２からパターン検出
信号が送られてくると記憶手段３のアドレス入力Ａ１が
変化しアドレス入力値は“００２”となる。
信号が送られてくると記憶手段３のアドレス入力Ａ１が
変化しアドレス入力値は“００２”となる。
【００２６】図４に示す様に、アドレス入力値が“００
２”となったとき記憶手段３はデータ出力Ｄ０，Ｄ１に
“１”を出力し、次のクロックでラッチ回路４はこのデ
ータを保持し、出力Ｑ１〜Ｑ７を記憶手段３のアドレス
入力に送出する。
２”となったとき記憶手段３はデータ出力Ｄ０，Ｄ１に
“１”を出力し、次のクロックでラッチ回路４はこのデ
ータを保持し、出力Ｑ１〜Ｑ７を記憶手段３のアドレス
入力に送出する。
【００２７】このときの記憶手段３へのアドレス入力値
は“００４”となり、後方保護に状態が遷移したことを
意味する。一方、ラッチ回路４の出力Ｑ０も“１”とな
ったためそれまでロード信号が入力されたままの状態で
停止していたフレームカウンタ５はカウントを開始し、
以後ハンティング状態に戻るまで同期パターン周期でカ
ウントを継続し、フレームパターン周期を示すフレーム
位置信号を周期的に出力する。
は“００４”となり、後方保護に状態が遷移したことを
意味する。一方、ラッチ回路４の出力Ｑ０も“１”とな
ったためそれまでロード信号が入力されたままの状態で
停止していたフレームカウンタ５はカウントを開始し、
以後ハンティング状態に戻るまで同期パターン周期でカ
ウントを継続し、フレームパターン周期を示すフレーム
位置信号を周期的に出力する。
【００２８】記憶手段３のアドレス入力Ａ０，Ａ１が共
に“１”となったとき、検出信号が本来入力されるべき
位置に入力された“一致”を意味し、図３においては
“ＯＫ”で示す状態遷移が行われる。
に“１”となったとき、検出信号が本来入力されるべき
位置に入力された“一致”を意味し、図３においては
“ＯＫ”で示す状態遷移が行われる。
【００２９】また、記憶手段３のアドレス入力Ａ０が
“１”，Ａ１が“０”となったとき、検出信号が本来入
力されるべき位置に入力されなかった“不一致”を意味
し、図３においては“ＮＧ”で示す状態遷移が行われ
る。
“１”，Ａ１が“０”となったとき、検出信号が本来入
力されるべき位置に入力されなかった“不一致”を意味
し、図３においては“ＮＧ”で示す状態遷移が行われ
る。
【００３０】上記とは逆に、記憶手段３のアドレス入力
Ａ０が“０”，Ａ１が“１”となった場合は、同期パタ
ーン信号が本来入力されるべき位置ではない位置で検出
されたことになり、ハンティング状態の場合を除き、入
力信号中に偶然、同期パターンと同じデータ列が存在し
たとみなし現状の状態を保持するように動作するデータ
が記憶手段３に予め書き込まれている。
Ａ０が“０”，Ａ１が“１”となった場合は、同期パタ
ーン信号が本来入力されるべき位置ではない位置で検出
されたことになり、ハンティング状態の場合を除き、入
力信号中に偶然、同期パターンと同じデータ列が存在し
たとみなし現状の状態を保持するように動作するデータ
が記憶手段３に予め書き込まれている。
【００３１】このようにして所定の回数（本実施形態で
は３回）連続して同期パターンを正常に検出するとラッ
チ回路４のＱ７出力は“１”となり、同期確立状態：Ｓ
ｙｎｃに状態が遷移したことを表示する。
は３回）連続して同期パターンを正常に検出するとラッ
チ回路４のＱ７出力は“１”となり、同期確立状態：Ｓ
ｙｎｃに状態が遷移したことを表示する。
【００３２】また、同期確立過程（後方保護）時、同期
が確立しなかった場合、又は、他の要因で回線の状態が
不安定になったりした場合、従来のように初期のハンテ
ィング状態に戻るのでなく、障害来歴を記憶して、Ｈｕ
ｎｔ２に状態を遷移して、該障害来歴情報を元に、別の
同期確立過程に状態を遷移させ、保護段数を変えるか、
あるいは同期検出パターンのビット数を変更する等を行
って、より慎重に同期が確立したか否かを判定する。
が確立しなかった場合、又は、他の要因で回線の状態が
不安定になったりした場合、従来のように初期のハンテ
ィング状態に戻るのでなく、障害来歴を記憶して、Ｈｕ
ｎｔ２に状態を遷移して、該障害来歴情報を元に、別の
同期確立過程に状態を遷移させ、保護段数を変えるか、
あるいは同期検出パターンのビット数を変更する等を行
って、より慎重に同期が確立したか否かを判定する。
【００３３】なお以上の実施形態では障害来歴情報を元
に後方保護の段数を増やす場合を例に挙げたが、記憶手
段３へ書き込むデータによって動作するため、任意に設
定が可能で、何らかの現象を記憶しその情報によって、
後方保護のみならず前方保護にも、また段数の増減にも
適用可能である。
に後方保護の段数を増やす場合を例に挙げたが、記憶手
段３へ書き込むデータによって動作するため、任意に設
定が可能で、何らかの現象を記憶しその情報によって、
後方保護のみならず前方保護にも、また段数の増減にも
適用可能である。
【００３４】
【発明の効果】以上説明したように本発明によれば、回
線状態が不安定になったり他の要因でフレームの同期確
立方法を速やかに変更したい場合などに適した信頼性の
高いフレーム同期回路を小規模な回路構成にて提供する
ことができる効果がある。
線状態が不安定になったり他の要因でフレームの同期確
立方法を速やかに変更したい場合などに適した信頼性の
高いフレーム同期回路を小規模な回路構成にて提供する
ことができる効果がある。
【図１】本発明の一実施形態のブロック図。
【図２】記憶手段３のアドレス入力及びデータ出力の割
付を示す説明図。
付を示す説明図。
【図３】本発明の一実施形態の状態遷移図。
【図４】記憶手段３のデータ図。
【図５】従来のフレーム同期回路のブロック図。
【図６】従来のフレーム同期回路の状態遷移図。
１…クロック抽出回路、２…同期パターン検出回路、３
…記憶手段、４…ラッチ回路、５…フレームカウンタ、
６、７…論理ゲート。
…記憶手段、４…ラッチ回路、５…フレームカウンタ、
６、７…論理ゲート。
Claims (3)
- 【請求項１】 同期パターン検出信号をもとに同期が確
立したか否かを判定するフレーム同期回路において、回
線障害や外乱による伝送路符号誤りなどによって同期が
確立しないか、或いは、他の要因で回線の状態が変化し
た場合に、この現象を障害来歴として記憶し、該来歴情
報をもとに別の同期確立過程に状態を遷移させて同期確
立の判定を行う手段を設けたことを特徴とするフレーム
同期回路。 - 【請求項２】 同期パターン検出信号をもとに同期が確
立したか否かを判定するフレーム同期回路において、入
力信号中のフレーム同期パターンを検出する同期パター
ン検出回路と、フレームパターン周期を示すフレーム位
置信号を周期的に出力するフレームカウンタを具備し、
上記同期パターン検出回路からの同期パターン検出信号
と、上記フレームカウンタからのフレームパターン周期
を示すフレーム位置信号と、記憶保持した現状態を示す
状態信号と、及び外部からの障害の状況を示す信号ある
いは記憶保持した障害来歴信号とをアドレスとして入力
し、該アドレスに対応する同期状態信号を出力する記憶
手段とを設けたことを特徴とするフレーム同期回路。 - 【請求項３】 同期パターン検出信号をもとに同期が確
立したか否かを判定するフレーム同期回路において、入
力信号中のフレーム同期パターンを検出する同期パター
ン検出回路と、フレームパターン周期を示すフレーム位
置信号を周期的に出力するフレームカウンタを具備し、
上記同期パターン検出回路からの同期パターン検出信号
と、上記フレームカウンタからのフレームパターン周期
を示すフレーム位置信号と、記憶保持した現状態を示す
状態信号と、及び外部からの障害の状況を示す信号ある
いは記憶保持した障害来歴信号とをアドレスとして入力
し、該アドレスに対応する同期状態信号、状態信号、及
び障害来歴信号を出力する記憶手段と、該記憶手段の出
力を保持するラッチ回路とを設けたことを特徴とするフ
レーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10015883A JPH11215113A (ja) | 1998-01-28 | 1998-01-28 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10015883A JPH11215113A (ja) | 1998-01-28 | 1998-01-28 | フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11215113A true JPH11215113A (ja) | 1999-08-06 |
Family
ID=11901201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10015883A Pending JPH11215113A (ja) | 1998-01-28 | 1998-01-28 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11215113A (ja) |
-
1998
- 1998-01-28 JP JP10015883A patent/JPH11215113A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1946475A1 (en) | Data interface and method of seeking synchronization | |
| JPH11215113A (ja) | フレーム同期回路 | |
| JP4475928B2 (ja) | タイミングパルス発生方法及び回路 | |
| KR100299316B1 (ko) | 에이티엠 교환 시스템에서의 셀 경계 회복 방법 | |
| US5953349A (en) | Data variation detecting system | |
| JP2616408B2 (ja) | ポインタ付替回路 | |
| EP1480370B1 (en) | Transmission data frame synchronization method and transmission data frame synchronization circuit | |
| JPS63310211A (ja) | クロック障害検出回路 | |
| JPS63311829A (ja) | 受信同期回路 | |
| JPH07336320A (ja) | Ｔｄｍａ多重伝送におけるフレーム同期回路 | |
| JPH0884067A (ja) | 計数回路 | |
| JPH11150528A (ja) | パリティ演算回路 | |
| JPH0595346A (ja) | メモリリタイミング方式 | |
| JPH11187006A (ja) | Ｐｃｍディジタル通信装置 | |
| JPH05114898A (ja) | デイジタル伝送システムのフレーム同期回路 | |
| JPH09331589A (ja) | データ伝送経路の識別情報生成システム | |
| JPH09284266A (ja) | フレームアライナ回路 | |
| JPS61101139A (ja) | シンク検出装置 | |
| JPH0628265A (ja) | チェック機能を持つメモリ回路 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JP2001229079A (ja) | メモリおよびスイッチ回路のデータエラー検出回路 | |
| JP2001094612A (ja) | 蓄積データ量監視回路 | |
| JPH0629966A (ja) | 並列形フレーム同期回路 | |
| JPH05300115A (ja) | 同期不良検出回路 | |
| JPH07118699B2 (ja) | 受信データエラー検出部試験方式 |