JPH11203146A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 デバッグ割り込みによってＳＴＰ命令が解除
されるのを回避するための処理が必要となり、１回当た
りのデバッグ割り込み処理時間が長くなってしまう。 【解決手段】 フラグ回路３０に格納されたフラグを用
いてプログラムカウンタ４０のプログラムカウント値の
減算処理を行うか否かを判定し、このフラグがＳＴＰ命
令が実行されたことを示している場合には、上記プログ
ラムカウント値の減算処理を行って、デバッグ割り込み
処理の終了時における復帰先のアドレスをＳＴＰ命令の
アドレスに変更し、そうでない場合には、減算処理を行
わないプログラムカウント値をそのままデバッグ割り込
み処理の終了時における復帰先のアドレスとするもの。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、内部の基本クロ
ックを停止する基本クロック停止命令（以下、ＳＴＰ命
令という）を備え、プログラムデバッグ専用の割り込み
（以下、デバッグ割り込みという）処理を実行して、開
発中のプログラム（以下、ユーザプログラムという）の
誤りの発見・修正を行うマイクロコンピュータに関する
ものである。

【０００２】

【従来の技術】従来、マイクロコンピータのプログラム
開発では、開発中のユーザプログラムの誤りを発見し、
発見した誤りを修正するため、マイクロコンピュータの
割り込み回路にデバッグ専用の割り込み要求発生回路を
設けていた。このデバッグ割り込み要求は、外部のプロ
グラムデバッグ装置（以下、外部デバッグ装置という）
からの割り込み要求などにより、ユーザプログラムの実
行を一時的に中断してデバッグ用の割り込み処理を行う
ものである。

【０００３】図７はそのような従来のマイクロコンピュ
ータと外部デバッグ装置の接続を示すブロック図であ
る。図において、１はマイクロコンピュータであり、２
は外部デバッグ装置である。また、マイクロコンピュー
タ１内において、１０は中央演算処理装置（以下、ＣＰ
Ｕという）、１１はアドレスバス、１２はデータバス、
１３は制御信号線、１４はランダムアクセスメモリ（以
下、ＲＡＭという）、１５はプログラムメモリであり、
１６は割り込み制御回路、１７はデバッグ補助回路であ
る。なお、１８は割り込み要求信号が伝送される割り込
み要求信号線であり、１９はデバッグバスである。

【０００４】図８はマイクロコンピュータ１内のデバッ
グ補助回路１７の内部構成を示すブロック図である。図
において、２０はＣＰＵ１０の実行状態、すなわちアド
レスバス１１、データバス１２、制御信号線１３の状態
をデバッグバス１９に出力するトレース回路であり、２
１は外部デバッグ装置２、およびマイクロコンピュータ
１のＣＰＵ１０より読み出し／書き込みが可能なレジス
タである。

【０００５】次に動作について説明する。今、マイクロ
コンピュータ１はプログラムメモリ１５に格納されてい
るユーザプログラムを実行しているものとする。このと
き、外部デバッグ装置２はマイクロコンピュータ１のデ
バッグ補助回路１７よりデバッグバス１９を介してトレ
ースデータを取り込むことによって、マイクロコンピュ
ータ１のＣＰＵ１０の動作をモニタすることができる。
そして、例えば前述のトレースデータのＣＰＵ１０の実
行アドレスが、あらかじめ設定されているアドレス値と
なったとき、外部デバッグ装置２は割り込み要求信号線
１８に割り込み要求信号を出力する。この割り込み要求
信号を受けたマイクロコンピュータ１は実行中のユーザ
プログラムの処理を一時中断してデバッグ割り込み処理
に入る。すなわち、デバッグ割り込みがかかると、ＣＰ
Ｕ１０はプログラムメモリ１５に格納されているデバッ
グ処理用のプログラムを実行し、デバッグ補助回路１７
のレジスタ２１を介して、外部デバッグ装置２と相互に
通信を行う。

【０００６】例えば、外部デバッグ装置２はデバッグ割
込み要求後、デバッグ補助回路１７のレジスタ２１を介
してＣＰＵ１０と通信を行い、マイクロコンピュータ１
のレジスタの内容やＲＡＭ１４などのメモリの内容を知
ることができる。このデバッグ割り込み要求の処理は通
常の割り込みと同様で、ＣＰＵ１０が割り込み要求を受
け付けると、次に実行されるプログラムカウンタ値（プ
ログラムカウンタの内容）を、スタックポインタで指示
されるメモリ領域（このメモリとしては通常ＲＡＭ１４
が使用される）へ待避した後、割り込み処理に入る。一
方、割り込み処理終了時には、終了時に実行される割り
込み復帰命令（以下、ＲＴＩ命令という）において、割
り込み受け付け時のプログラムカウンタ値をスタックポ
インタの示すメモリ領域から読み出し、それをプログラ
ムカウンタヘ転送する。以上の動作により、デバッグ割
り込みによってユーザプログラムを中断し、デバッグ処
理を行った後、中断していたユーザプログラムの処理
を、中断した命令の次の命令より再開する。

【０００７】このような外部デバッグ装置２から割り込
み要求信号線１８に送出される割り込み要求信号による
デバッグ割り込みは、ユーザプログラムを一時的に中断
してデバッグ処理に入るので、通常、１回あたりのデバ
ッグ割り込み処理時間が、ユーザプログラムの実行に支
障を与えないように短時間で終了するような工夫が施さ
れている。例えば、マイクロコンピュータ１のメモリ内
容を外部デバッグ装置２が取り込むような場合において
は、そのメモリのアドレス範囲をいくつかに分割してデ
バッグ割り込み処理を行うことにより、１回のデバッグ
割り込み処理では数アドレス分だけのメモリ内容の取り
込みを行って、短時間でデバッグ割り込み処理を終了す
る。

【０００８】ここで、ユーザプログラム上でマイクロコ
ンピュータ１内部の基本クロックを停止させるＳＴＰ命
令を実行した場合でも、デバッグ割り込みが発生すると
上記ＳＴＰ命令を解除してデバッグ割り込み処理が行わ
れるため、ＲＴＩ命令を実行してユーザプログラムに復
帰すると、スタックポインタで示されるメモリ領域から
読み出した、割り込み受け付け時に退避したプログラム
カウンタの内容にしたがって、ＳＴＰ命令の次の命令か
ら処理が再開されていた。

【０００９】なお、このような従来のマイクロコンピュ
ータに関連した技術に関する記載のある文献としては、
例えば特開昭５８−２０５２２６号公報、特開平５−７
３３４９号公報、特開昭６２−９５６４４号公報、特開
平１−２５０１４３号公報などがある。

【００１０】

【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のように構成されているので、プログラム
をデバッグするとき、ユーザが本来意図しない要因、す
なわちデバッグ割り込みによってＳＴＰ命令が解除され
てしまうという問題点があった。このような問題点を外
部デバッグ装置２により解決するためには、 １．デバッグ割り込み受け付け時のプログラム実行アド
レス部分の逆アセンブルを行いＳＴＰ命令を探す。 ２．トレースデータの解析と上記逆アセンブル結果を照
合し、ＳＴＰ命令が実行されたかどうかを判定する。 ３．ＳＴＰ命令が実行されていると判定した場合は、デ
バッグ割り込み受け付け時にスタックポインタで示され
るメモリ領域に退避されているプログラムカウンタの内
容を減算し、デバッグ割り込み終了後ＳＴＰ命令を実行
するアドレスに変更する。 といった処理を必要とするため、１回当たりのデバッグ
割り込み処理時間が長くなるという課題があった。

【００１１】この発明は上記のような課題を解決するた
めになされたもので、１回当たりのデバッグ割り込み処
理時間を長くすることなく、ＳＴＰ命令がデバッグ割り
込みによって解除されてしまうのを防止することができ
るマイクロコンピュータを得ることを目的とする。

【００１２】

【課題を解決するための手段】この発明に係るマイクロ
コンピュータは、ＳＴＰ命令が実行されたことを示すフ
ラグを用いて、プログラムカウンタ値の減算処理を行う
か否かの判定を行い、このフラグがＳＴＰ命令が実行さ
れたことを示している場合には、上記プログラムカウン
タ値の減算処理を行って、デバッグ割り込み処理の終了
時における復帰先のアドレスを、ＳＴＰ命令のアドレス
に変更するようにしたものである。

【００１３】この発明に係るマイクロコンピュータは、
デバッグ割り込み処理の終了時に、フラグが基本クロッ
ク停止命令が実行されたことを示しているか否かの判定
を行い、このフラグがＳＴＰ命令が実行されたことを示
している場合にはソフトウェア処理によって、プログラ
ムカウンタ値の減算処理を行うようにしたものである。

【００１４】この発明に係るマイクロコンピュータは、
デバッグ割り込み処理の要求発生時に、スタックポイン
タの示すメモリ領域にプログラムカウンタの内容を退避
する際、フラグが基本クロック停止命令が実行されたこ
とを示しているか否かの判定を行い、このフラグがＳＴ
Ｐ命令が実行されたことを示していれば、ハードウェア
を用いてプログラムカウンタ値の減算処理を行うように
したものである。

【００１５】この発明に係るマイクロコンピュータは、
デバッグ割り込み処理の終了時に、スタックポインタの
示すメモリ領域から復帰先のアドレスを読み出してプロ
グラムカウンタヘ格納する際、このフラグがＳＴＰ命令
が実行されたことを示していれば、ハードウェアを用い
てプログラムカウンタ値の減算処理を行うようにしたも
のである。

【００１６】この発明に係るマイクロコンピュータは、
プログラムカウンタ値の減算処理を、減算器と、フラグ
によってオン／オフされるスイッチとを用い、当該フラ
グがセットされた場合に減算器をプログラムカウンタに
接続して、プログラムカウンタ値より所定数の減算を行
わせるようにしたものである。

【００１７】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
イクロコンピュータの構成を示すブロック図であり、図
において、１は当該マイクロコンピュータである。マイ
クロコンピュータ１内において、１０はこのマイクロコ
ンピュータ１全体の処理を制御するＣＰＵであり、１１
はＣＰＵ１０より出力されるアドレスが伝送されるアド
レスバス、１２はＣＰＵ１０に入出力されるデータが伝
送されるデータバス、１３はＣＰＵ１０より出力される
制御信号が伝送される制御信号線である。１４はこれら
アドレスバス１１、データバス１２および制御信号線１
３に接続されて、ワーキングメモリとして使用されるメ
モリとしてのＲＡＭであり、１５は同じくアドレスバス
１１、データバス１２および制御信号線１３に接続され
て、ＣＰＵ１０の処理で用いられるプログラムが格納さ
れたプログラムメモリである。

【００１８】１６は外部に接続された外部デバッグ装置
（図示省略）からのデバッグ割り込み要求を受け付けて
ＣＰＵ１０に転送する割り込み制御回路であり、１７は
アドレスバス１１、データバス１２および制御信号線１
３に接続され、外部デバッグ装置との間でトレースデー
タなどのやり取りをするデバッグ補助回路である。ま
た、１８は外部デバッグ装置から割り込み制御回路１６
への割り込み要求信号が伝送される割り込み要求信号線
であり、１９は外部デバッグ装置とデバッグ補助回路１
７とを接続するデバッグバスである。なお、これらは図
７に同一符号を付して示した従来のそれらに相当する部
分である。

【００１９】また、３０はＣＰＵ１０より出力される、
当該マイクロコンピュータ１の内部基本クロックを停止
させるＳＴＰ命令を実行したか否かを示すフラグが格納
されるフラグ回路である。３１はＣＰＵ１０がＳＴＰ命
令を実行した時に出力するＳＴＰ実行信号を、このフラ
グ回路３０に入力するためのＳＴＰ実行信号線、３２は
ＣＰＵがこのフラグ回路３０に格納されたフラグを読み
出した後、このフラグをリセットするために出力するフ
ラグリセット信号を、フラグ回路３０に入力するための
フラグリセット信号線であり、３３はＣＰＵ１０がフラ
グ回路３０に格納されたフラグを読み出すときに出力す
るフラグ読み出し信号をフラグ回路３０に入力するため
のフラグ読み出し信号線である。

【００２０】図２は上記フラグ回路３０の構成を示すブ
ロック図である。図において、３１はＳＴＰ実行信号
線、３２はフラグリセット信号線、３３はフラグ読み出
し信号線であり、これらは図１に同一符号を付した部分
と同一部分である。３４はＳＴＰ実行信号線３１よりＳ
ＴＰ実行信号が入力された場合にセットされ、フラグリ
セット信号線３２よりフラグリセット信号入力された場
合にリセットされて、当該マイクロコンピュータ１の内
部基本クロックを停止させるＳＴＰ命令が実行されたか
否かを示すフラグを保持するラッチ回路であり、３５は
このラッチ回路３４の保持しているフラグが出力される
フラグ出力線である。３６はＣＰＵ１０がフラグ読み出
し信号線３３に出力するフラグ読み出し信号によって制
御される、フラグ出力線３５からのフラグをデータバス
１２に出力するためのトライステートバッファである。

【００２１】次に動作について説明する。このように構
成されたフラグ回路３０に、ＳＴＰ実行信号線３１より
ＳＴＰ実行信号が与えられるとラッチ回路３４の保持す
るフラグがセットされる。ＣＰＵ１０ではフラグ読み出
し信号線３３にフラグ読み出し信号を与えることによ
り、このラッチ回路３４に保持されたフラグの状態をデ
ータバス１２を介して読み出すことができる。ＣＰＵ１
０はフラグ読み出し後にフラグリセット信号線３２にフ
ラグリセット信号を送出して、ラッチ回路３４に保持さ
れているフラグをリセットする。なお、フラグ読み出し
信号線３３に別のラッチ回路を接続し、フラグ読み出し
後にそのラッチ回路の出力をフラグリセット信号として
フラグリセット信号線３２に送出するようにしてもよ
い。

【００２２】この実施の形態１では、デバッグ割り込み
処理のプログラム上で、デバッグ割り込みよりユーザプ
ログラムヘ復帰するときに、上記フラグ回路３０に格納
されたフラグを用いて、ＳＴＰ命令に復帰するか否かを
判定する。図３はこのデバッグ割り込み処理とユーザプ
ログラムの処理手順を示すフローチャートである。以
下、この図３を参照しながらデバッグ割り込みの処理か
らユーザプログラムヘの復帰について説明する。

【００２３】ユーザプログラム実行中にＳＴＰ命令が実
行されると（ステップＳＴ１）、ＣＰＵ１０からのＳＴ
Ｐ実行信号によって、フラグ回路３０のラッチ回路３４
に保持されているフラグがセットされる。その後、ユー
ザプログラムの実行時に割り込み要求信号線１８を介し
て外部デバッグ装置からのデバッグ割り込みが受け付け
られると、その時のプログラムカウンタの内容がスタッ
クポインタで示されるメモリ領域ヘ待避されてデバッグ
割り込みの処理に入る（ステップＳＴ２）。デバッグ割
り込みの処理が終了すると、ユーザプログラムがＳＴＰ
命令を実行したか否かを知るために、ＣＰＵ１０はフラ
グ読み出し信号をフラグ回路３０のトライステートバッ
ファ３６に送出し、ラッチ回路３４に保持されているフ
ラグを読み出して（ステップＳＴ３）、デバッグ処理用
のプログラム内でソフトウェア処理によってそのフラグ
のチェックを行う（ステップＳＴ４）。

【００２４】この場合、ＳＴＰ命令が実行されてフラグ
がセットされているため、デバッグ割り込み発生時にス
タックポインタの示すメモリ領域に退避しておいたプロ
グラムカウンタの内容を読み出して（ステップＳＴ
５）、その読み出されたプログラムカウンタ値に対して
減算処理を施し（ステップＳＴ６）、その減算処理され
た値をスタックポインタで指示されるメモリ領域にあら
ためて書き込む（ステップＳＴ７）。なお、このステッ
プＳＴ６における減算処理では、ＳＴＰ命令が２ワード
構成であれば“２”が、１ワード構成であれば“１”
が、それぞれ読み出されたプログラムカウンタ値より減
算される。

【００２５】次に、ＲＴＩ命令の実行した後（ステップ
ＳＴ８）、このスタックポインタで示されるメモリ領域
にあらためて書き込まれた値をプログラムカウンタに書
き込んでユーザプログラムに復帰し、ＳＴＰ命令を実行
する（ステップＳＴ９）。一方、フラグがセットされて
いない場合には、ステップＳＴ４より直接ステップＳＴ
８に進んでＲＴＩ命令を実行した後、デバッグ割り込み
発生時にスタックポインタで指示されたメモリ領域に退
避しておいたプログラムカウンタ値にしたがって、ユー
ザプログラムヘ復帰する。これにより、ユーザが本来意
図しない要因であるデバッグ割り込みなどによって、Ｓ
ＴＰ命令が解除されてしまうというようなことはなくな
る。

【００２６】以上のように、この実施の形態１によれ
ば、ＳＴＰ命令が実行されたことを示すフラグの状態に
よって、デバッグ割り込み処理からユーザプログラムヘ
の復帰アドレスをＳＴＰ命令に復帰させるかどうかの処
理を、デバッグ割り込み中のプログラム内でソフトウェ
アによって行うことが可能となり、１回当たりのデバッ
グ割り込み処理時間を長くすることなく、デバッグ割り
込みによってＳＴＰ命令が解除されてしまうのを防止す
ることが可能なマイクロコンピュータが得られる効果が
ある。

【００２７】実施の形態２．上記実施の形態１において
は、フラグの状態をデバッグ割り込み処理終了時に判定
し、このフラグがセットされている場合にはソフトウェ
ア処理によってプログラムカウンタ値の減算処理を行う
ようにしたものを示したが、デバッグ割り込み処理要求
発生時に、スタックポインタの示すメモリ領域にプログ
ラムカウンタの内容を退避する際、フラグの状態を判定
して、このフラグがセットされている場合には、プログ
ラムカウンタ値の減算処理をハードウェアを用いて処理
するようにしてもよい。なお、そのようなこの発明の実
施の形態２によるマイクロコンピュータの構成、および
そのフラグ回路の構成は、図１および図２に示した実施
の形態１の場合と同様である。

【００２８】図４はこの実施の形態２によるマイクロコ
ンピュータにおけるアドレス発生回路の構成を示すブロ
ック図である。図において、４０は次にＣＰＵ１０によ
って実行される命令のプログラムメモリ１５上のアドレ
スが格納されるプログラムカウンタである。４１はこの
プログラムカウンタ４０の内容（プログラムカウンタ
値）に“１”を加算する加算器であり、４２はプログラ
ムカウンタ４０の内容より、例えば“２”などの所定値
を減算する減算器である。４３はＣＰＵ１０にて命令が
実行される度にオン／オフされる、プログラムカウンタ
４０の内容をインクリメントするためのスイッチであ
り、４４は例えばフラグ回路３０のラッチ回路３４よ
り、フラグ出力線３５に出力されるフラグによってオン
／オフされ、フラグがセットされている場合にはプログ
ラムカウンタ４０の内容より所定数の減算を行うための
スイッチである。なお、このアドレス発生回路として
は、マイクロコンピュータ１が通常備えているハードウ
ェアを兼用することができる。

【００２９】次に動作について説明する。ここで、図５
はこの実施の形態２におけるデバッグ割り込み時の処理
手順を示すフローチャートである。デバッグ割り込みが
受け付けられると（ステップＳＴ１０）、フラグ回路３
０のラッチ回路３４に保持されているフラグの判定を行
う（ステップＳＴ１１）。その結果、フラグがセットさ
れていればプログラムカウンタ４０の内容から所定値を
減算し（ステップＳＴ１２）、スタックポインタで指示
されるメモリ領域にその減算した値を退避する（ステッ
プＳＴ１３）。具体的には、図４に示すアドレス発生回
路のスイッチ４４を、フラグ回路３０のラッチ回路３４
よりフラグ出力線３５に出力されたフラグの状態によっ
て制御し、当該フラグがセットされている場合には、割
り込み要求中のスタックポインタの示すメモリ領域ヘの
プログラムカウンタ値の退避動作の前にオンさせること
により、プログラムカウンタ４０の内容から所定値を減
算した結果を、スタックポインタで示されるメモリ領域
ヘ退避させる。

【００３０】また、フラグ回路３０のラッチ回路３４に
保持されているフラグがリセットされていれば、アドレ
ス発生回路のスイッチ４４はオフしたままであり、プロ
グラムカウンタ４０に格納されたプログラムカウンタ値
の減算処理は行われない。したがって、プログラムカウ
ンタ４０の内容がそのまま、スタックポインタで示され
るメモリ領域ヘ退避される。このスタックポインタで示
されるメモリ領域ヘのプログラムカウンタ値の退避が済
むと、デバッグ割り込み処理の分岐アドレスを読み出し
（ステップＳＴ１４）、読み出したアドレスに分岐して
（ステップＳＴ１５）、デバッグ割り込み処理を実行す
る。

【００３１】なお、上記説明では、マイクロコンピュー
タ１が通常備えているプログラムカウンタ４０、加算器
４１、減算器４２、およびスイッチ４３，４４で構成さ
れるアドレス発生回路を用いたものを示したが、このプ
ログラムカウンタ値の減算処理のための回路を専用の回
路として別途設けるようにしてもよい。また、上記減算
処理は割り込みシーケンスを制御するマイクロコードな
どで比較的簡単に実現することができ、フラグのリセッ
トも同様に、割り込み要求後にフラグリセット信号線３
２のフラグリセット信号をオンさせることができる。

【００３２】以上のように、この実施の形態２によれ
ば、デバッグ割り込み処理要求発生時に、スタックポイ
ンタで示されるメモリ領域にプログラムカウンタの内容
を退避する際にフラグの状態判定を行って、このフラグ
がセットされていればプログラムカウンタ値の減算処理
をハードウェアによって処理しているので、ソフトウェ
アを介することなくプログラムカウンタ値の減算処理が
可能となり、上記実施の形態１よりも、デッバグ割り込
み処理終了後にＳＴＰ命令に復帰するかどうかの処理を
迅速に行うことができる効果があり、また、プログラム
カウンタ値の減算処理をハードウェアとして、減算器
と、フラグセット時にその減算回路をプログラムカウン
タに接続するスイッチを用いているので、マイクロコン
ピュータが通常備えているものを利用することが可能と
なり、格別なハードウェアの増加なしに実現できる効果
もある。

【００３３】実施の形態３．上記実施の形態２において
は、デバッグ割り込み処理要求発生時に、スタックポイ
ンタの示すメモリ領域にプログラムカウンタの内容を退
避する際に、フラグの状態を判定し、このフラグがセッ
トされている場合にはハードウェアを用いてプログラム
カウンタ値の減算処理を行う場合について説明したが、
当該フラグの状態判定を、デバッグ割り込み処理終了時
に、復帰先のアドレスをスタックポインタの示すメモリ
領域から読み出してプログラムカウンタヘ格納する際に
行い、このフラグがセットされている場合に、プログラ
ムカウンタ値の減算処理をハードウェアを用いて処理す
るようにしてもよい。

【００３４】なお、そのようなこの発明の実施の形態３
によるマイクロコンピュータの構成、およびそのフラグ
回路とアドレス発生回路の構成は、図１、図２および図
４に示した実施の形態１および実施の形態２の場合と同
様である。また、この実施の形態３によるフラグのセッ
ト／リセットおよび読み出しも、実施の形態１と同様に
行われるので、ここではこの実施の形態３に特徴的な動
作について以下に説明する。

【００３５】図６は当該実施の形態３における、デバッ
グ割り込み処理からユーザプログラムに復帰するときに
実行するＲＴＩ命令の動作手順について示すフローチャ
ートである。デバッグ割り込み処理が終了すると、スタ
ックポインタにて指示されたメモリ領域に退避しておい
た復帰先アデレスがプログラムカウンタ４０に格納され
る（ステップＳＴ２０）。その後、ＳＴＰ命令フラグの
判定を行い（ステップＳＴ２１）、その結果、フラグが
セットされていれば、アドレス発生回路のスイッチ４４
をオンさせてプログラムカウンタ４０に減算器４２を接
続して、アドレスカウンタ値の減算処理を行い（ステッ
プＳＴ２２）、プログラムカウンタ４０の内容を上記ス
テップＳＴ２０で格納された復帰先アドレスから所定値
だけ減少させる。一方、フラグがセットされていなけれ
ば、このステップＳＴ２２は実行されず、プログラムカ
ウンタ４０には、ステップＳＴ２０で格納された、スタ
ックポインタの示すメモリ領域に退避されていた復帰先
アデレスがそのまま残される。

【００３６】このプログラムカウンタ４０の内容を復帰
先のアドレスとしてユーザプログラムに復帰し、当該ア
ドレスより命令を実行する（ステップＳＴ２３）。した
がって、ＳＴＰ命令が実行されていてフラグがセット状
態となっている場合には、ユーザプログラムのＳＴＰ命
令に復帰し、ＳＴＰ命令が実行されておらずフラグがセ
ット状態となっていない場合には、デバッグ割り込み処
理の要求発生時に、スタックポインタの示すメモリ領域
に退避しておいた復帰先アデレスの命令に復帰する。

【００３７】このように、この実施の形態３によれば、
デバッグ割り込み処理終了時に、復帰先のアドレスを、
スタックポインタにて指示されるメモリ領域から読み出
してプログラムカウンタヘ格納する際にフラグの状態判
定を行って、このフラグがセットされている場合に、プ
ログラムカウンタ値の減算処理をハードウェアによって
処理しているので、ソフトウェアを介することなくプロ
グラムカウンタの減算処理が可能となり、上記実施の形
態２の場合と同様に、デッバグ割り込み処理終了後にＳ
ＴＰ命令に復帰するかどうかの処理を迅速に行うことが
できるという効果がある。

【００３８】

【発明の効果】以上のように、この発明によれば、プロ
グラムカウンタ値の減算処理を行うか否かの判定を、Ｓ
ＴＰ命令が実行されたことを示すフラグを用いて行い、
このフラグがＳＴＰ命令が実行されたことを示している
場合には、上記プログラムカウンタ値の減算処理を行っ
て、デバッグ割り込み処理の終了時における復帰先のア
ドレスを、ＳＴＰ命令のアドレスに変更するようにして
いるので、１回当たりのデバッグ割り込み処理時間を長
くすることなく、デバッグ割り込みによってＳＴＰ命令
が解除されてしまうのを防止できるマイクロコンピュー
タが得られるという効果がある。

【００３９】また、この発明によれば、フラグが基本ク
ロック停止命令が実行されたことを示しているか否かの
判定を、デバッグ割り込み処理の終了時に行い、このフ
ラグがＳＴＰ命令が実行されたことを示している場合
に、プログラムカウンタ値の減算処理をソフトウェア処
理するようにしたので、デバッグ割り込み処理からユー
ザプログラムヘの復帰アドレスをＳＴＰ命令とするか否
かを、デバッグ割り込み中のソフトウェアによって行う
ことが可能となり、デバッグ割り込みによるＳＴＰ命令
の解除を、１回当たりのデバッグ割り込み処理時間を長
くすることなく防止することができる効果がある。

【００４０】また、この発明によれば、フラグが基本ク
ロック停止命令が実行されたことを示しているか否かの
判定を、デバッグ割り込み処理要求発生時に、スタック
ポインタの示すメモリ領域にプログラムカウンタの内容
を退避する際に行い、このフラグがＳＴＰ命令が実行さ
れたことを示している場合には、プログラムカウンタ値
の減算処理にハードウェアを用いるようにしたので、ソ
フトウェアを介することなくプログラムカウンタの減算
処理を行うことが可能となり、デバッグ割り込み処理後
にＳＴＰ命令に復帰するかどうかの処理をより迅速に行
うことができるという効果がある。

【００４１】また、この発明によれば、フラグが基本ク
ロック停止命令が実行されたことを示しているか否かの
判定を、デバッグ割り込み処理終了時に、スタックポイ
ンタの示すメモリ領域から復帰先のアドレスを読み出し
てプログラムカウンタヘ格納する際に行い、このフラグ
がＳＴＰ命令が実行されたことを示している場合には、
プログラムカウンタ値の減算処理にハードウェアを用い
るようにしたので、ソフトウェアを介することなくプロ
グラムカウンタの減算処理を行うことが可能となり、デ
バッグ割り込み処理後にＳＴＰ命令に復帰するかどうか
の処理をより迅速に行うことができるという効果があ
る。

【００４２】また、この発明によれば、プログラムカウ
ンタ値の減算処理を、減算器と、フラグによってオン／
オフされるスイッチとを用いて行い、当該フラグがセッ
トされた場合に減算器をプログラムカウンタに接続し
て、プログラムカウンタ値より所定数の減算を行わせる
ようにしたので、マイクロコンピュータが通常備えてい
るハードウェアを利用することが可能となるため、格別
なハードウェアの増加なしに実現できる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるマイクロコン
ピュータの構成を示すブロック図である。

【図２】 実施の形態１におけるフラグ回路の構成を示
すブロック図である。

【図３】 実施の形態１におけるデバッグ割り込み処理
とユーザプログラムの処理手順を示すフローチャートで
ある。

【図４】 この発明の実施の形態２によるマイクロコン
ピュータにおけるアドレス発生回路の構成を示すブロッ
ク図である。

【図５】 実施の形態２におけるデバッグ割り込み時の
処理手順を示すフローチャートである。

【図６】 この発明の実施の形態３によるマイクロコン
ピュータにおけるＲＴＩ命令の処理手順を示すフローチ
ャートである。

【図７】 従来のマイクロコンピュータの構成と、外部
デバッグ装置との接続を示すブロック図である。

【図８】 従来のマイクロコンピュータのデバッグ補助
回路の内部構成を示すブロック図である。

【符号の説明】

１ マイクロコンピュータ、４０ プログラムカウン
タ、４２ 減算器、４４スイッチ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 内部の基本クロックを停止する基本クロ
   ック停止命令が実行されたことを示すフラグを備え、 前記フラグが前記基本クロック停止命令が実行されたこ
   とを示している場合には、プログラムカウンタ値の減算
   処理を行って、プログラムデバッグ専用の割り込み処理
   の終了時に復帰する復帰先のアドレスを、前記基本クロ
   ック停止命令のアドレスとし、 前記フラグが前記基本クロック停止命令が実行されたこ
   とを示していない場合には、前記プログラムカウンタ値
   の減算処理を行わずに、前記プログラムデバッグ専用の
   割り込み処理の終了時に復帰する復帰先のアドレスを、
   前記減算処理が行われていないプログラムカウンタ値そ
   のままとしたことを特徴とするマイクロコンピュータ。
2. 【請求項２】 フラグが基本クロック停止命令が実行さ
   れたことを示しているか否かの判定をプログラムデバッ
   グ専用の割り込み処理の終了時に行い、 前記フラグが前記基本クロック停止命令が実行されたこ
   とを示している場合には、プログラムカウンタ値の減算
   処理をソフトウェア処理によって行うことを特徴とする
   請求項１記載のマイクロコンピュータ。
3. 【請求項３】 フラグが基本クロック停止命令が実行さ
   れたことを示しているか否かの判定を、プログラムデバ
   ッグ専用の割り込み処理の要求発生時に、スタックポイ
   ンタにて指示されるメモリ領域にプログラムカウンタの
   内容を退避する際に行い、 前記フラグが前記基本クロック停止命令が実行されたこ
   とを示している場合には、プログラムカウンタ値の減算
   処理をハードウェアを用いて処理することを特徴とする
   請求項１記載のマイクロコンピュータ。
4. 【請求項４】 フラグが基本クロック停止命令が実行さ
   れたことを示しているか否かの判定を、プログラムデバ
   ッグ専用の割り込み処理の終了時に、復帰先のアドレス
   をスタックポインタにて指示されるメモリ領域から読み
   出してプログラムカウンタヘ格納する際に行い、 前記フラグが前記基本クロック停止命令が実行されたこ
   とを示している場合には、プログラムカウンタ値の減算
   処理をハードウェアを用いて処理することを特徴とする
   請求項１記載のマイクロコンピュータ。
5. 【請求項５】 フラグが基本クロック停止命令が実行さ
   れたことを示している場合のプログラムカウンタ値の減
   算処理を、 前記プログラムカウンタ値より所定値を減算する減算器
   と、 前記フラグの状態に応じてオン／オフされ、当該フラグ
   が基本クロック停止命令が実行されたことを示している
   場合に、前記減算器をプログラムカウンタに接続して、
   前記プログラムカウンタ値より所定数の減算を行わせる
   スイッチとを用いて実行することを特徴とする請求項３
   または請求項４記載のマイクロコンピュータ。