JPH11126217A - スキャンチェーン構築方法 - Google Patents
スキャンチェーン構築方法Info
- Publication number
- JPH11126217A JPH11126217A JP9289958A JP28995897A JPH11126217A JP H11126217 A JPH11126217 A JP H11126217A JP 9289958 A JP9289958 A JP 9289958A JP 28995897 A JP28995897 A JP 28995897A JP H11126217 A JPH11126217 A JP H11126217A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- register
- registers
- coordinates
- scan chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】スキャンレジスタどうしを直列接続する配線長
の一層の短縮化が図られたスキャンチェーン構築方法を
提供する。 【解決手段】スキャンレジスタ１＿１の出力端子の座標
とユーザ回路２の入力端子の座標との重心を求め、その
重心の座標をスキャンレジスタ１＿１の出力端子の座標
に置き換えて、巡回セールスマン問題の解法を適用し
て、スキャンレジスタ１＿１の出力端子の座標とスキャ
ンレジスタ１＿ｉの入力端子の座標とを配線４で接続す
る。
の一層の短縮化が図られたスキャンチェーン構築方法を
提供する。 【解決手段】スキャンレジスタ１＿１の出力端子の座標
とユーザ回路２の入力端子の座標との重心を求め、その
重心の座標をスキャンレジスタ１＿１の出力端子の座標
に置き換えて、巡回セールスマン問題の解法を適用し
て、スキャンレジスタ１＿１の出力端子の座標とスキャ
ンレジスタ１＿ｉの入力端子の座標とを配線４で接続す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
配置配線処理計算における、その半導体集積回路内に、
複数のスキャンレジスタを直列に接続してなるスキャン
チェーンを構築するスキャンチェーン構築方法に関す
る。
配置配線処理計算における、その半導体集積回路内に、
複数のスキャンレジスタを直列に接続してなるスキャン
チェーンを構築するスキャンチェーン構築方法に関す
る。
【０００２】
【従来の技術】従来より半導体集積回路のテスト容易化
手法の１つとしてスキャンパステスト法と呼ばれるもの
が知られている。このスキャンパステスト法は、半導体
集積回路に備えられた順序回路であるフリップフロップ
等を直列に接続してシフトレジスタ構成にすることによ
りスキャンチェーンを構築し（このスキャンチェーンを
構築するフリップフロップ等の順序回路を、以下、スキ
ャンレジスタと称する）、それらシフトレジスタ以外の
部分を組合せ回路として扱い、スキャンチェーンを制御
することにより組合せ回路のテストを行なうものであ
る。このような半導体集積回路では、スキャンレジスタ
を直列に接続するための配線は、その半導体集積回路の
レイアウト収容性に大きな影響を与えるため、より短く
引き回すことにより配線の混雑度を緩和することが必要
である。ところで、スキャンレジスタの接続順序を入れ
換えても、これらスキャンレジスタにより構成されるス
キャンチェーンのシフトレジスタとしての機能には何ら
支障がない。そこで、半導体集積回路の配置配線処理計
算において、一度構築されたスキャンチェーンに対して
スキャンレジスタを並べかえてスキャンチェーンを再構
築することにより、レイアウト収容性の改善を図るスキ
ャンチェーン構築方法が知られている。
手法の１つとしてスキャンパステスト法と呼ばれるもの
が知られている。このスキャンパステスト法は、半導体
集積回路に備えられた順序回路であるフリップフロップ
等を直列に接続してシフトレジスタ構成にすることによ
りスキャンチェーンを構築し（このスキャンチェーンを
構築するフリップフロップ等の順序回路を、以下、スキ
ャンレジスタと称する）、それらシフトレジスタ以外の
部分を組合せ回路として扱い、スキャンチェーンを制御
することにより組合せ回路のテストを行なうものであ
る。このような半導体集積回路では、スキャンレジスタ
を直列に接続するための配線は、その半導体集積回路の
レイアウト収容性に大きな影響を与えるため、より短く
引き回すことにより配線の混雑度を緩和することが必要
である。ところで、スキャンレジスタの接続順序を入れ
換えても、これらスキャンレジスタにより構成されるス
キャンチェーンのシフトレジスタとしての機能には何ら
支障がない。そこで、半導体集積回路の配置配線処理計
算において、一度構築されたスキャンチェーンに対して
スキャンレジスタを並べかえてスキャンチェーンを再構
築することにより、レイアウト収容性の改善を図るスキ
ャンチェーン構築方法が知られている。
【０００３】図４は、従来のスキャンチェーン構築方法
により再接続されるスキャンレジスタと、ユーザ回路と
を示す図である。半導体集積回路の配置配線処理計算に
おいて、先ず、スキャンレジスタ１＿１の出力端子とユ
ーザ回路２の入力端子を配線３で接続し、またスキャン
レジスタ１＿１，１＿２，…，１＿ｉどうしを図示しな
い配線で直列接続して所定のスキャンチェーンを構築す
る。尚、スキャンレジスタ１＿２，…，１＿ｉの出力端
子にもユーザ回路の入力端子が接続されているが、説明
の簡単化のために図示省略する。次に、このスキャンチ
ェーンに対して、スキャンチェーンを構成する配線長を
短くするための、以下に述べるスキャンチェーン構築方
法を適用する。このスキャンチェーン構築方法によれ
ば、先ずスキャンレジスタ１＿１，１＿２，…，１＿ｉ
の各入出力端子の座標を抽出する。次に、巡回セールス
マン問題（ＴＳＰ：Ｔｒａｖｅｌｉｎｇ Ｓａｌｅｓｍ
ａｎ Ｐｒｏｂｌｅｍ）の解法を適用して、スキャンレ
ジスタ１＿１の出力端子の座標を基準とし、この座標に
最も近い距離にあるスキャンレジスタ１＿２の入力端子
の座標を選択し、これら座標どうしを接続する。これに
よりスキャンレジスタ１＿１の出力端子とスキャンレジ
スタ１＿２の入力端子とがスキャンパス用の配線４１で
接続される。さらに、スキャンレジスタ１＿２の出力端
子の座標を基準として、この座標に最も近い距離にある
図示しないスキャンレジスタの入力端子の座標を選択
し、これら座標どうしを接続する。このようなプロセス
を順次繰り返してスキャンレジスタ１＿１，１＿２，
…，１＿ｉからなるスキャンチェーンを再構築すること
により、スキャンチェーン長の短縮化が図られる。
により再接続されるスキャンレジスタと、ユーザ回路と
を示す図である。半導体集積回路の配置配線処理計算に
おいて、先ず、スキャンレジスタ１＿１の出力端子とユ
ーザ回路２の入力端子を配線３で接続し、またスキャン
レジスタ１＿１，１＿２，…，１＿ｉどうしを図示しな
い配線で直列接続して所定のスキャンチェーンを構築す
る。尚、スキャンレジスタ１＿２，…，１＿ｉの出力端
子にもユーザ回路の入力端子が接続されているが、説明
の簡単化のために図示省略する。次に、このスキャンチ
ェーンに対して、スキャンチェーンを構成する配線長を
短くするための、以下に述べるスキャンチェーン構築方
法を適用する。このスキャンチェーン構築方法によれ
ば、先ずスキャンレジスタ１＿１，１＿２，…，１＿ｉ
の各入出力端子の座標を抽出する。次に、巡回セールス
マン問題（ＴＳＰ：Ｔｒａｖｅｌｉｎｇ Ｓａｌｅｓｍ
ａｎ Ｐｒｏｂｌｅｍ）の解法を適用して、スキャンレ
ジスタ１＿１の出力端子の座標を基準とし、この座標に
最も近い距離にあるスキャンレジスタ１＿２の入力端子
の座標を選択し、これら座標どうしを接続する。これに
よりスキャンレジスタ１＿１の出力端子とスキャンレジ
スタ１＿２の入力端子とがスキャンパス用の配線４１で
接続される。さらに、スキャンレジスタ１＿２の出力端
子の座標を基準として、この座標に最も近い距離にある
図示しないスキャンレジスタの入力端子の座標を選択
し、これら座標どうしを接続する。このようなプロセス
を順次繰り返してスキャンレジスタ１＿１，１＿２，
…，１＿ｉからなるスキャンチェーンを再構築すること
により、スキャンチェーン長の短縮化が図られる。
【０００４】
【発明が解決しようとする課題】上述のスキャンチェー
ン構築方法では、あるスキャンレジスタの端子の座標を
基準とし、その座標と最も近い距離にあるスキャンレジ
スタの端子の座標とを接続するプロセスを順次繰り返し
て、また複数のスキャンレジスタ間配線を交換すること
により複数のスキャンレジスタの接続順序を決定するも
のであるため、スキャンチェーン構築にあたり、スキャ
ンレジスタの出力端子とユーザ回路の入力端子を接続す
る配線長は考慮されておらず、従ってスキャンレジスタ
どうしを直列接続する配線長の短縮化には問題がある。
ン構築方法では、あるスキャンレジスタの端子の座標を
基準とし、その座標と最も近い距離にあるスキャンレジ
スタの端子の座標とを接続するプロセスを順次繰り返し
て、また複数のスキャンレジスタ間配線を交換すること
により複数のスキャンレジスタの接続順序を決定するも
のであるため、スキャンチェーン構築にあたり、スキャ
ンレジスタの出力端子とユーザ回路の入力端子を接続す
る配線長は考慮されておらず、従ってスキャンレジスタ
どうしを直列接続する配線長の短縮化には問題がある。
【０００５】本発明は、上記事情に鑑み、スキャンレジ
スタどうしを直列接続する配線長の一層の短縮化が図ら
れたスキャンチェーン構築方法を提供することを目的と
する。
スタどうしを直列接続する配線長の一層の短縮化が図ら
れたスキャンチェーン構築方法を提供することを目的と
する。
【０００６】
【課題を解決するための手段】上記目的を達成する本発
明のスキャンチェーン構築方法は、半導体集積回路の配
置配線処理計算における、その半導体集積回路内に、複
数のスキャンレジスタを直列に接続してなるスキャンチ
ェーンを構築するスキャンチェーン構築方法において、
そのスキャンチェーンを構成するスキャンレジスタどう
しの距離とともに、そのスキャンレジスタと、ユーザ回
路の、そのスキャンレジスタに接続される素子との間の
距離を考慮して複数のスキャンレジスタの接続順序を決
定することを特徴とする。
明のスキャンチェーン構築方法は、半導体集積回路の配
置配線処理計算における、その半導体集積回路内に、複
数のスキャンレジスタを直列に接続してなるスキャンチ
ェーンを構築するスキャンチェーン構築方法において、
そのスキャンチェーンを構成するスキャンレジスタどう
しの距離とともに、そのスキャンレジスタと、ユーザ回
路の、そのスキャンレジスタに接続される素子との間の
距離を考慮して複数のスキャンレジスタの接続順序を決
定することを特徴とする。
【０００７】従来では、スキャンチェーンの構築にあた
り、スキャンレジスタどうしの距離のみを考慮して再接
続を行なっていたが、本発明では、これらの距離ととも
に、スキャンレジスタと、ユーザ回路の、そのスキャン
レジスタに接続される素子との間の距離を考慮してスキ
ャンチェーンの再接続を行なう。従って、前段のスキャ
ンレジスタと、後段のスキャンレジスタとの間の距離が
長くても、前段のスキャンレジスタに接続されたユーザ
回路の素子と後段のスキャンレジスタとの間の距離が短
い場合、その素子に後段のスキャンレジスタを接続する
ことにより、より短い配線でスキャンチェーンを構築す
ることができる。
り、スキャンレジスタどうしの距離のみを考慮して再接
続を行なっていたが、本発明では、これらの距離ととも
に、スキャンレジスタと、ユーザ回路の、そのスキャン
レジスタに接続される素子との間の距離を考慮してスキ
ャンチェーンの再接続を行なう。従って、前段のスキャ
ンレジスタと、後段のスキャンレジスタとの間の距離が
長くても、前段のスキャンレジスタに接続されたユーザ
回路の素子と後段のスキャンレジスタとの間の距離が短
い場合、その素子に後段のスキャンレジスタを接続する
ことにより、より短い配線でスキャンチェーンを構築す
ることができる。
【０００８】ここで、上記複数のスキャンレジスタそれ
ぞれについて、そのスキャンレジスタと、そのユーザ回
路の、そのスキャンレジスタに接続される素子との重心
を求め、その重心の座標に巡回セールスマン問題の解法
を適用して複数のスキャンレジスタの接続順序を決定す
るのが好ましい。スキャンチェーンの構築にあたり、上
記のようにして重心の座標に巡回セールスマン問題の解
法を適用すると、スキャンチェーンの短縮化を効率よく
かつ容易に行なうことができる。
ぞれについて、そのスキャンレジスタと、そのユーザ回
路の、そのスキャンレジスタに接続される素子との重心
を求め、その重心の座標に巡回セールスマン問題の解法
を適用して複数のスキャンレジスタの接続順序を決定す
るのが好ましい。スキャンチェーンの構築にあたり、上
記のようにして重心の座標に巡回セールスマン問題の解
法を適用すると、スキャンチェーンの短縮化を効率よく
かつ容易に行なうことができる。
【０００９】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の一実施形態のスキャンチェ
ーン構築方法により再接続されるスキャンレジスタと、
ユーザ回路とを示す図である。半導体集積回路の配置配
線処理計算において、先ず、スキャンレジスタ１＿１の
出力端子とユーザ回路２の入力端子を配線３で接続し、
またスキャンレジスタタ１＿１，１＿２，…，１＿ｉど
うしを図示しない配線で直列接続して所定のスキャンチ
ェーンを構築する。尚、スキャンレジスタ１＿２，…，
１＿ｉの出力端子にもユーザ回路の入力端子が接続され
ているが、説明の簡単化のために図示省略する。次に、
このようなスキャンチェーンに対して、本実施形態のス
キャンチェーン構築方法が適用される。
説明する。図１は、本発明の一実施形態のスキャンチェ
ーン構築方法により再接続されるスキャンレジスタと、
ユーザ回路とを示す図である。半導体集積回路の配置配
線処理計算において、先ず、スキャンレジスタ１＿１の
出力端子とユーザ回路２の入力端子を配線３で接続し、
またスキャンレジスタタ１＿１，１＿２，…，１＿ｉど
うしを図示しない配線で直列接続して所定のスキャンチ
ェーンを構築する。尚、スキャンレジスタ１＿２，…，
１＿ｉの出力端子にもユーザ回路の入力端子が接続され
ているが、説明の簡単化のために図示省略する。次に、
このようなスキャンチェーンに対して、本実施形態のス
キャンチェーン構築方法が適用される。
【００１０】本実施形態のスキャンチェーン構築方法で
は、先ず、スキャンレジスタ１＿１，１＿２，…，１＿
ｉの各入出力端子の座標と、ユーザ回路２および図示省
略したユーザ回路の各入力端子の座標を抽出する。次
に、スキャンレジスタ１＿１の出力端子の座標とユーザ
回路２の入力端子の座標との重心を求める。同様にし
て、各スキャンレジスタ１＿２，…，１＿ｉの出力端子
の座標と、各スキャンレジスタ１＿２，…，１＿ｉに対
応する図示省略した各ユーザ回路の入力端子の座標との
重心を、それぞれ求める。次に、先ずスキャンレジスタ
１＿１の出力端子の座標とユーザ回路２の入力端子の座
標との重心の座標を、スキャンレジスタ１＿１の出力端
子の座標に置き換えた後、巡回セールスマン問題の解法
を適用する。この置き換えられた重心の座標は、スキャ
ンレジスタ１＿２の入力端子の座標よりも、スキャンレ
ジスタ１＿ｉの入力端子の座標に近い距離にあるため、
スキャンレジスタ１＿１の出力端子の座標とスキャンレ
ジスタ１＿ｉの入力端子の座標どうしを接続する。すな
わち、スキャンレジスタ１＿１の出力端子は、スキャン
レジスタ１＿１とユーザ回路２を接続するために必要な
配線３を介してスキャンレジスタ１＿ｉの入力端子に配
線４で接続されることとなる。この配線４の長さは、従
来の、スキャンレジスタ１＿１の出力端子とスキャンレ
ジスタ１＿２の入力端子とを接続する配線４１（図４参
照）よりも短くて済む。
は、先ず、スキャンレジスタ１＿１，１＿２，…，１＿
ｉの各入出力端子の座標と、ユーザ回路２および図示省
略したユーザ回路の各入力端子の座標を抽出する。次
に、スキャンレジスタ１＿１の出力端子の座標とユーザ
回路２の入力端子の座標との重心を求める。同様にし
て、各スキャンレジスタ１＿２，…，１＿ｉの出力端子
の座標と、各スキャンレジスタ１＿２，…，１＿ｉに対
応する図示省略した各ユーザ回路の入力端子の座標との
重心を、それぞれ求める。次に、先ずスキャンレジスタ
１＿１の出力端子の座標とユーザ回路２の入力端子の座
標との重心の座標を、スキャンレジスタ１＿１の出力端
子の座標に置き換えた後、巡回セールスマン問題の解法
を適用する。この置き換えられた重心の座標は、スキャ
ンレジスタ１＿２の入力端子の座標よりも、スキャンレ
ジスタ１＿ｉの入力端子の座標に近い距離にあるため、
スキャンレジスタ１＿１の出力端子の座標とスキャンレ
ジスタ１＿ｉの入力端子の座標どうしを接続する。すな
わち、スキャンレジスタ１＿１の出力端子は、スキャン
レジスタ１＿１とユーザ回路２を接続するために必要な
配線３を介してスキャンレジスタ１＿ｉの入力端子に配
線４で接続されることとなる。この配線４の長さは、従
来の、スキャンレジスタ１＿１の出力端子とスキャンレ
ジスタ１＿２の入力端子とを接続する配線４１（図４参
照）よりも短くて済む。
【００１１】図２は、複数のスキャンチェーンの再構築
を行なうためのスキャンチェーン構築方法を実行するた
めのフローチャート、図３は、図２に示すフローチャー
トにおけるデータの流れを示す図である。ここでは、ス
キャンレジスタ１，２，…，ｎを用いて複数のスキャン
チェーンの再構築を行なう場合について説明する。
を行なうためのスキャンチェーン構築方法を実行するた
めのフローチャート、図３は、図２に示すフローチャー
トにおけるデータの流れを示す図である。ここでは、ス
キャンレジスタ１，２，…，ｎを用いて複数のスキャン
チェーンの再構築を行なう場合について説明する。
【００１２】先ず、ステップＳ１において、回路をスキ
ャン化して各スキャンレジスタ１，２，…，ｎのインス
タンス名ＳＲ１，ＳＲ２，…，ＳＲｎを各パス毎に接続
順を崩さずに、図３に示すようにデータＸとして格納す
る。次にステップＳ２に進み、スキャン化された回路の
レイアウト化を行なう。これにより、再構築を行なうた
めの複数のスキャンチェーンを構成する。次にステップ
Ｓ３において、データＸの、スキャンレジスタ１，２，
…，ｎのインスタンス名ＳＲ１，ＳＲ２，…，ＳＲｎに
対応するレイアウト上の座標（ｘ１，ｙ１），（ｘ２，
ｙ２），…，（ｘｎ，ｙｎ）を抽出して接続順序を崩さ
ないようにデータＡとして格納する。次にステップＳ４
に進み、各スキャンレジスタ１，２，…，ｎのインスタ
ンス名ＳＲ１，ＳＲ２，…，ＳＲｎと、各スキャンレジ
スタ１，２，…，ｎに継がっている各ユーザ回路のイン
スタンス名（Ｕ１１，Ｕ１２），（Ｕ２１，Ｕ２２），
…，（Ｕｎ１，Ｕｎ２）を抽出してデータＢとして登録
する。
ャン化して各スキャンレジスタ１，２，…，ｎのインス
タンス名ＳＲ１，ＳＲ２，…，ＳＲｎを各パス毎に接続
順を崩さずに、図３に示すようにデータＸとして格納す
る。次にステップＳ２に進み、スキャン化された回路の
レイアウト化を行なう。これにより、再構築を行なうた
めの複数のスキャンチェーンを構成する。次にステップ
Ｓ３において、データＸの、スキャンレジスタ１，２，
…，ｎのインスタンス名ＳＲ１，ＳＲ２，…，ＳＲｎに
対応するレイアウト上の座標（ｘ１，ｙ１），（ｘ２，
ｙ２），…，（ｘｎ，ｙｎ）を抽出して接続順序を崩さ
ないようにデータＡとして格納する。次にステップＳ４
に進み、各スキャンレジスタ１，２，…，ｎのインスタ
ンス名ＳＲ１，ＳＲ２，…，ＳＲｎと、各スキャンレジ
スタ１，２，…，ｎに継がっている各ユーザ回路のイン
スタンス名（Ｕ１１，Ｕ１２），（Ｕ２１，Ｕ２２），
…，（Ｕｎ１，Ｕｎ２）を抽出してデータＢとして登録
する。
【００１３】次にステップＳ５において、データＢの、
ユーザ回路のインスタンス名（Ｕ１１，Ｕ１２），（Ｕ
２１，Ｕ２２），…，（Ｕｎ１，Ｕｎ２）に対応するレ
イアウト上の座標｛（ｘ１１，ｙ１１）（ｘ１２，ｙ１
２）｝，｛（ｘ２１，ｙ２１）（ｘ２２，ｙ２２）｝，
…，｛（ｘｎ１，ｙｎ１）（ｘｎ２，ｙｎ２）｝を抽出
してデータＢに付加する。さらにステップＳ６におい
て、データＡが表すスキャンレジスタ１，２，…，ｎに
継がっているユーザ回路のインスタンス名（Ｕ１１，Ｕ
１２），（Ｕ２１，Ｕ２２），…，（Ｕｎ１，Ｕｎ
２）、および座標｛（ｘ１１，ｙ１１）（ｘ１２，ｙ１
２）｝，｛（ｘ２１，ｙ２１）（ｘ２２，ｙ２２）｝，
…，｛（ｘｎ１，ｙｎ１）（ｘｎ２，ｙｎ２）｝をデー
タＢから検索して接続順を崩さないままデータＡに付加
する。次にステップＳ７に進む。ステップＳ７では、デ
ータＡに記述されている各スキャンレジスタ１，２，
…，ｎの座標（ｘ１，ｙ１），（ｘ２，ｙ２），…，
（ｘｎ，ｙｎ）、および各スキャンレジスタ１，２，
…，ｎにスキャンネットを介して接続されている各ユー
ザ回路のインスタンス名（Ｕ１１，Ｕ１２），（Ｕ２
１，Ｕ２２），…，（Ｕｎ１，Ｕｎ２）に対応する座標
｛（ｘ１１，ｙ１１）（ｘ１２，ｙ１２）｝，｛（ｘ２
１，ｙ２１）（ｘ２２，ｙ２２）｝，…，｛（ｘｎ１，
ｙｎ１）（ｘｎ２，ｙｎ２）｝から、各重心を計算して
データＡにさらに付け加える。
ユーザ回路のインスタンス名（Ｕ１１，Ｕ１２），（Ｕ
２１，Ｕ２２），…，（Ｕｎ１，Ｕｎ２）に対応するレ
イアウト上の座標｛（ｘ１１，ｙ１１）（ｘ１２，ｙ１
２）｝，｛（ｘ２１，ｙ２１）（ｘ２２，ｙ２２）｝，
…，｛（ｘｎ１，ｙｎ１）（ｘｎ２，ｙｎ２）｝を抽出
してデータＢに付加する。さらにステップＳ６におい
て、データＡが表すスキャンレジスタ１，２，…，ｎに
継がっているユーザ回路のインスタンス名（Ｕ１１，Ｕ
１２），（Ｕ２１，Ｕ２２），…，（Ｕｎ１，Ｕｎ
２）、および座標｛（ｘ１１，ｙ１１）（ｘ１２，ｙ１
２）｝，｛（ｘ２１，ｙ２１）（ｘ２２，ｙ２２）｝，
…，｛（ｘｎ１，ｙｎ１）（ｘｎ２，ｙｎ２）｝をデー
タＢから検索して接続順を崩さないままデータＡに付加
する。次にステップＳ７に進む。ステップＳ７では、デ
ータＡに記述されている各スキャンレジスタ１，２，
…，ｎの座標（ｘ１，ｙ１），（ｘ２，ｙ２），…，
（ｘｎ，ｙｎ）、および各スキャンレジスタ１，２，
…，ｎにスキャンネットを介して接続されている各ユー
ザ回路のインスタンス名（Ｕ１１，Ｕ１２），（Ｕ２
１，Ｕ２２），…，（Ｕｎ１，Ｕｎ２）に対応する座標
｛（ｘ１１，ｙ１１）（ｘ１２，ｙ１２）｝，｛（ｘ２
１，ｙ２１）（ｘ２２，ｙ２２）｝，…，｛（ｘｎ１，
ｙｎ１）（ｘｎ２，ｙｎ２）｝から、各重心を計算して
データＡにさらに付け加える。
【００１４】次にステップＳ８に進み、データＡの、各
スキャンレジスタ１，２，…，ｎに対応する重心の座標
に巡回セールスマン問題の解法を適用して再接続を実行
しスキャンチェーンの並べ換えを行なう。さらにステッ
プＳ９に進み、並べ換えられた各パス毎のスキャンレジ
スタのインスタンス名およびその座標を、並び換えられ
た順序の通りにデータＣとして登録する。最後に、ステ
ップＳ１０において、データＣを基にレイアウト上のス
キャンチェーンの再構成を実行して、このルーチンを終
了する。このようにして、スキャンレジスタ１，２，
…，ｎからなる複数のスキャンチェーンの再構築を行な
ってもよい。
スキャンレジスタ１，２，…，ｎに対応する重心の座標
に巡回セールスマン問題の解法を適用して再接続を実行
しスキャンチェーンの並べ換えを行なう。さらにステッ
プＳ９に進み、並べ換えられた各パス毎のスキャンレジ
スタのインスタンス名およびその座標を、並び換えられ
た順序の通りにデータＣとして登録する。最後に、ステ
ップＳ１０において、データＣを基にレイアウト上のス
キャンチェーンの再構成を実行して、このルーチンを終
了する。このようにして、スキャンレジスタ１，２，
…，ｎからなる複数のスキャンチェーンの再構築を行な
ってもよい。
【００１５】尚、本実施形態では、重心の座標に巡回セ
ールスマン問題の解法を適用して複数のスキャンレジス
タの接続順序を決定したが、スキャンレジスタどうしの
距離とともに、そのスキャンレジスタと、ユーザ回路
の、そのスキャンレジスタに接続される素子との間の距
離を考慮して複数のスキャンレジスタの接続順序を決定
するものであればよい。
ールスマン問題の解法を適用して複数のスキャンレジス
タの接続順序を決定したが、スキャンレジスタどうしの
距離とともに、そのスキャンレジスタと、ユーザ回路
の、そのスキャンレジスタに接続される素子との間の距
離を考慮して複数のスキャンレジスタの接続順序を決定
するものであればよい。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
スキャンレジスタどうしを直列接続する配線長の一層の
短縮化が図られる。従って、チップの回路面積の縮小化
が実現され、また回路の動作速度が高まる。
スキャンレジスタどうしを直列接続する配線長の一層の
短縮化が図られる。従って、チップの回路面積の縮小化
が実現され、また回路の動作速度が高まる。
【図１】本発明の一実施形態のスキャンチェーン構築方
法により再接続されるスキャンレジスタと、ユーザ回路
とを示す図である。
法により再接続されるスキャンレジスタと、ユーザ回路
とを示す図である。
【図２】複数のスキャンチェーンの再構築を行なうため
のスキャンチェーン構築方法を実行するためのフローチ
ャートである。
のスキャンチェーン構築方法を実行するためのフローチ
ャートである。
【図３】図２に示すフローチャートにおけるデータの流
れを示す図である。
れを示す図である。
【図４】従来のスキャンチェーン構築方法により再接続
されるスキャンレジスタと、ユーザ回路とを示す図であ
る。
されるスキャンレジスタと、ユーザ回路とを示す図であ
る。
１＿１，１＿２，…，１＿ｉ スキャンレジスタ ２ ユーザ回路 ３，４ 配線
Claims (2)
- 【請求項１】 半導体集積回路の配置配線処理計算にお
ける、該半導体集積回路内に、複数のスキャンレジスタ
を直列に接続してなるスキャンチェーンを構築するスキ
ャンチェーン構築方法において、 該スキャンチェーンを構成するスキャンレジスタどうし
の距離とともに、該スキャンレジスタと、ユーザ回路
の、該スキャンレジスタに接続される素子との間の距離
を考慮して複数のスキャンレジスタの接続順序を決定す
ることを特徴とするスキャンチェーン構築方法。 - 【請求項２】 前記複数のスキャンレジスタそれぞれに
ついて、該スキャンレジスタと、該ユーザ回路の、該ス
キャンレジスタに接続される素子との重心を求め、 該重心の座標に巡回セールスマン問題の解法を適用して
複数のスキャンレジスタの接続順序を決定することを特
徴とする請求項１記載のスキャンチェーン構築方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9289958A JPH11126217A (ja) | 1997-10-22 | 1997-10-22 | スキャンチェーン構築方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9289958A JPH11126217A (ja) | 1997-10-22 | 1997-10-22 | スキャンチェーン構築方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11126217A true JPH11126217A (ja) | 1999-05-11 |
Family
ID=17749942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9289958A Pending JPH11126217A (ja) | 1997-10-22 | 1997-10-22 | スキャンチェーン構築方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11126217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6907594B2 (en) | 2001-12-03 | 2005-06-14 | Fujitsu Limited | Wiring route determining apparatus, group determining apparatus, wiring route determining program storing medium and group determining program storing medium |
-
1997
- 1997-10-22 JP JP9289958A patent/JPH11126217A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6907594B2 (en) | 2001-12-03 | 2005-06-14 | Fujitsu Limited | Wiring route determining apparatus, group determining apparatus, wiring route determining program storing medium and group determining program storing medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11126217A (ja) | スキャンチェーン構築方法 | |
| JP2566061B2 (ja) | エリアデータからパスデータへの変換方法 | |
| JPH0677324A (ja) | 導体部分のレイアウトデータの変換方法及びその装置 | |
| Yen et al. | Strategies for mapping Lee's maze routing algorithm onto parallel architectures | |
| Persky et al. | Topological routing of multi-bit data buses | |
| JP2877086B2 (ja) | 回路図面生成装置及び回路図面生成方法 | |
| JP2833886B2 (ja) | 半導体集積回路の自動レイアウト手法 | |
| JP3139400B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP3781075B2 (ja) | 画像の動き推定領域分割方法及び装置 | |
| JP2773836B2 (ja) | 集積回路用レイアウト配線のネット抽出方法 | |
| JP3278600B2 (ja) | 自動レイアウト方法及びその装置 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JPH065706A (ja) | Ｌｓｉの配置配線システム | |
| JP2000172736A (ja) | 集積回路レイアウト設計装置及び集積回路レイアウト設計方法並びにその制御プログラムを記録した記録媒体 | |
| JP2827988B2 (ja) | 集積回路のレイアウト設計方法 | |
| JPH09114870A (ja) | 疑似エラー削減クロストーク検証方法及びシステム | |
| JPH0750743B2 (ja) | 配線処理方式 | |
| JP2914025B2 (ja) | Ｌｓｉの自動配置配線処理方法 | |
| JP2839574B2 (ja) | 不定値を含む論理回路の照合方式 | |
| JPH08235225A (ja) | 集積回路マスクパターンの設計方法 | |
| JPH0529459A (ja) | 端子位置決定方法 | |
| JP2957436B2 (ja) | ゲートアレイ | |
| JPH01130279A (ja) | マスクパターンの配線容量算出方法 | |
| JPH10335206A (ja) | マスクパタンデータ生成方法とその装置 | |
| JPH01197868A (ja) | 論理シミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |