JPH0750743B2 - 配線処理方式 - Google Patents
配線処理方式Info
- Publication number
- JPH0750743B2 JPH0750743B2 JP62298243A JP29824387A JPH0750743B2 JP H0750743 B2 JPH0750743 B2 JP H0750743B2 JP 62298243 A JP62298243 A JP 62298243A JP 29824387 A JP29824387 A JP 29824387A JP H0750743 B2 JPH0750743 B2 JP H0750743B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- virtual
- layers
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSIまたはPWB等の配線設計に用いられる配線処
理方式に関し、特に３層の配線層を持つ配線チャネルの
配線処理に適用して好適な配線処理方式に関する。
理方式に関し、特に３層の配線層を持つ配線チャネルの
配線処理に適用して好適な配線処理方式に関する。
従来、LSI,PWB等の配線設計に用いられる配線処理方式
では、２層を処理単位として扱うものが多く、３層以上
の配線層をもつ配線チャネルの配線処理は、２層ずつを
ペアにしてXY原則を用い、例えばはじめの２層に引ける
だけの配線を割付け、残ったら次の２層に配線を割付け
るという方式が採用されていた（参考文献；「論理装置
のCAD」，情報処理学会，昭和56年３月20日発行,p43〜p
50） 〔発明が解決しようとする問題点〕 しかし、上述した従来の層ペアの配線では、一つのペア
層に引けるだけの配線を割付けた後、ペア層を切替えて
他のペア層に配線を割付ける際、どの端子をどの端子に
接続すべきか、配線禁止部分はどの部分になるかといっ
た配線領域の条件設定を再度行なう必要があり、この条
件設定には比較的多くの時間を要することから配線処理
時間が長くかかるという欠点があった。
では、２層を処理単位として扱うものが多く、３層以上
の配線層をもつ配線チャネルの配線処理は、２層ずつを
ペアにしてXY原則を用い、例えばはじめの２層に引ける
だけの配線を割付け、残ったら次の２層に配線を割付け
るという方式が採用されていた（参考文献；「論理装置
のCAD」，情報処理学会，昭和56年３月20日発行,p43〜p
50） 〔発明が解決しようとする問題点〕 しかし、上述した従来の層ペアの配線では、一つのペア
層に引けるだけの配線を割付けた後、ペア層を切替えて
他のペア層に配線を割付ける際、どの端子をどの端子に
接続すべきか、配線禁止部分はどの部分になるかといっ
た配線領域の条件設定を再度行なう必要があり、この条
件設定には比較的多くの時間を要することから配線処理
時間が長くかかるという欠点があった。
また、２層ずつをペアにして２層を処理単位として扱う
ので、ペア層以外の層について参照することが困難であ
り、配線の張り直し等による配線の最適化が難しいとい
う欠点もあった。
ので、ペア層以外の層について参照することが困難であ
り、配線の張り直し等による配線の最適化が難しいとい
う欠点もあった。
本発明の目的は、ペア層毎の切替えに伴う配線領域の再
条件設定を不要にすると共に、ペア層以外の層について
の参照を可能とすることにより、処理速度が早く且つ配
線の最適化も容易に行ない得る配線処理方式を提供する
ことにある。
条件設定を不要にすると共に、ペア層以外の層について
の参照を可能とすることにより、処理速度が早く且つ配
線の最適化も容易に行ない得る配線処理方式を提供する
ことにある。
本発明は上記目的を達成するために、３層の配線層を持
つ配線チャネルの上下に存在する端子を、第１層，第３
層はＸ方向に、第２層はＹ方向に配線するXY原則に基づ
いて配線する配線処理方式において、第１図に示すよう
に、第１層，第３層に存在する端子を第２層に引き出し
て第２層上に仮想端子を設定し、第１層上のＸ方向トラ
ック数と第３層上のＸ方向トラック数の和分のＸ方向仮
想配線トラックを持つ仮想層を設定し、且つ、該仮想層
と第２層とを用いて２層の仮想配線チャネルを設定する
仮想配線チャネル設定手段１と、前記仮想配線チャネル
内でXY原則に基づいた２層配線を行なう２層配線手段２
と、この２層配線手段２による仮想配線チャネル内での
２層配線を３層配線に変換する変換手段３とを有してい
る。
つ配線チャネルの上下に存在する端子を、第１層，第３
層はＸ方向に、第２層はＹ方向に配線するXY原則に基づ
いて配線する配線処理方式において、第１図に示すよう
に、第１層，第３層に存在する端子を第２層に引き出し
て第２層上に仮想端子を設定し、第１層上のＸ方向トラ
ック数と第３層上のＸ方向トラック数の和分のＸ方向仮
想配線トラックを持つ仮想層を設定し、且つ、該仮想層
と第２層とを用いて２層の仮想配線チャネルを設定する
仮想配線チャネル設定手段１と、前記仮想配線チャネル
内でXY原則に基づいた２層配線を行なう２層配線手段２
と、この２層配線手段２による仮想配線チャネル内での
２層配線を３層配線に変換する変換手段３とを有してい
る。
仮想配線チャネル設定手段１により、第１層，第３層に
存在する端子を第２層に引き出し第２層上に仮想端子を
設定すると共に、第１層上のＸ方向トラック数と第３層
上のＸ方向トラック数の和分のＸ方向仮想配線トラック
を持つ仮想層を設定し、且つ、該仮想層と第２層とを用
いることで２層の仮想配線チャネルを設定する。このよ
うに、３層の配線チャネルを２層の仮想配線チャネルに
変換することによって、層ペア毎の切替え無くして再条
件設定を不要とし、またペア層以外の層についての参照
を可能としている。２層配線手段２は、仮想配線チャネ
ル内でXY原則に基づいた２層配線を行ない、変換手段３
は、例えば仮想配線チャネル内のＸ方向仮想配線トラッ
クを第１層分と第３層分に振り分け、その振り分けた層
に応じて２層配線手段の配線結果における仮想層と第２
層との間のスルーホールを第１層と第２層との間のスル
ーホール，第２層と第３層との間のスルーホールに変換
すると共に前記仮想端子を取り除き、且つ配線チャネル
内の配線と引き出し配線を併合することにより、２層配
線を３層配線に変換する。
存在する端子を第２層に引き出し第２層上に仮想端子を
設定すると共に、第１層上のＸ方向トラック数と第３層
上のＸ方向トラック数の和分のＸ方向仮想配線トラック
を持つ仮想層を設定し、且つ、該仮想層と第２層とを用
いることで２層の仮想配線チャネルを設定する。このよ
うに、３層の配線チャネルを２層の仮想配線チャネルに
変換することによって、層ペア毎の切替え無くして再条
件設定を不要とし、またペア層以外の層についての参照
を可能としている。２層配線手段２は、仮想配線チャネ
ル内でXY原則に基づいた２層配線を行ない、変換手段３
は、例えば仮想配線チャネル内のＸ方向仮想配線トラッ
クを第１層分と第３層分に振り分け、その振り分けた層
に応じて２層配線手段の配線結果における仮想層と第２
層との間のスルーホールを第１層と第２層との間のスル
ーホール，第２層と第３層との間のスルーホールに変換
すると共に前記仮想端子を取り除き、且つ配線チャネル
内の配線と引き出し配線を併合することにより、２層配
線を３層配線に変換する。
次に本発明の実施例について図面を参照して説明する。
第２図は本発明の実施例のハードウェア構成例を示すブ
ロック図であり、プロセッサ等の処理装置10と、主記憶
装置等のメモリ11と、磁気ディスク装置等の補助記憶装
置12と、CRT等の表示装置13と、キーボード等の入力装
置14と、プリンタ等の出力装置15とで構成されている。
配線対象となるLSI,PWB等の設計情報は例えば補助記憶
装置12に記憶されており、入力装置14からの操作により
配線処理の指示が出されることにより、処理装置10は設
計情報をメモリ11に展開し、例えば第３図に示す処理を
含む配線処理を実行する。そして、配線結果を表示装置
13或いは出力装置15に出力する。
ロック図であり、プロセッサ等の処理装置10と、主記憶
装置等のメモリ11と、磁気ディスク装置等の補助記憶装
置12と、CRT等の表示装置13と、キーボード等の入力装
置14と、プリンタ等の出力装置15とで構成されている。
配線対象となるLSI,PWB等の設計情報は例えば補助記憶
装置12に記憶されており、入力装置14からの操作により
配線処理の指示が出されることにより、処理装置10は設
計情報をメモリ11に展開し、例えば第３図に示す処理を
含む配線処理を実行する。そして、配線結果を表示装置
13或いは出力装置15に出力する。
第３図は一つの配線チャネルについての配線処理の手順
例を示している。本実施例で配線処理しようとする配線
チャネルは、３層の配線層を持つ配線チャネルであり、
チャネルの上下に存在する端子を、第１層，第３層はＸ
方向に、第２層はＹ方向に配線するというXY原則に基づ
いて配線する。各ステップでは次の処理が行なわれる。
例を示している。本実施例で配線処理しようとする配線
チャネルは、３層の配線層を持つ配線チャネルであり、
チャネルの上下に存在する端子を、第１層，第３層はＸ
方向に、第２層はＹ方向に配線するというXY原則に基づ
いて配線する。各ステップでは次の処理が行なわれる。
・ステップS1 配線チャネルを構成する第１層，第３層に存在する配線
すべき端子を第２層に引き出し、第２層上に仮想端子
（仮想端子位置）を設定する。
すべき端子を第２層に引き出し、第２層上に仮想端子
（仮想端子位置）を設定する。
・ステップS2 配線チャネル内の第１層上のＸ方向トラック数と第３層
上のＸ方向トラック数の和分に等しい数のＸ方向トラッ
ク（Ｘ方向仮想配線トラック）をもつ仮想的な層（仮想
層）を設定する。
上のＸ方向トラック数の和分に等しい数のＸ方向トラッ
ク（Ｘ方向仮想配線トラック）をもつ仮想的な層（仮想
層）を設定する。
・ステップS3 ステップS2で得られた仮想層と第２層を用いて２層の仮
想配線チャネルを設定する。
想配線チャネルを設定する。
・ステップS4 仮想配線チャネル内でXY原則に基づいた２層配線を行な
う。
う。
・ステップS5 仮想配線チャネル内のＸ方向仮想配線トラックを第１層
分と第３層分に振り分ける。
分と第３層分に振り分ける。
・ステップS6 配線結果における仮想層と第２層との間のスルーホール
を、ステップS5で振り分けたトラックの層に応じて、第
１層と第２層との間のスルーホールおよび第２層と第３
層との間のスルーホールに変換する。
を、ステップS5で振り分けたトラックの層に応じて、第
１層と第２層との間のスルーホールおよび第２層と第３
層との間のスルーホールに変換する。
・ステップS7 仮想端子を取り除き、配線チャネル内の配線と引き出し
配線を併合して処理を終了する。
配線を併合して処理を終了する。
次に、第４図に示すような３層の配線層を有する配線チ
ャネル内で、第１層端子（第１層に存在する端子）BT1
−１と第２層端子（第２層に存在する端子）BT2−３、
第３層端子（第３層に存在する端子）BT3−１と第２層
端子BT2−２、第２層端子BT2−１と第３層端子BT3−２
をそれぞれ配線する端子ペアとした場合を例にして、本
実施例の動作をより具体的に説明する。なお、第４図に
おいてBR1−１〜BR1−６は第１層Ｘ方向トラック、BR2
−１〜BR2−７は第２層Ｙ方向トラック、BR3−１〜BR3
−４は第３層Ｘ方向トラックである。
ャネル内で、第１層端子（第１層に存在する端子）BT1
−１と第２層端子（第２層に存在する端子）BT2−３、
第３層端子（第３層に存在する端子）BT3−１と第２層
端子BT2−２、第２層端子BT2−１と第３層端子BT3−２
をそれぞれ配線する端子ペアとした場合を例にして、本
実施例の動作をより具体的に説明する。なお、第４図に
おいてBR1−１〜BR1−６は第１層Ｘ方向トラック、BR2
−１〜BR2−７は第２層Ｙ方向トラック、BR3−１〜BR3
−４は第３層Ｘ方向トラックである。
先ず、第３図のステップS1の実行により、第４図の第１
層端子BT1−１が第５図に示すスルーホールBH12−１で
構成される引き出し配線により、また第３層端子BT3−
1,第３層端子BT3−２が第５図に示す引き出しパターンR
2,R3及びスルーホールBH23−1,BH23−２で構成される引
き出し配線により、それぞれ第２層上の仮想端子VT1,VT
2,VT3に引き出される。なお、仮想端子VT1〜VT3は配線
チャネルの境界線上に位置する。
層端子BT1−１が第５図に示すスルーホールBH12−１で
構成される引き出し配線により、また第３層端子BT3−
1,第３層端子BT3−２が第５図に示す引き出しパターンR
2,R3及びスルーホールBH23−1,BH23−２で構成される引
き出し配線により、それぞれ第２層上の仮想端子VT1,VT
2,VT3に引き出される。なお、仮想端子VT1〜VT3は配線
チャネルの境界線上に位置する。
次に、ステップS2及びステップS3が実行され、配線チャ
ネルの第１層のＸ方向トラック数が６（BR1−１〜BR1−
６分），第３層上のＸ方向トラック数が２（BR3−2,BR3
−３分）なので、第６図に示すような８本のＸ方向仮想
配線トラックVR1〜VR8をもつ仮想層が設定され、この仮
想層と第２層を用いた仮想配線チャネルが設定される。
ネルの第１層のＸ方向トラック数が６（BR1−１〜BR1−
６分），第３層上のＸ方向トラック数が２（BR3−2,BR3
−３分）なので、第６図に示すような８本のＸ方向仮想
配線トラックVR1〜VR8をもつ仮想層が設定され、この仮
想層と第２層を用いた仮想配線チャネルが設定される。
次に、ステップS4が実行されることにより、仮想配線チ
ャネル内で第２層仮想端子VT1と第２層端子BT2−３、第
２層仮想端子VT2と第２層端子BT2−２、第２層端子BT2
−１と第２層仮想端子VT3のそれぞれについてのXY規則
に基づいた２層配線が行なわれ、例えば第７図に示すよ
うな配線経路P1′（第２層仮想端子VT1→仮想層と第２
層との間のスルーホールVH1→仮想層と第２層との間の
スルーホールVH2→第２層端子BT2−３の経路）と、配線
経路P2′（第２層仮想端子VT2→仮想層と第２層との間
のスルーホールVH6→仮想層と第２層との間のスルーホ
ールVH5→第２層端子BT2−２の経路）と、配線経路３′
（第２層端子BT2−１→仮想層と第２層との間のスルー
ホールVH3→仮想層と第２層との間のスルーホールVH4→
第２層仮想端子VT3の経路）が生成される。
ャネル内で第２層仮想端子VT1と第２層端子BT2−３、第
２層仮想端子VT2と第２層端子BT2−２、第２層端子BT2
−１と第２層仮想端子VT3のそれぞれについてのXY規則
に基づいた２層配線が行なわれ、例えば第７図に示すよ
うな配線経路P1′（第２層仮想端子VT1→仮想層と第２
層との間のスルーホールVH1→仮想層と第２層との間の
スルーホールVH2→第２層端子BT2−３の経路）と、配線
経路P2′（第２層仮想端子VT2→仮想層と第２層との間
のスルーホールVH6→仮想層と第２層との間のスルーホ
ールVH5→第２層端子BT2−２の経路）と、配線経路３′
（第２層端子BT2−１→仮想層と第２層との間のスルー
ホールVH3→仮想層と第２層との間のスルーホールVH4→
第２層仮想端子VT3の経路）が生成される。
次に、ステップS5が実行されることにより、第８図に示
すようにＸ方向仮想配線トラックVR1〜VR8が第１層分と
第３層分に振り分けられ、ステップS6が実行されること
により、仮想層と第２層との間のスルーホールVH1〜VH6
のうちスルーホールVH1,VH2,VH3,VH4が第２層と第３層
との間のスルーホールBH23−3,BH23−4,BH23−6,BH23−
５に変換され、スルーホールVH5,VH6が第１層と第２層
との間のスルーホールBH12−2,BH12−３に変換される。
そして、ステップS7の実行により、第２層仮想端子VT1
〜VT3が取り除かれ、チャネル内の配線と引き出し配線
を併合して目的とする３層の配線経路P1〜P3を得る。
すようにＸ方向仮想配線トラックVR1〜VR8が第１層分と
第３層分に振り分けられ、ステップS6が実行されること
により、仮想層と第２層との間のスルーホールVH1〜VH6
のうちスルーホールVH1,VH2,VH3,VH4が第２層と第３層
との間のスルーホールBH23−3,BH23−4,BH23−6,BH23−
５に変換され、スルーホールVH5,VH6が第１層と第２層
との間のスルーホールBH12−2,BH12−３に変換される。
そして、ステップS7の実行により、第２層仮想端子VT1
〜VT3が取り除かれ、チャネル内の配線と引き出し配線
を併合して目的とする３層の配線経路P1〜P3を得る。
以上説明したように、本発明は、３層の配線チャネルを
２層の仮想配線チャネルに変換して配線処理を行なうも
のであり、層ペア毎の切替えが不要となるので従来要し
た再条件設定処理時間を省くことができ、仮想配線チャ
ネルの設定，仮想配線チャネル内での２層配線の３層配
線への変換処理は比較的短時間で済むので、３層配線を
高速に行なうことができる効果がある。従って、今後の
配線の多層化に伴う処理時間の増大を抑えることが可能
となる。
２層の仮想配線チャネルに変換して配線処理を行なうも
のであり、層ペア毎の切替えが不要となるので従来要し
た再条件設定処理時間を省くことができ、仮想配線チャ
ネルの設定，仮想配線チャネル内での２層配線の３層配
線への変換処理は比較的短時間で済むので、３層配線を
高速に行なうことができる効果がある。従って、今後の
配線の多層化に伴う処理時間の増大を抑えることが可能
となる。
また、ペア層以外の層についての参照が可能となるの
で、配線の最適化を容易に行なうことができる効果があ
る。
で、配線の最適化を容易に行なうことができる効果があ
る。
第１図は本発明の構成図、 第２図は本発明を実施する装置のハードウェア構成例を
示すブロック図、 第３図は本発明の実施例の処理手順を示す流れ図、 第４図乃至第８図は実施例の動作説明図てある。 図において、 １……仮想配線チャネル設定手段 ２……２層配線手段 ３……変換手段
示すブロック図、 第３図は本発明の実施例の処理手順を示す流れ図、 第４図乃至第８図は実施例の動作説明図てある。 図において、 １……仮想配線チャネル設定手段 ２……２層配線手段 ３……変換手段
Claims (1)
- 【請求項１】３層の配線層を持つ配線チャネルの上下に
存在する端子を、第１層，第３層はＸ方向に、第２層は
Ｙ方向に配線するXY原則に基づいて配線する配線処理方
式において、 第１層，第３層に存在する端子を第２層に引き出して第
２層上に仮想端子を設定し、第１層上のＸ方向トラック
数と第３層上のＸ方向トラック数の和分のＸ方向仮想配
線トラックを持つ仮想層を設定し、且つ、該仮想層と第
２層とを用いて２層の仮想配線チャネルを設定する仮想
配線チャネル設定手段と、 前記仮想配線チャネル内でXY原則に基づいた２層配線を
行なう２層配線手段と、 該２層配線手段による仮想配線チャネル内での２層配線
を３層配線に変換する変換手段とを具備したことを特徴
とする配線処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298243A JPH0750743B2 (ja) | 1987-11-26 | 1987-11-26 | 配線処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298243A JPH0750743B2 (ja) | 1987-11-26 | 1987-11-26 | 配線処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01138731A JPH01138731A (ja) | 1989-05-31 |
| JPH0750743B2 true JPH0750743B2 (ja) | 1995-05-31 |
Family
ID=17857088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62298243A Expired - Lifetime JPH0750743B2 (ja) | 1987-11-26 | 1987-11-26 | 配線処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750743B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2656840B2 (ja) * | 1989-12-22 | 1997-09-24 | 松下電器産業株式会社 | チャネル配線装置 |
-
1987
- 1987-11-26 JP JP62298243A patent/JPH0750743B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01138731A (ja) | 1989-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0197646B1 (en) | Cmos circuit design automation system | |
| JPH0750743B2 (ja) | 配線処理方式 | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| JPH10307855A (ja) | プリント配線板の配線方法 | |
| JPH10173058A (ja) | 配置配線方法 | |
| JPH0812884B2 (ja) | 配線処理方式 | |
| JP3180968B2 (ja) | Ｉｃ内配線方法 | |
| JPH03165052A (ja) | 配線処理方式 | |
| JPS62139342A (ja) | Ｌｓｉ設計方法 | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JPS63181348A (ja) | Ｌｓｉのレイアウト設計装置 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JP2536119B2 (ja) | 配線処理方式 | |
| JPH01286441A (ja) | アナログｉｃのレイアウト設計方式 | |
| JPH05109892A (ja) | 集積回路の配線設計方法 | |
| JPH05197777A (ja) | 遅延シミュレーション方式 | |
| JPH0454676A (ja) | Ｌｓｉ機能セルのレイアウト方法及び装置 | |
| JPH0212857A (ja) | 半導体集積回路の配線方法 | |
| JPH0289343A (ja) | 半導体集積回路の配線設計方法 | |
| JPH1197541A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 | |
| JPH07193512A (ja) | データ分配方法 | |
| JP2000172736A (ja) | 集積回路レイアウト設計装置及び集積回路レイアウト設計方法並びにその制御プログラムを記録した記録媒体 | |
| JP2002217302A (ja) | 半導体装置のレイアウト方法及び半導体装置のレイアウトプログラムを記録した記録媒体 | |
| JPH0520789B2 (ja) | ||
| JPS63239963A (ja) | 配線径路決定方法 |