JPH0812884B2 - 配線処理方式 - Google Patents
配線処理方式Info
- Publication number
- JPH0812884B2 JPH0812884B2 JP62298244A JP29824487A JPH0812884B2 JP H0812884 B2 JPH0812884 B2 JP H0812884B2 JP 62298244 A JP62298244 A JP 62298244A JP 29824487 A JP29824487 A JP 29824487A JP H0812884 B2 JPH0812884 B2 JP H0812884B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- virtual
- track
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSIまたはPWB等の配線設計に用いられる配線
処理方式に関し、特に３層の配線層を持つ配線チャネル
の配線処理に適用して好適な配線処理方式に関する。
処理方式に関し、特に３層の配線層を持つ配線チャネル
の配線処理に適用して好適な配線処理方式に関する。
従来、LSI,PWB等の配線設計に用いられる配線処理方
式では、２層を処理単位として扱うものが多く、３層以
上の配線層をもつ配線チャネルの配線処理は、２層ずつ
をペアにし、一つのペア層に例えば引けるだけの配線を
割付け、残ったら次のペア層に配線を割付けるといった
方式が採用されていた（参考文献；「論理装置のCA
D」，情報処理学会，昭和56年３月20日発行,p43〜p50） 〔発明が解決しようとする問題点〕 しかし、一般に配線処理を起動するためには、オペレ
ータはどの端子をどの端子に接続すべきか、配線禁止部
分はどの部分になるのかといった配線領域の条件設定を
行なう必要があるため、上述したように２層ずつをペア
として２段階に分けて配線する場合、オペレータは、最
初のペア層の配線処理のための条件設定を行なった後に
配線処理を起動し、その配線処理が終了したらその結果
に基づいて次のペア層の配線処理のための条件設定を再
度行なって配線処理を起動する必要があり、２度の条件
設定が必要になることからオペレータの負担が増加し、
また途中でオペレータの介在が必要となるために最終的
な配線結果が得られるまでの時間が遅延しがちであると
いう問題点がある。
式では、２層を処理単位として扱うものが多く、３層以
上の配線層をもつ配線チャネルの配線処理は、２層ずつ
をペアにし、一つのペア層に例えば引けるだけの配線を
割付け、残ったら次のペア層に配線を割付けるといった
方式が採用されていた（参考文献；「論理装置のCA
D」，情報処理学会，昭和56年３月20日発行,p43〜p50） 〔発明が解決しようとする問題点〕 しかし、一般に配線処理を起動するためには、オペレ
ータはどの端子をどの端子に接続すべきか、配線禁止部
分はどの部分になるのかといった配線領域の条件設定を
行なう必要があるため、上述したように２層ずつをペア
として２段階に分けて配線する場合、オペレータは、最
初のペア層の配線処理のための条件設定を行なった後に
配線処理を起動し、その配線処理が終了したらその結果
に基づいて次のペア層の配線処理のための条件設定を再
度行なって配線処理を起動する必要があり、２度の条件
設定が必要になることからオペレータの負担が増加し、
また途中でオペレータの介在が必要となるために最終的
な配線結果が得られるまでの時間が遅延しがちであると
いう問題点がある。
本発明の目的は、ペア層毎の切替えに伴うオペレータ
の配線領域の再条件設定を不要にすることにより、一度
の起動で３層の配線層を持つ配線チャネルの配線処理を
行なわせるようにすることにある。
の配線領域の再条件設定を不要にすることにより、一度
の起動で３層の配線層を持つ配線チャネルの配線処理を
行なわせるようにすることにある。
本発明は上記目的を達成するために、３層の配線層を
持つ配線チャネルの上下に存在する端子を、第１層，第
２層および第３層ともＸ方向およびＹ方向の配線を許容
して配線する配線処理方式において、第１図に示すよう
に、第１層，第３層に存在する端子を第２層に引き出し
第２層上に仮想端子を設定し、第１層上のＸ方向トラッ
ク数と第３層上のＸ方向トラック数の和分のＸ方向仮想
配線トラック及び第１層上のＹ方向トラックと第３層上
のＹ方向トラックとに共通するＹ方向仮想配線トラック
を持つ仮想層を設定し、且つ、該仮想層と第２層とを用
いて２層の仮想配線チャネルを設定する仮想配線チャネ
ル設定手段１と、前記仮想配線チャネルのＸ方向仮想配
線トラックのうち第１層に対応するＸ方向仮想配線トラ
ックを配線禁止とする第１の配線禁止手段２と、前記仮
想配線チャネルのＸ方向仮想配線トラックのうち第３層
に対応するＸ方向仮想配線トラックを配線禁止とする第
２の配線禁止手段３と、前記第１の配線禁止手段，第２
の配線禁止手段の一方を働かせて前記仮想配線チャネル
内で２層配線を行ない、次に前記一方の配線禁止手段に
よる配線禁止を解除し他方の配線禁止手段を働かせて前
記仮想配線チャネル内で２層配線を行なう２層配線手段
４と、この２層配線手段４による仮想配線チャネル内で
の２層配線を３層配線に変換する変換手段５とを有す
る。
持つ配線チャネルの上下に存在する端子を、第１層，第
２層および第３層ともＸ方向およびＹ方向の配線を許容
して配線する配線処理方式において、第１図に示すよう
に、第１層，第３層に存在する端子を第２層に引き出し
第２層上に仮想端子を設定し、第１層上のＸ方向トラッ
ク数と第３層上のＸ方向トラック数の和分のＸ方向仮想
配線トラック及び第１層上のＹ方向トラックと第３層上
のＹ方向トラックとに共通するＹ方向仮想配線トラック
を持つ仮想層を設定し、且つ、該仮想層と第２層とを用
いて２層の仮想配線チャネルを設定する仮想配線チャネ
ル設定手段１と、前記仮想配線チャネルのＸ方向仮想配
線トラックのうち第１層に対応するＸ方向仮想配線トラ
ックを配線禁止とする第１の配線禁止手段２と、前記仮
想配線チャネルのＸ方向仮想配線トラックのうち第３層
に対応するＸ方向仮想配線トラックを配線禁止とする第
２の配線禁止手段３と、前記第１の配線禁止手段，第２
の配線禁止手段の一方を働かせて前記仮想配線チャネル
内で２層配線を行ない、次に前記一方の配線禁止手段に
よる配線禁止を解除し他方の配線禁止手段を働かせて前
記仮想配線チャネル内で２層配線を行なう２層配線手段
４と、この２層配線手段４による仮想配線チャネル内で
の２層配線を３層配線に変換する変換手段５とを有す
る。
仮想配線チャネル設定手段１により、第１層，第３層
に存在する端子を第２層に引き出し第２層上に仮想端子
を設定し、第１層上のＸ方向トラック数と第３層上のＸ
方向トラック数の和分のＸ方向仮想配線トラック及び第
１層上のＹ方向トラックと第３層上のＹ方向トラックに
対応するＹ方向仮想配線トラックを持つ仮想層を設定
し、且つ、該仮想層と第２層とを用いて２層の仮想配線
チャネルを設定する。このように、３層の配線チャネル
を２層の仮想配線チャネルに変換することによって、層
ペア毎の切替を無くし再条件設定を不要としている。２
層配線手段４は、二つの配線禁止手段のうち例えば第１
の配線禁止手段２のみを働かせて仮想配線チャネルのＸ
方向仮想配線トラックのうち第１層に対応するＸ方向仮
想配線トラックを配線禁止として仮想配線チャネル内で
２層配線を行ない、次に第１の配線禁止手段２による配
線禁止を解除し第２の配線禁止手段３を働かせて仮想配
線チャネルのＸ方向仮想配線トラックのうち第３層に対
応するＸ方向仮想配線トラックを配線禁止として仮想配
線チャネル内で２層配線を行なう。そして、変換手段５
は、例えば仮想配線チャネル内の仮想配線トラックを第
１層分と第３層分に振り分け、その振り分けた層に応じ
て２層配線手段４の配線結果における仮想層と第２層と
の間のスルーホールを第１層と第２層との間のスルーホ
ール，第２層と第３層との間のスルーホールに変換する
と共に前記仮想端子を取り除き、且つ配線チャネル内の
配線と引き出し配線を併合することにより、２層配線を
３層配線に変換する。
に存在する端子を第２層に引き出し第２層上に仮想端子
を設定し、第１層上のＸ方向トラック数と第３層上のＸ
方向トラック数の和分のＸ方向仮想配線トラック及び第
１層上のＹ方向トラックと第３層上のＹ方向トラックに
対応するＹ方向仮想配線トラックを持つ仮想層を設定
し、且つ、該仮想層と第２層とを用いて２層の仮想配線
チャネルを設定する。このように、３層の配線チャネル
を２層の仮想配線チャネルに変換することによって、層
ペア毎の切替を無くし再条件設定を不要としている。２
層配線手段４は、二つの配線禁止手段のうち例えば第１
の配線禁止手段２のみを働かせて仮想配線チャネルのＸ
方向仮想配線トラックのうち第１層に対応するＸ方向仮
想配線トラックを配線禁止として仮想配線チャネル内で
２層配線を行ない、次に第１の配線禁止手段２による配
線禁止を解除し第２の配線禁止手段３を働かせて仮想配
線チャネルのＸ方向仮想配線トラックのうち第３層に対
応するＸ方向仮想配線トラックを配線禁止として仮想配
線チャネル内で２層配線を行なう。そして、変換手段５
は、例えば仮想配線チャネル内の仮想配線トラックを第
１層分と第３層分に振り分け、その振り分けた層に応じ
て２層配線手段４の配線結果における仮想層と第２層と
の間のスルーホールを第１層と第２層との間のスルーホ
ール，第２層と第３層との間のスルーホールに変換する
と共に前記仮想端子を取り除き、且つ配線チャネル内の
配線と引き出し配線を併合することにより、２層配線を
３層配線に変換する。
次に本発明の実施例について図面を参照して説明す
る。
る。
第２図は本発明の実施例のハードウェア構成例を示す
ブロック図であり、プロセッサ等の処理装置10と、主記
憶装置等のメモリ11と、磁気ディスク装置等の補助記憶
装置12と、CRT等の表示装置13と、キーボード等の入力
装置14と、プリンタ等の出力装置15とで構成されてい
る。配線対象となるLSI,PWB等の設計情報は例えば補助
記憶装置12に記憶されており、入力装置14からの操作に
より配線処理の指示が出されることにより、処理装置10
は設計情報をメモリ11に展開し、例えば第３図に示す処
理を含む配線処理を実行する。そして、配線結果を表示
装置13或いは出力装置15に出力する。
ブロック図であり、プロセッサ等の処理装置10と、主記
憶装置等のメモリ11と、磁気ディスク装置等の補助記憶
装置12と、CRT等の表示装置13と、キーボード等の入力
装置14と、プリンタ等の出力装置15とで構成されてい
る。配線対象となるLSI,PWB等の設計情報は例えば補助
記憶装置12に記憶されており、入力装置14からの操作に
より配線処理の指示が出されることにより、処理装置10
は設計情報をメモリ11に展開し、例えば第３図に示す処
理を含む配線処理を実行する。そして、配線結果を表示
装置13或いは出力装置15に出力する。
第３図は一つの配線チャネルについての配線処理の手
順例を示している。本実施例で配線処理しようとする配
線チャネルは、３層の配線層を持つ配線チャネルであ
り、チャネルの上下に存在する端子を、第１層，第２層
および第３層ともＸ方向およびＹ方向の配線を許容して
配線する。各ステップでは次の処理が行なわれる。
順例を示している。本実施例で配線処理しようとする配
線チャネルは、３層の配線層を持つ配線チャネルであ
り、チャネルの上下に存在する端子を、第１層，第２層
および第３層ともＸ方向およびＹ方向の配線を許容して
配線する。各ステップでは次の処理が行なわれる。
・ステップS1 配線チャネルを構成する第１層，第３層に存在する配
線すべき端子を第２層に引き出し、第２層上に仮想端子
（仮想端子位置）を設定する。
線すべき端子を第２層に引き出し、第２層上に仮想端子
（仮想端子位置）を設定する。
・ステップS2 配線チャネル内の第１層上のＸ方向トラック数と第３
層上のＸ方向トラック数の和分に等しい数のＸ方向トラ
ック（Ｘ方向仮想配線トラック）及び第１層上のＹ方向
トラックと第３層上のＹ方向トラックに対応するＹ方向
仮想配線トラックを持つ仮想的な層（仮想層）を設定す
る。
層上のＸ方向トラック数の和分に等しい数のＸ方向トラ
ック（Ｘ方向仮想配線トラック）及び第１層上のＹ方向
トラックと第３層上のＹ方向トラックに対応するＹ方向
仮想配線トラックを持つ仮想的な層（仮想層）を設定す
る。
・ステップS3 ステップS2で得られた仮想層と第２層を用いて２層の
仮想配線チャネルを設定する。
仮想配線チャネルを設定する。
・ステップS4 ステップS3で得られた仮想配線チャネルの仮想層上に
おけるＸ方向仮想配線トラックのうち、第１層に対応す
るＸ方向仮想配線トラックを配線禁止とする。
おけるＸ方向仮想配線トラックのうち、第１層に対応す
るＸ方向仮想配線トラックを配線禁止とする。
・ステップS5 仮想配線チャネル内で２層配線を行なう。
・ステップS6 ステップS4でセットした配線禁止を解除する。
・ステップS7 ステップS3で得られた仮想配線チャネルの仮想層上に
おけるＸ方向仮想配線トラックのうち、第３層に対応す
るＸ方向仮想配線トラックを配線禁止とする。
おけるＸ方向仮想配線トラックのうち、第３層に対応す
るＸ方向仮想配線トラックを配線禁止とする。
・ステップS8 仮想配線チャネル内で２層配線を行なう。
・ステップS9 ステップS7でセットした配線禁止を解除する。
・ステップS10 仮想配線チャネル内のＸ方向仮想配線トラックを第１
層分と第３層分に振り分ける。
層分と第３層分に振り分ける。
・ステップS11 配線結果における仮想層と第２層との間のスルーホー
ルを、ステップS10で振り分けたトラックの層に応じ
て、第１層と第２層との間のスルーホールおよび第２層
と第３層との間のスルーホールに変換する。
ルを、ステップS10で振り分けたトラックの層に応じ
て、第１層と第２層との間のスルーホールおよび第２層
と第３層との間のスルーホールに変換する。
・ステップS12 仮想端子を取り除き、配線チャネル内の配線と引き出
し配線を併合して処理を終了する。
し配線を併合して処理を終了する。
次に第４図の平面図に示すような３層の配線層を有す
る配線チャネル内で、第１層端子（第１層に存在する端
子）BT1−１と第２層端子（第２層に存在する端子）BT2
−３、第３層端子（第３層に存在する端子）BT3−１と
第２層端子BT2−２、第２層端子BT2−１と第３層端子BT
3−２をそれぞれ配線する端子ペアとした場合を例にし
て、本実施例の動作をより具体的に説明する。なお、第
４図においてBR1−X1〜BR1−X6は第１層Ｘ方向トラッ
ク、BR1−Y1〜BR1−Y7は第１層Ｙ方向トラック、BR2−X
1〜BR2〜X10は第２層Ｘ方向トラック、BR2−Y1〜BR2−Y
7は第２層Ｙ方向トラック、BR3−X1〜BR3−X4は第３層
Ｘ方向トラック、BR3−Y1〜BR3−Y7は第３層Ｙ方向トラ
ックであり、第１乃至第３層のＹ方向トラック，第２層
Ｘ方向トラックと第１層Ｘ方向トラック或いは第３層Ｘ
方向トラックは同一ライン上に位置する為、第４図の平
面図では重なっている。なお、第１層，第３層の主方向
はＸ方向，副方向はＹ方向であり、第２層の主方向はＹ
方向，副方向はＸ方向である。
る配線チャネル内で、第１層端子（第１層に存在する端
子）BT1−１と第２層端子（第２層に存在する端子）BT2
−３、第３層端子（第３層に存在する端子）BT3−１と
第２層端子BT2−２、第２層端子BT2−１と第３層端子BT
3−２をそれぞれ配線する端子ペアとした場合を例にし
て、本実施例の動作をより具体的に説明する。なお、第
４図においてBR1−X1〜BR1−X6は第１層Ｘ方向トラッ
ク、BR1−Y1〜BR1−Y7は第１層Ｙ方向トラック、BR2−X
1〜BR2〜X10は第２層Ｘ方向トラック、BR2−Y1〜BR2−Y
7は第２層Ｙ方向トラック、BR3−X1〜BR3−X4は第３層
Ｘ方向トラック、BR3−Y1〜BR3−Y7は第３層Ｙ方向トラ
ックであり、第１乃至第３層のＹ方向トラック，第２層
Ｘ方向トラックと第１層Ｘ方向トラック或いは第３層Ｘ
方向トラックは同一ライン上に位置する為、第４図の平
面図では重なっている。なお、第１層，第３層の主方向
はＸ方向，副方向はＹ方向であり、第２層の主方向はＹ
方向，副方向はＸ方向である。
先ず、第３図のステップS1の実行により、第４図の第
１層端子BT1−１が第５図に示すスルーホールBH12−１
で構成される引き出し配線により、また第３層端子BT3
−1,第３層端子BT3−２が第５図に示す引き出しパター
ンR2,R3及びスルーホールBH23−1,BH23−２で構成され
る引き出し配線により、それぞれ第２層上の仮想端子VT
1,VT2,VT3に第５図の如く引き出される。なお、仮想端
子VT1〜VT3は配線チャネルの境界線上に位置する。
１層端子BT1−１が第５図に示すスルーホールBH12−１
で構成される引き出し配線により、また第３層端子BT3
−1,第３層端子BT3−２が第５図に示す引き出しパター
ンR2,R3及びスルーホールBH23−1,BH23−２で構成され
る引き出し配線により、それぞれ第２層上の仮想端子VT
1,VT2,VT3に第５図の如く引き出される。なお、仮想端
子VT1〜VT3は配線チャネルの境界線上に位置する。
次に、ステップS2及びステップS3が実行され、配線チ
ャネルの第１層のＸ方向トラック数が６（BR1−X1〜BR1
−X6分），第３層上のＸ方向トラック数が２（BR3−X2,
BR3−X3分）なので、第６図に示すような８本のＸ方向
仮想配線トラックVRX1〜VRX8を持ち、且つ、第１層のＹ
方向トラックと第３層のＹ方向トラックとに共通に対応
する７本のＹ方向仮想配線トラックVRY1〜VRY7を持つ仮
想層が設定され、この仮想層と第２層を用いた仮想配線
チャネルが設定される。なお、仮想層と第２層のＸ方向
トラック,Y方向トラックは共に同じライン上にあるた
め、第６図では重なっている。また、仮想層における主
方向はＸ方向，副方向はＹ方向である。
ャネルの第１層のＸ方向トラック数が６（BR1−X1〜BR1
−X6分），第３層上のＸ方向トラック数が２（BR3−X2,
BR3−X3分）なので、第６図に示すような８本のＸ方向
仮想配線トラックVRX1〜VRX8を持ち、且つ、第１層のＹ
方向トラックと第３層のＹ方向トラックとに共通に対応
する７本のＹ方向仮想配線トラックVRY1〜VRY7を持つ仮
想層が設定され、この仮想層と第２層を用いた仮想配線
チャネルが設定される。なお、仮想層と第２層のＸ方向
トラック,Y方向トラックは共に同じライン上にあるた
め、第６図では重なっている。また、仮想層における主
方向はＸ方向，副方向はＹ方向である。
次に、ステップS4が実行されることにより、第７図に
示すようにＸ方向仮想配線トラックVRX1〜VRX8のうち第
１層に対応するＸ方向仮想配線トラックVRX1,VRX2,VRX
4,VRX5,VRX7,VRX8が配線禁止G1にされる。
示すようにＸ方向仮想配線トラックVRX1〜VRX8のうち第
１層に対応するＸ方向仮想配線トラックVRX1,VRX2,VRX
4,VRX5,VRX7,VRX8が配線禁止G1にされる。
次に、ステップS5が実行されることにより、仮想配線
チャネル内で２層配線が行なわれる。このとき第２層仮
想端子VT1と第２層端子BT2−３、第２層端子BT2−１と
第２層仮想端子VT3のそれぞれについての２層配線が行
なわれたとすると、例えば第８図に示すような配線経路
P1′（第２層仮想端子VT1→第２層Ｙ方向トラックBR2−
Y2→仮想層と第２層との間のスルーホールVH1→Ｘ方向
仮想配線トラックVRX3→仮想層と第２層との間のスルー
ホールVH2→第２層Ｙ方向トラックBR2−Y7→第２層端子
BT2−３の経路）と、配線経路P2′（第２層端子BT2−１
→第２層Ｙ方向トラックBR2−Y6→仮想層と第２層との
間のスルーホールVH3→Ｘ方向仮想配線トラックVRX6→
仮想層と第２層との間のスルーホールVH4→第２層Ｙ方
向トラックBR2−Y2→第２層仮想端子VT3の経路）が生成
される。
チャネル内で２層配線が行なわれる。このとき第２層仮
想端子VT1と第２層端子BT2−３、第２層端子BT2−１と
第２層仮想端子VT3のそれぞれについての２層配線が行
なわれたとすると、例えば第８図に示すような配線経路
P1′（第２層仮想端子VT1→第２層Ｙ方向トラックBR2−
Y2→仮想層と第２層との間のスルーホールVH1→Ｘ方向
仮想配線トラックVRX3→仮想層と第２層との間のスルー
ホールVH2→第２層Ｙ方向トラックBR2−Y7→第２層端子
BT2−３の経路）と、配線経路P2′（第２層端子BT2−１
→第２層Ｙ方向トラックBR2−Y6→仮想層と第２層との
間のスルーホールVH3→Ｘ方向仮想配線トラックVRX6→
仮想層と第２層との間のスルーホールVH4→第２層Ｙ方
向トラックBR2−Y2→第２層仮想端子VT3の経路）が生成
される。
次に、ステップS6が実行されることにより第７図に示
した配線禁止G1が解除され、ステップS7が実行されるこ
とにより、第９図に示すようにＸ方向仮想配線トラック
VRX1〜VRX8のうち第３層に対応するＸ方向仮想配線トラ
ックVRX3,VRX6が配線禁止G2にされる。
した配線禁止G1が解除され、ステップS7が実行されるこ
とにより、第９図に示すようにＸ方向仮想配線トラック
VRX1〜VRX8のうち第３層に対応するＸ方向仮想配線トラ
ックVRX3,VRX6が配線禁止G2にされる。
次に、ステップS8が実行されることにより、仮想配線
チャネル内で残りの２層配線が行なわれる。今の場合、
第２層仮想端子VT2と第２層端子BT2−２の２層配線が行
なわれ、例えば第10図に示すように配線経路P3′（第２
層仮想端子VT2→第２層Ｙ方向トラックBR2−Y5→仮想層
と第２層との間のスルーホールVH6→Ｘ方向仮想配線ト
ラックVRX7→仮想層と第２層との間のスルーホールVH5
→第２層Ｙ方向トラックBR2−Y3→第２層端子BT2−２の
経路）が生成される。
チャネル内で残りの２層配線が行なわれる。今の場合、
第２層仮想端子VT2と第２層端子BT2−２の２層配線が行
なわれ、例えば第10図に示すように配線経路P3′（第２
層仮想端子VT2→第２層Ｙ方向トラックBR2−Y5→仮想層
と第２層との間のスルーホールVH6→Ｘ方向仮想配線ト
ラックVRX7→仮想層と第２層との間のスルーホールVH5
→第２層Ｙ方向トラックBR2−Y3→第２層端子BT2−２の
経路）が生成される。
次に、ステップS9が実行されることにより、第９図に
示した配線禁止G2が解除される。この結果、第11図に示
す如く仮想配線チャネル内での配線結果が得られる。
示した配線禁止G2が解除される。この結果、第11図に示
す如く仮想配線チャネル内での配線結果が得られる。
次に、仮想配線チャネル内での各々の配線経路P1′〜
P3′についてステップS10〜S12による処理が行なわれ、
第12図に示すような３層の配線チャネルにおける配線経
路P1〜P3が生成される。即ち、配線経路P1′に基づき、
第１層端子BT1−１→第１層と第２層との間のスルーホ
ールBH12−１→第２層Ｙ方向トラックBR2−Y2→第２層
と第３層との間のスルーホールBH23−３→第３層Ｘ方向
トラックBR3−X2→第２層と第３層との間のスルーホー
ルBH23−４→第２層Ｙ方向トラックBR2−Y7→第２層端
子BT2−３の配線経路P1が生成され、配線経路P2′に基
づき、第２層端子BT2−１→第２層Ｙ方向トラックBR2−
Y6→第２層と第３層との間のスルーホールBH23−６→第
３層Ｘ方向トラックBR3−X3→第２層と第３層との間の
スルーホールBH23−５→第２層Ｙ方向トラックBR2−Y2
→引き出しパターンR3→第２層と第３層との間のスルー
ホールBH23−２→第３層端子BT3−２の配線経路P2が生
成され、配線経路P3′に基づき、第３層端子BT3−１→
第２層と第３層との間にスルーホールBH23−１→引き出
しパターンR2→第２層Ｙ方向トラックBR2−Y5→第１層
と第２層との間のスルーホールBH12−３→第１層Ｘ方向
トラックBR1−X5→第１層と第２層との間のスルーホー
ルBH12−２→第２層Ｙ方向トラックBR2−Y3→第２層端
子BT2−２の配線経路P3が生成される。
P3′についてステップS10〜S12による処理が行なわれ、
第12図に示すような３層の配線チャネルにおける配線経
路P1〜P3が生成される。即ち、配線経路P1′に基づき、
第１層端子BT1−１→第１層と第２層との間のスルーホ
ールBH12−１→第２層Ｙ方向トラックBR2−Y2→第２層
と第３層との間のスルーホールBH23−３→第３層Ｘ方向
トラックBR3−X2→第２層と第３層との間のスルーホー
ルBH23−４→第２層Ｙ方向トラックBR2−Y7→第２層端
子BT2−３の配線経路P1が生成され、配線経路P2′に基
づき、第２層端子BT2−１→第２層Ｙ方向トラックBR2−
Y6→第２層と第３層との間のスルーホールBH23−６→第
３層Ｘ方向トラックBR3−X3→第２層と第３層との間の
スルーホールBH23−５→第２層Ｙ方向トラックBR2−Y2
→引き出しパターンR3→第２層と第３層との間のスルー
ホールBH23−２→第３層端子BT3−２の配線経路P2が生
成され、配線経路P3′に基づき、第３層端子BT3−１→
第２層と第３層との間にスルーホールBH23−１→引き出
しパターンR2→第２層Ｙ方向トラックBR2−Y5→第１層
と第２層との間のスルーホールBH12−３→第１層Ｘ方向
トラックBR1−X5→第１層と第２層との間のスルーホー
ルBH12−２→第２層Ｙ方向トラックBR2−Y3→第２層端
子BT2−２の配線経路P3が生成される。
第４図乃至第12図に示した例では、各層の副方向（第
１層，第３層はＹ方向，第２層はＸ方向）を使用しなく
ても配線経路を得ることができたが、主方向だけでは配
線経路を得ることができないときには副方向も使用され
る。そして、仮想層においてＹ方向仮想配線トラックが
配線経路として使用された場合、第１層，第３層で共通
なＹ方向仮層配線トラックは、振り分けようとする配線
経路が使用しているＸ方向仮想配線トラックの振り分け
先である層と同じ層に振り分けるものである。なお、仮
想配線チャネルの仮想層において第１層に対応するＸ方
向仮想配線トラックと第３層に対応するＸ方向仮想配線
トラックとを一つの配線経路で使用し且つこれらを接続
するＹ方向トラックとしてＹ方向仮想配線チャネルを使
用すると、次のような問題が生じる。即ち、仮想配線チ
ャネルでは仮想層と第２層とを独立な層として定義して
いるが、実際は仮想層の第１層に対応するＸ方向仮想配
線トラックと第３層に対応するＸ方向仮想配線トラック
とは第２層を経由しなければ接続できない。従って、無
条件で副方向配線を認めると、最終配線結果として、第
１層と第３層との接続を第２層を経由せずに配線するよ
うな配線経路が得られ、実際の第１層〜第３層への振り
分けができなくなる。そこで、本発明では、ステップS
4,S7に示す如く配線禁止を発生しているものである。
１層，第３層はＹ方向，第２層はＸ方向）を使用しなく
ても配線経路を得ることができたが、主方向だけでは配
線経路を得ることができないときには副方向も使用され
る。そして、仮想層においてＹ方向仮想配線トラックが
配線経路として使用された場合、第１層，第３層で共通
なＹ方向仮層配線トラックは、振り分けようとする配線
経路が使用しているＸ方向仮想配線トラックの振り分け
先である層と同じ層に振り分けるものである。なお、仮
想配線チャネルの仮想層において第１層に対応するＸ方
向仮想配線トラックと第３層に対応するＸ方向仮想配線
トラックとを一つの配線経路で使用し且つこれらを接続
するＹ方向トラックとしてＹ方向仮想配線チャネルを使
用すると、次のような問題が生じる。即ち、仮想配線チ
ャネルでは仮想層と第２層とを独立な層として定義して
いるが、実際は仮想層の第１層に対応するＸ方向仮想配
線トラックと第３層に対応するＸ方向仮想配線トラック
とは第２層を経由しなければ接続できない。従って、無
条件で副方向配線を認めると、最終配線結果として、第
１層と第３層との接続を第２層を経由せずに配線するよ
うな配線経路が得られ、実際の第１層〜第３層への振り
分けができなくなる。そこで、本発明では、ステップS
4,S7に示す如く配線禁止を発生しているものである。
以上説明したように、本発明は、３層の配線チャネル
を２層を仮想配線チャネルに変換し、第１の配線禁止手
段，第２の配線禁止手段の一方を働かせて仮想配線チャ
ネル内で２層配線を行ない、次に前記一方の配線禁止手
段による配線禁止を解除し他方の配線禁止手段を働かせ
仮想配線チャネル内で２層配線を行ない、これらの２層
配線を３層配線に変換するようにしたものであり、従来
のようなペア層毎の切替えに伴うオペレータの配線領域
の再条件設定が不要となり、１度の起動で３層の配線層
を持つ配線チャネルの配線処理を行なわせることができ
る。このため、オペレータの負担が軽減し、また途中で
オペレータの介在が不要となるために最終的な配線結果
が得られるまでの時間を短縮することができる。
を２層を仮想配線チャネルに変換し、第１の配線禁止手
段，第２の配線禁止手段の一方を働かせて仮想配線チャ
ネル内で２層配線を行ない、次に前記一方の配線禁止手
段による配線禁止を解除し他方の配線禁止手段を働かせ
仮想配線チャネル内で２層配線を行ない、これらの２層
配線を３層配線に変換するようにしたものであり、従来
のようなペア層毎の切替えに伴うオペレータの配線領域
の再条件設定が不要となり、１度の起動で３層の配線層
を持つ配線チャネルの配線処理を行なわせることができ
る。このため、オペレータの負担が軽減し、また途中で
オペレータの介在が不要となるために最終的な配線結果
が得られるまでの時間を短縮することができる。
第１図は本発明の構成図、 第２図は本発明を実施する装置のハードウェア構成例を
示すブロック図、 第３図は本発明の実施例の処理手順を示す流れ図、 第４図乃至第12図は実施例の動作説明図である。 図において、 １……仮想配線チャネル設定手段 ２……第１の配線禁止手段 ３……第２の配線禁止手段 ４……２層配線手段 ５……変換手段
示すブロック図、 第３図は本発明の実施例の処理手順を示す流れ図、 第４図乃至第12図は実施例の動作説明図である。 図において、 １……仮想配線チャネル設定手段 ２……第１の配線禁止手段 ３……第２の配線禁止手段 ４……２層配線手段 ５……変換手段
Claims (1)
- 【請求項１】３層の配線層を持つ配線チャネルの上下に
存在する端子を、第１層，第２層および第３層ともＸ方
向およびＹ方向の配線を許容して配線する配線処理方式
において、 第１層，第３層に存在する端子を第２層に引き出し第２
層上に仮想端子を設定し、第１層上のＸ方向トラック数
と第３層上のＸ方向トラック数の和分のＸ方向仮想配線
トラック及び第１層上のＹ方向トラックと第３層上のＹ
方向トラックとに共通するＹ方向仮想配線トラックを持
つ仮想層を設定し、且つ、該仮想層と第２層とを用いて
２層の仮想配線チャネルを設定する仮想配線チャネル設
定手段と、 前記仮想配線チャネルのＸ方向仮想配線トラックのうち
第１層に対応するＸ方向仮想配線トラックを配線禁止と
する第１の配線禁止手段と、 前記仮想配線チャネルのＸ方向仮想配線トラックのうち
第３層に対応するＸ方向仮想配線トラックを配線禁止と
する第２の配線禁止手段と、 前記第１の配線禁止手段，第２の配線禁止手段の一方を
働かせて前記仮想配線チャネル内で２層配線を行ない、
次に前記一方の配線禁止手段による配線禁止を解除し他
方の配線禁止手段を働かせて前記仮想配線チャネル内で
２層配線を行なう２層配線手段と、 該２層配線手段による仮想配線チャネル内での２層配線
を３層配線に変換する変換手段とを具備したことを特徴
とする配線処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298244A JPH0812884B2 (ja) | 1987-11-26 | 1987-11-26 | 配線処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62298244A JPH0812884B2 (ja) | 1987-11-26 | 1987-11-26 | 配線処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01140642A JPH01140642A (ja) | 1989-06-01 |
| JPH0812884B2 true JPH0812884B2 (ja) | 1996-02-07 |
Family
ID=17857101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62298244A Expired - Lifetime JPH0812884B2 (ja) | 1987-11-26 | 1987-11-26 | 配線処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812884B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2656840B2 (ja) * | 1989-12-22 | 1997-09-24 | 松下電器産業株式会社 | チャネル配線装置 |
-
1987
- 1987-11-26 JP JP62298244A patent/JPH0812884B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 樹下行三編論理装置のＣＡＤ昭和５６年３月２０日，社団法人情報処理学会発行Ｐ．４３−５０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01140642A (ja) | 1989-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0812884B2 (ja) | 配線処理方式 | |
| JPH10307855A (ja) | プリント配線板の配線方法 | |
| JPH01302850A (ja) | テスト容易化半導体集積回路の製造方法 | |
| US20060195813A1 (en) | Minimizing Number of Masks to be Changed when Changing Existing Connectivity in an Integrated Circuit | |
| KR100275980B1 (ko) | 반도체 집적 회로, 그 배선 설계 방법, 및 그 방법을 기록하는기록 매체 | |
| KR20080036017A (ko) | 한 마스크 평면의 다양한 영역들을 위한 설계 규칙들을별도로 테스트하는 집적 회로용 마스크를 설계하기 위한방법 | |
| JPH0750743B2 (ja) | 配線処理方式 | |
| JP3180968B2 (ja) | Ｉｃ内配線方法 | |
| JP3943186B2 (ja) | 半導体集積回路装置の設計方法 | |
| JP2921294B2 (ja) | レイアウト設計方法 | |
| JP2000172736A (ja) | 集積回路レイアウト設計装置及び集積回路レイアウト設計方法並びにその制御プログラムを記録した記録媒体 | |
| JPH09321144A (ja) | 半導体集積回路配置配線方法 | |
| JPH02278748A (ja) | 電源配線方法 | |
| JPH08274621A (ja) | ゲートアレイ | |
| JPS63239963A (ja) | 配線径路決定方法 | |
| JP2007165489A (ja) | 半導体装置及びその設計方法 | |
| JP2000058653A (ja) | 自動配置配線方法 | |
| JPH033349A (ja) | 半導体集積回路の自動配線方法 | |
| JPH04290171A (ja) | 自動配線方式 | |
| JPS6353947A (ja) | 半導体集積回路の配線方法 | |
| JPH0645441A (ja) | 集積回路自動レイアウトシステムにおける配線経路操作方法 | |
| JPH05197777A (ja) | 遅延シミュレーション方式 | |
| JPH0440568A (ja) | 配線設計方法 | |
| JPH0289343A (ja) | 半導体集積回路の配線設計方法 | |
| JPS62134769A (ja) | 自動配線径路決定方法 |