KR100275980B1 - 반도체 집적 회로, 그 배선 설계 방법, 및 그 방법을 기록하는기록 매체 - Google Patents

반도체 집적 회로, 그 배선 설계 방법, 및 그 방법을 기록하는기록 매체 Download PDF

Info

Publication number
KR100275980B1
KR100275980B1 KR1019980034225A KR19980034225A KR100275980B1 KR 100275980 B1 KR100275980 B1 KR 100275980B1 KR 1019980034225 A KR1019980034225 A KR 1019980034225A KR 19980034225 A KR19980034225 A KR 19980034225A KR 100275980 B1 KR100275980 B1 KR 100275980B1
Authority
KR
South Korea
Prior art keywords
wiring
core macro
core
macro
integrated circuit
Prior art date
Application number
KR1019980034225A
Other languages
English (en)
Other versions
KR19990023819A (ko
Inventor
다모쓰 야마다
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990023819A publication Critical patent/KR19990023819A/ko
Application granted granted Critical
Publication of KR100275980B1 publication Critical patent/KR100275980B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

코어 매크로 작성시에, 상기 코어 매크로 상의 빈 배선 영역 추출을 실행하고, 상기 코어 매크로 내의 고정된 경로를 상기 빈 배선 영역을 이용하여 작성한다. 칩 레이아웃시에, 코어 매크로 내의 고정된 통과용 배선을 이용하여 배선을 설치한다. 또한, 코어 매크로 작성시에, 상기 코어 매크로 내의 고정된 통과 배선은 VDD 전위 또는 GND 전위로 되어서, 상기 코어 매크로의 지연 라이브러리를 작성한다.

Description

반도체 집적 회로, 그 배선 설계 방법, 및 그 방법을 기록하는 기록 매체{SEMICONDUCTOR INTEGRATED CIRCUIT, DESIGNING METHOD OF AN INTERCONNECTION THEREOF, AND RECORDING MEDIUM IN WHICH THE METHOD IS RECORDED}
본 발명은 반도체 집적 회로 및 그 배선 설계 방법에 관한 것으로, 특히 DMA 제어기, 인터럽션 제어기, 타이머/카운터, 로컬 버스 (중재기), 클록 발진기 등의 주변 회로들을 내장한 CPU 등과 같은 다수의 회로를 구비하는 코어 매크로를 이용한 반도체 집적 회로와 그 배선 설계 방법에 관한 것이다.
도 1 은 코어 매크로를 내장한 종래의 반도체 집적 회로의 한 예를 도시한 평면도이다. 도 1 에서 칩 (418) 은, 코어 매크로 (419) 가 설치되며, 신호 배선 (420) 과 접속되는 반도체 집적 회로이다. 코어 매크로 (419) 는 배선 금지 영역으로 등록되며, 따라서 신호 배선이 통과하지 못한다.
다음에, 상기 반도체 집적 회로의 배선 설계 방법이 이후에 설명될 것이다.
칩 (418) 이 레이아웃되는 경우에, 코어 매크로 (419) 가 처음에 배치된다. 그런 후, 신호 배선 (420) 이 자동 배선 처리에서 접속된다. 코어 매크로 (419) 가 자동 배선 처리에서 배선 금지 영역으로 등록되기 때문에, 신호 배선 (420) 은 코어 매크로 (419) 주위를 우회하여 접속된다.
전술한 배선 방법에서는, 우회하는 신호 배선이 코어 매크로 (419) 주위에 집중되어, 칩 (418) 의 면적이 증가하는 문제점이 있다.
전술한 문제점을 향상시키기 위한 방법으로서, 일본 특개평 5-109892 호 공보에서 개시된 기술이 제공된다. 전술한 일본 특허 공보에서 개시된 기술이 이후에 설명될 것이다.
도 2 는 전술한 일본 특허 공보에서 개시된 칩 영역의 증가를 방지하기 위한 자동 배선 처리를 도시한 플로우 챠트이다.
우선, 코어 매크로 상의 통과 배선을 고려한 개략 배선 처리가 실행된다. 다음은, 개략 배선 처리 (522) 에서 정해진 경로를 기초로 하여, 각 코어 매크로마다 그 코어 매크로 상을 통과하는 개략 배선 경로의 부분 경로를 추출하는 경로 배정 처리 (523) 가 실행된다. 따라서, 코어 매크로 상을 통과하는 배선 처리 (524) 로, 경로 배정 처리 (523) 에서 추출된 부분 경로에 해당하는 미세한 배선이 상기 코어 매크로 상을 통과하는 배선을 이용하여 실행된다. 코어 매크로 상의 경로 배선 처리 (524) 에서, 상기 코어 매크로에서 레이아웃 설계시 이용되지 않은 배선층이 우선적으로 이용된다. 그런 후, 모든 코어 매크로에 대해 코어 매크로 상의 통과 배선 처리가 완료되었는지를 확인하는 확인 처리 (525) 가 실행된다. 모든 코어 매크로에 대해 상기 처리가 완료되지 않았을 때는, 코어 매크로 상의 통과 배선 처리 (524) 에 대해 처리되지 않은 모든 코어 매크로에 대해 처리를 실행한다. 모든 코어 매크로에 대한 처리가 완료된 경우에는, 칩 레벨 상의 채널 사이의 배선 처리 (526) 가 실행되어, 레이아웃 설계를 완료한다.
도 3 은 코어 매크로 상의 통과 배선이 고려되는 개략 배선 경로의 예를 도시한 평면도이다. 도 3 에서 도시된 예에 대해 레이아웃하는 것이 고려된다. 칩 (626) 상에서, 3 개의 코어 매크로 (627, 628 및 629) 가 배치된다. X 로 도시된 실단자에 대해 점선으로 도시된 개략 배선 경로가, 경로 정보로서 고려된다.
처음에는, 전처리 (advance processing) 로서, 각 코어 매크로를 통과하는 네트 리스트 (net list) 가 경로 정보로부터 추출되고, 핀 페어 집합 (pin pare collection) 으로서 도시된다. 상기 네트 리스트에 대응하여, 도 4 에서 도시된 바와 같이, 각 코어 매크로의 외형 상에 임시 단자 (701) 를 설치한다.
다음에, 도 5 에서 도시된 바와 같이, 코어 매크로 상을 통과하기 위한 네트 리스트와 코어 매크로 상의 통과 루트를 제어하는 정보에 기초하여 코어 매크로 상에 배선을 설치한다.
최근에, 코어 매크로 상에 통과 배선이 성공적으로 배치된 각 핀 페어에 대하여, 임시 단자 (801) 를 실단자로 변환시켜, 코어 매크로들 사이의 네트 리스트를 구한다.
이상의 배선 방법에서 코어 매크로 상부를 배선 영역으로서 이용함으로써 칩 면적을 감소시키는 것이 가능하다.
그러나, 전술한 종래 기술에서는, 칩 레이아웃 각각에 대해 코어 매크로 상을 통과하는 배선의 개수, 배선 경로 등이 다르기 때문에, 그 통과 배선이 인접 또는 교차하는 영향으로부터 코어 매크로 자체의 지연 라이브러리를 개조할 필요가 발생한다. 이 점으로부터 다음의 문제점이 발생된다.
제 1 문제점은, 코어 매크로를 내장한 칩의 레이아웃에서, 코어 매크로상부가 배선 금지 영역을 구성하는 경우에는, 반드시 상기 배선 금지 영역 주위를 우회함으로써 배선되며, 따라서 칩 면적이 증대된다.
제 2 문제점은, 레이아웃시에 코어 매크로 상의 빈 영역을 이용하여 배선을 설치하는 경우, 그 신호의 전위에 의해 코어 매크로 내의 신호 배선이 영향을 받아서, 코어 매크로의 AC 특성이 변하게 되기 때문에, 레이아웃 각각에 코어 매크로의 지연 라이브러리를 변경할 필요가 생기는 것이다.
본 발명의 목적은 코어 매크로 상의 빈 배선에 신호 배선 영역을 확보함으로써 칩 면적을 감소시키는 것이다.
또한, 본 발명의 다른 목적은 먼저 코어 매크로의 지연 라이브러리를 작성함으로써 코어 매크로의 AC 특성이 칩 레이아웃시에 신호 배선의 영향을 받는 것을 방지하는 것이다.
도 1 은 종래 기술의 칩 레이아웃을 도시한다.
도 2 는 종래 기술의 칩 레이아웃 처리를 도시한 플로우 챠트이다.
도 3 은 코어 매크로 상의 통과 배선이 고려되는 개략 배선을 도시한다.
도 4 는 코어 매크로 상의 경로용 네트 리스트를 도시한다.
도 5 는 코어 매크로 상의 통과 배선 결과를 도시한다.
도 6 은 본 발명에 따른 한 실시예의 구조를 도시한 블록도이다.
도 7 은 본 발명의 처리를 도시한 플로우 챠트이다.
도 8 은 본 발명의 한 실시예의 칩 레이아웃을 도시한다.
도 9 는 본 발명에 따른 한 실시예의 코어 매크로 레이아웃을 도시한다.
* 도면의주요부분에대한부호의설명 *
1 : 코어 매크로 레이아웃 2 : 칩 레이아웃
11 : 기억 장치 12 : 제어 장치
13 : 입력 장치 14 : 출력 장치
101: 레이아웃 처리 102: 빈 배선 영역 추출 처리
103: 코어 내의 고정된 통과 배선 처리
104: 통과 배선용 단자 처리
105: 지연 라이브러리 처리 106: 플로어 플랜 처리
107: 자동 레이아웃 208: 칩
209: 코어 매크로
210: 코어 매크로 내의 고정된 배선
211, 216: 통과 배선용 단자
212: 신호선 214: 신호 배선
215: 코어 매크로 내의 고정된 통과 배선
217: 단자
본 발명에 따르면, 코어 매크로를 포함한 반도체 집적 회로의 배선 설계 방법은:
코어 매크로 내부의 빈 영역을 추출하는 단계; 및
상기 추출된 빈 영역에 대해 그 신호 배선과 그 지연 라이브러리를 작성하는 코어 매크로 처리를 실행하는 단계를 구비한다.
이런 경우에, 코어 매크로 레이아웃 처리에서 추출된 빈 영역에 대해 작성된 신호 배선 및 지연 라이브러리를 접속하기 위해 칩 레이아웃 처리가 포함될 수도 있다.
본 발명의 다른 실시예에 따른 반도체 집적 회로의 배선 설계 방법은, 코어 매크로를 포함한 반도체 집적 회로의 배선 설계를 실행하는 반도체 집적 회로의 배선 설계 방법이며, 상기 방법은, 입력되는 네트 리스트에 기초하여 코어 매크로를 레이아웃하는 레이아웃 처리를 실행하고, 레이아웃된 코어 매크로 상의 빈 배선 설계 영역을 추출하는 빈 배선 영역 추출 처리를 실행하고, 상기 빈 배선 영역 추출 처리에서 추출하는 빈 배선 영역을 신호 배선 영역으로 이용하여, 배선을 생성하는 코어 매크로 내에 고정된 통과 배선 처리를 실행하는 것을 구비한다.
이 경우에, 배선 설계 방법은 코어 매크로 내의 고정된 통과 배선 처리에 있어서 배선이 작성된 코어 매크로에 대해 지연 특성을 기술하는 지연 라이브러리를 작성하는 지연 라이브러리 처리를 실행하고, 작성된 배선에 대해서 통과 배선용 단자를 설치하는 통과 배선용 단자 처리를 실행하고, 상기 지연 라이브러리 처리에서 작성된 지연 라이브러리를 참고하여, 상기 통과 배선용 단자 처리에서 설치된 통과 배선 단자를 이용하여 플로어 플랜과 자동 레이아웃을 실행하고, 신호 배선 처리를 실행하여, 칩 레이아웃 처리를 실행한다.
본 발명의 반도체 집적 회로는 상술된 임의의 방법으로 배선을 결정하여 작성된다.
본 발명의 기록 매체 상에서, 상기 방법 중 임의의 것을 컴퓨터로 실행하는 것을 허용하기 위해 프로그램이 기록된다.
상기 방법으로 구성된 본 발명의 반도체 집적 회로 장치와 그의 배선 설계 방법은, 먼저 코어 매크로 상에 신호 배선 가능한 영역을 확보할 수 있는 수단과, 코어 매크로 작성시에 그 신호 배선을 포함한 코어 매크로의 지연 라이브러리를 작성하는 수단을 구비한다.
코어 매크로 설계시에, 코어 매크로 상의 배선이 빈 영역을 찾아서, 그 영역에 금속 배선을 작성한다. 그런 후, 칩 레이아웃시에 배선이 빈 영역을 신호 배선 영역으로서 이용한다. 따라서, 칩 레이아웃시에 우회하는 배선을 코어 매크로 상에 통과시켜서 칩 면적의 증가를 방지할 수 있다.
코어 매크로 상에 통과 배선을 하드웨어로서 작성한다. 그 상태에서, 코어 매크로의 지연 라이브러리를 작성한다. 결과적으로, 칩 레이아웃 각각에 대해, 코어 매크로의 지연 라이브러리를 변경할 필요가 없다.
다음은, 본 발명의 실시예에 대해 첨부 도면들을 이용하여 설명될 것이다. 도 6 은 본 발명의 실시예에 따른 반도체 집적 회로를 도시한 블록도이다.
본 발명의 실시예는 기억 장치 (11), 제어기 (12), 입력 장치 (13), 및 출력 장치 (14) 를 구비한다. 입력 장치 (13) 는 칩 레이아웃을 실행하는 네트 리스트를 입력하고, 제어 장치 (12) 로 출력한다. 기억 장치 (11) 는 칩 레이아웃을 실행하는 프로그램과, 칩 레이아웃 실행시에 데이터를 일시적으로 기억한다. 제어 장치 (12) 는 입력 장치 (13) 에서의 입력 내용에 대해서 기억 장치 (11) 에 저장된 칩 레이아웃용 프로그램에 기초한 처리에서 칩 레이아웃을 실행하여, 상기 칩 레이아웃의 결과가 프린터, 디스플레이 등과 같은 출력 장치 (14) 에 출력된다.
상술한 실시예는 일반적인 컴퓨터 시스템에서 실현된다. 기억 장치 (11) 에 기억된 프로그램은 탈착가능한 기록 매체에 저장되며, 입력 장치 (13) 를 통해 기억되는 형태가 일반적이다. 본 발명은 기록 매체를 포함하고, 또한 해당 프로그램에 기초하여 배선 설계가 결정된 반도체 장치를 포함한다.
도 7 은 본 발명에서 실행된 처리, 즉 기억 장치 (11) 에 저장된 프로그램에 의한 처리 공정을 도시한 플로우 챠트이다.
본 실시예에서 실행된 처리는 코어 매크로 레이아웃 (1) 과, 그 후에 실행되는 칩 레이아웃 (2) 을 구비한다.
코어 레이아웃 (1) 에서는, 처음에, 네트 리스트에 기초한 코어 매크로의 레이아웃 처리 (101) 를 실행한 후, 코어 매크로 상의 빈 배선 영역을 추출하는 빈 배선 영역 추출 처리 (102) 를 실행한다.
다음에, 빈 배선 영역 추출 처리 (102) 에서 추출된 빈 배선 영역을 신호 배선 영역으로 이용하여, 칩 레이아웃을 실행하고, 배선을 작성한 코어 매크로내에 고정된 통과 배선 처리 (103) 를 실행한다.
또한, 코어 매크로 내에 고정된 통과 배선 처리에 있어서는, 배선은 VDD 전위 또는 GND 전위로 설정된다. 또한 레이아웃 처리 (101) 에서는, 코어 매크로 상에서는 배선이 완전히 금지된다.
그리고, 코어 매크로 내에서 고정된 통과 배선 처리 (103) 에서 배선이 작성된 코어 매크로에 대해서 지연 특성을 기술하는 지연 라이브러리를 작성하는 지연 라이브러리 처리 (105) 를 실행한다.
동시에, 작성된 배선에 대한 통과 배선 단자를 설치하기 위해 통과 배선용 단자 처리 (104) 를 실행한다.
연속하여 실행된 칩 레이아웃 (2) 시에, 플로어 플랜 (106) 을 실행하고, 그런 후, 자동 레이아웃 (107) 에서 신호 배선을 실행한다. 그 때, 통과 배선용 단자 처리 (104) 에서 설치된 통과 배선용 단자를 통하여, 코어 매크로 내에서 고정된 통과 배선 처리 (103) 에서 코어 매크로 상에 작성된 코어 매크로 내의 고정된 통과 배선을 이용하여 접속된다. 이용되지 않은 코어 매크로 내에서 고정된 통과 배선은 VDD 전위 또는 GND 전위로 설정된다.
본 발명에 따르면, 코어 매크로 작성시에, 코어 매크로 상의 빈 배선 영역 추출이 수행되고, 코어 매크로 내의 고정된 경로는 빈 배선 영역을 이용하여 작성된다. 칩 레이아웃시에, 코어 매크로 내에서 고정된 경로용 배선을 이용하여 배선을 설치한다. 결과적으로, 코어 매크로의 주변에서 배선의 터뷸런스가 감소하고, 칩 면적의 증가가 방지된다. 또한, 코어 매크로 작성시에, 코어 매크로 내의 고정된 통과 배선은 VDD 전위 또는 GND 전위로 설정되어 상기 코어 매크로의 지연 라이브러리를 작성한다. 그런 후, 칩 레이아웃 각각에 대해, 코어의 지연 라이브러리를 변경할 필요가 없어진다. 이러한 방식으로, 코어 매크로를 포함한 칩이 레이아웃되는 경우에, 코어 매크로 상의 배선 금지 영역 주위로 우회하는 배선으로 인해 칩 면적이 증가하는 것을 방지할 수 있다. 또한, 코어 매크로 상의 빈 배선 영역을 이용하여 배선이 설치된 경우에, 상기 코어 매크로 상을 통과하는 신호 배선 상의 전위로 인해 상기 코어 매크로 내의 AC 특성 (지연 라이브러리) 이 변경되는 것을 방지할 수 있다.
다음에, 본 발명의 실시예를 더 상세히 설명할 것이다.
도 8 은 본 발명의 실시예의 칩 모델도이다. 칩 (208) 에는 코어 매크로 (209) 가 설치된다. 코어 매크로 (209) 에는 코어 매크로 내의 고정된 통과 배선 (210) 이 설치되고, 칩 레이아웃시에는 상기 배선 (210) 을 통과 배선용 단자 (211) 를 통해 신호 배선 (212) 과 접속시켜 이용하는 것이 가능하게 된다. 이용되지 않는 코어 매크로 내의 고정된 통과 배선은 VDD 전위 또는 GND 전위 (도 8 에서 도시된 본 실시예에서의 GND 전위) 가 된다.
다음에, 코어 매크로 (209) 의 레이아웃에 대해서 설명할 것이다. 도 9 는 코어 매크로 (209) 를 도시한다. 상기 코어 매크로를 레이아웃하기 위해, 먼저 코어 매크로 내의 신호 배선 (214) 을 자동 레이아웃한다.
또한, 코어 매크로에 고유한 신호 배선 (214) 이 당겨지지 않는 빈 배선 영역을 추출하고, 코어 매크로 내의 고정된 통과 배선 (215) 을 작성한다. 그런 후, 코어 매크로 내의 고정된 통과 배선 (215) 이 이용될 수 있도록 코어 매크로의 외형상에 통과 배선용 단자 (216) 를 설치한다. 코어 매크로 상에는 배선이 완전히 금지된다. 칩 레이아웃시에, 코어 매크로의 단자 (217) 와 코어 매크로 내부에 고정된 통과 배선 (215) 의 통과 배선용 단자 (216) 가 인식될 수 있다. 또한, 코어 매크로 내의 고정된 통과 배선 (215) 이 작성되고, 코어 매크로의 지연 라이브러리가 작성된 상태에서 코어 매크로는 특성지워진다.
다음에, 칩 레이아웃에 대해서 도 8 을 참고하여 설명할 것이다. 칩 (208) 을 레이아웃하기 위해, 처음에, 코어 매크로 (209) 를 배치한다. 그런 후, 통상의 레이아웃과 동일한 방법으로 자동 배선 처리가 실행된다. 이 때에 칩의 네트 리스트는 코어 매크로의 통상의 단자와 동일한 방법으로 통과 배선용 단자 (211) 상의 정보를 포함한다. 마지막으로, 이용되지 않은 코어 매크로 내의 고정된 통과 배선 (213) 을 VDD 전위 또는 GND 전위로 설정하여, 칩 레이아웃이 완료된다.
전술한 방법으로, 코어 매크로 상에 통과 배선을 통과하는 것이 가능하게 된다. 또한 칩 레이아웃 각각에 코어 매크로의 지연 라이브러리를 재작성할 필요가 없어진다.
상술한 바와 같이, 본 실시예에서는, 코어 매크로 설계시에 먼저, 신호 배선이 통과하는 영역을 결정하고, 그 영향을 지연 라이브러리에 작성하기 때문에, 칩 레이아웃 각각에 코어 매크로의 지연 라이브러리를 재작성할 필요가 없다. 따라서, 설계 시간을 단축할 수 있는 이점이 있다.
또한, 코어 매크로 상의 빈 배선 영역을 상기 코어 매크로를 이용한 칩 레이아웃시의 신호 배선으로서 이용될 수 있기 때문에, 반도체 집적 회로의 칩 면적의 증대를 방지할 수 있다.

Claims (12)

  1. 코어 매크로를 포함한 반도체 집적 회로의 배선 설계 방법에 있어서,
    코어 매크로 처리를 실행하는 단계를 구비하되,
    상기 코어 매크로 처리는,
    상기 코어 매크로의 내부에 빈 영역을 추출하는 단계,
    상기 추출된 빈 영역에 대해서 그 지연 라이브러리와 신호 배선을 작성하는 단계를 구비하는 것을 특징으로 하는 반도체 집적 회로의 배선 설계 방법.
  2. 제 1 항에 있어서, 칩 레이아웃 처리를 더 구비하되,
    상기 칩 레이아웃 처리는,
    상기 코어 매크로 레이아웃 처리에서 추출된 빈 영역에 대해 작성된 신호 배선 및 상기 지연 라이브러리를 접속하는 단계를 구비하는 것을 특징으로 하는 반도체 집적 회로의 배선 설계 방법.
  3. 코어 매크로를 포함한 반도체 집적 회로의 배선 설계 방법에 있어서,
    입력되는 네트 리스트에 기초하여 상기 코어 매크로를 레이아웃하는 레이아웃 처리 단계,
    레이아웃되는 상기 코어 매크로 상의 상기 빈 배선 영역을 추출하는 빈 배선 영역 추출 처리 단계,
    상기 빈 배선 영역 추출 처리 단계에서 추출되는, 상기 빈 배선 영역을 상기 신호 배선 영역으로 이용하여, 상기 배선을 작성하는 상기 코어 매크로 내에 고정된 통과 배선 처리 단계를 구비하는 것을 특징으로 하는 반도체 집적 회로의 배선 설계 방법.
  4. 제 3 항에 있어서,
    상기 코어 매크로 내의 고정된 통과 배선 처리 단계에서 배선이 작성된 상기 코어 매크로에 대해 지연 특성을 기술하는 지연 라이브러리를 작성하는 지연 라이브러리 처리 단계,
    작성된 상기 배선에 대해서 통과 배선용 단자를 설치하는 통과 배선용 단자 처리 단계, 및
    상기 지연 라이브러리 처리 단계에서 작성된 상기 지연 라이브러리를 참고하여, 상기 통과 배선용 단자 처리 단계에서 설치된 상기 통과 배선 단자를 이용하여 플로어 플랜과 자동 레이아웃을 실행하고, 상기 신호 배선을 실행하여, 칩 레이아웃 처리를 실행하는 단계를 구비하는 것을 특징으로 하는 반도체 집적 회로의 배선 설계 방법.
  5. 배선이 제 1 항에 기술된 상기 방법으로 결정되는 것을 특징으로 하는 반도체 집적 회로.
  6. 배선이 제 2 항에 기술된 상기 방법으로 결정되는 것을 특징으로 하는 반도체 집적 회로.
  7. 배선이 제 3 항에 기술된 상기 방법으로 결정되는 것을 특징으로 하는 반도체 집적 회로.
  8. 배선이 제 4 항에 기술된 상기 방법으로 결정되는 것을 특징으로 하는 반도체 집적 회로.
  9. 컴퓨터가 제 1 항에 기술된 상기 방법을 실행할 수 있도록 프로그램이 기록되는 것을 특징으로 하는 기록 매체.
  10. 컴퓨터가 제 2 항에 기술된 상기 방법을 실행할 수 있도록 프로그램이 기록되는 것을 특징으로 하는 기록 매체.
  11. 컴퓨터가 제 3 항에 기술된 상기 방법을 실행할 수 있도록 프로그램이 기록되는 것을 특징으로 하는 기록 매체.
  12. 컴퓨터가 제 4 항에 기술된 상기 방법을 실행할 수 있도록 프로그램이 기록되는 것을 특징으로 하는 기록 매체.
KR1019980034225A 1997-08-25 1998-08-24 반도체 집적 회로, 그 배선 설계 방법, 및 그 방법을 기록하는기록 매체 KR100275980B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-228462 1997-08-25
JP9228462A JPH1167923A (ja) 1997-08-25 1997-08-25 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体

Publications (2)

Publication Number Publication Date
KR19990023819A KR19990023819A (ko) 1999-03-25
KR100275980B1 true KR100275980B1 (ko) 2001-02-01

Family

ID=16876870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034225A KR100275980B1 (ko) 1997-08-25 1998-08-24 반도체 집적 회로, 그 배선 설계 방법, 및 그 방법을 기록하는기록 매체

Country Status (3)

Country Link
US (1) US6226775B1 (ko)
JP (1) JPH1167923A (ko)
KR (1) KR100275980B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015544A (en) * 1989-02-08 1991-05-14 Strategic Energy Ltd. Battery with strength indicator
US6446248B1 (en) * 2000-01-28 2002-09-03 Lsi Logic Corporation Spare cells placement methodology
US6543040B1 (en) 2000-03-15 2003-04-01 International Business Machines Corporation Macro design techniques to accommodate chip level wiring and circuit placement across the macro
JP2009015491A (ja) * 2007-07-03 2009-01-22 Nec Electronics Corp 半導体集積回路のレイアウト設計方法
US8276105B2 (en) * 2009-09-18 2012-09-25 International Business Machines Corporation Automatic positioning of gate array circuits in an integrated circuit design
US10192813B2 (en) 2012-11-14 2019-01-29 Qualcomm Incorporated Hard macro having blockage sites, integrated circuit including same and method of routing through a hard macro

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3098762B2 (ja) 1990-06-28 2000-10-16 シャープ株式会社 半導体集積回路装置
JPH05109892A (ja) 1991-10-17 1993-04-30 Nec Corp 集積回路の配線設計方法
JPH081948B2 (ja) 1993-02-12 1996-01-10 日本電気株式会社 半導体集積回路の製造方法
JPH06326190A (ja) 1993-05-17 1994-11-25 Nec Ic Microcomput Syst Ltd Ｌｓｉ設計に於けるビルディング・ブロック方式の自動 配線方法
JPH0737987A (ja) 1993-07-19 1995-02-07 Hitachi Ltd 半導体集積回路配線方法
US6002857A (en) * 1996-11-14 1999-12-14 Avant! Corporation Symbolic constraint-based system for preroute reconstruction following floorplan incrementing

Also Published As

Publication number Publication date
US6226775B1 (en) 2001-05-01
KR19990023819A (ko) 1999-03-25
JPH1167923A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
JP2776120B2 (ja) 集積回路の電源配線布設方法
JPS59154055A (ja) 論理回路基板上の素子配置方法
US5196362A (en) Multilayer wiring method of on-chip modification for an lsi
JP2002259477A (ja) 半導体回路設計変更方法
JP2002110797A (ja) クロック配線の設計方法
KR100275980B1 (ko) 반도체 집적 회로, 그 배선 설계 방법, 및 그 방법을 기록하는기록 매체
JP2005158075A (ja) 相互接続対応の集積回路設計
JP2000277617A (ja) Ａｓｉｃ設計方法およびａｓｉｃ設計装置
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
JP3925679B2 (ja) 半導体装置および半導体設計装置
JP2872216B1 (ja) マクロの設計方法
JP2910734B2 (ja) レイアウト方法
JP2967174B2 (ja) 設計装置
JP3139400B2 (ja) 半導体集積回路のレイアウト方法
JP3221567B2 (ja) 半導体集積回路及びクロック供給方法
JP2833886B2 (ja) 半導体集積回路の自動レイアウト手法
JP3204381B2 (ja) 半導体装置の自動配置配線方法
JP2910730B2 (ja) 階層レイアウト設計方法および階層レイアウト設計装置
JP3128908B2 (ja) 配線レイアウト設計のためのエディタ
JP2943282B2 (ja) 集積回路設計装置
JPH08186178A (ja) 半導体集積回路の論理シミュレーション方法
JP3398710B2 (ja) 汎用メモリマクロ化処理装置及び汎用メモリマクロ化処理方法
JP3130880B2 (ja) 半導体集積回路の階層レイアウト設計方法
JP2946682B2 (ja) 集積回路設計装置
JPH06209044A (ja) 半導体集積回路の設計装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee