JPH11122506A - 映像信号処理回路およびコンピュータシステム - Google Patents

映像信号処理回路およびコンピュータシステム

Info

Publication number
JPH11122506A
JPH11122506A JP9284041A JP28404197A JPH11122506A JP H11122506 A JPH11122506 A JP H11122506A JP 9284041 A JP9284041 A JP 9284041A JP 28404197 A JP28404197 A JP 28404197A JP H11122506 A JPH11122506 A JP H11122506A
Authority
JP
Japan
Prior art keywords
video signal
power supply
processing circuit
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9284041A
Other languages
English (en)
Inventor
Toshiro Obitsu
敏郎 大櫃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9284041A priority Critical patent/JPH11122506A/ja
Priority to US09/040,424 priority patent/US6380982B1/en
Publication of JPH11122506A publication Critical patent/JPH11122506A/ja
Priority to US10/078,432 priority patent/US6621523B2/en
Priority to US11/229,447 priority patent/USRE40327E1/en
Priority to US11/827,147 priority patent/USRE42296E1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 【課題】 映像信号処理回路全体ならびにシステム全体
における消費電力の浪費を防止できるようにすることを
課題とする。 【解決手段】 映像信号処理回路３において、同期分離
回路５３により入力アナログ映像信号から水平同期信号
が分離され、同期信号監視用カウンタ回路５４により、
その水平同期信号の「Ｈ」期間が一定期間以上継続して
いるが確認されるとともに、その確認がとれた場合にＡ
／Ｄコンバータ４に対する電力供給が制御される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、アナログ映像信
号をＡ／Ｄ変換する際の電力供給を制御する映像信号処
理回路、およびその映像信号処理回路を適用したコンピ
ュータシステムに関する。
【０００２】
【従来の技術】近年、ノートタイプのパーソナルコンピ
ュータ等のコンピュータシステムにおいては、電池駆動
方式が一般的に採用されている。この電池駆動方式で
は、電池の寿命が駆動時間に対応しているので、駆動時
間は限られたものとなる。このため、上記コンピュータ
システムの場合には、システム全体の消費電力を落とし
て、システムの連続駆動時間を延ばす技術が要求されて
いる。
【０００３】ところが、現状では、Ａ／Ｄコンバータの
サンプリング回路には常時電源が投入されているため、
規格外の信号入力が行われたり、無信号状態が継続した
りしても、Ａ／Ｄ変換のためのサンプリング駆動が行わ
れる。このため、Ａ／Ｄコンバータおよびその周辺の映
像信号処理回路から、あるいはシステム全体からみる
と、サンプリング駆動が不要であるにもかかわらずＡ／
Ｄコンバータへの電源供給が行われるため、余分な消費
電力が費やされてシステム全体の稼働時間を短くしてい
た。
【０００４】このような消費電力の問題を解消する近似
技術として、例えば、特開平５−１７６３３３号公報や
同６−２９２０６２号公報がある。特開平５−１７６３
３３号公報には、映像信号処理回路において、入力され
た複合同期信号から垂直ブランキング期間を検出して、
その期間の間、Ａ／Ｄコンバータを電源オフにする技術
が開示されている。また、同６−２９２０６２号公報に
は、ビデオカメラのパワーセーブ方法として、録画スタ
ンバイ状態でＡ／Ｄコンバータを含むカメラブロックへ
の電源を切る技術が開示されている。
【０００５】
【発明が解決しようとする課題】上述した特開平５−１
７６３３３号公報，同６−２９２０６２号公報などのよ
うに、従来例によるコンピュータシステムでは、垂直ブ
ランキング期間のように映像信号処理の一定期間だけを
消費電力の節約にあてたり、録画スタンバイ状態のよう
にシステム側の動作状況から消費電力の節約を図るよう
にしていた。
【０００６】しかしながら、実際に、映像信号処理に対
してリアルタイムに対処するには、入力される映像信号
そのものを判断して消費電力を制御するというアプロー
チが必要であった。
【０００７】したがって、この発明は、入力される映像
信号そのものに着目して、映像信号に応じて不要なＡ／
Ｄ変換をなくすことで、回路全体における消費電力の浪
費を防止することが可能な映像信号処理回路を提供する
ことを第１の目的とする。
【０００８】また、この発明は、上記第１の目的を達成
する映像信号処理回路を適用することにより、システム
全体における消費電力の浪費を防止することが可能なコ
ンピュータシステムを提供することを第２の目的とす
る。
【０００９】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、請求項１の発明に係る映像信号処
理回路は、電力供給に応じて入力アナログ映像信号をデ
ィジタル映像信号に変換するＡ／Ｄ変換手段と、前記入
力アナログ映像信号の同期信号に基づいて前記Ａ／Ｄ変
換手段に対する電力供給を制御する電力制御手段と、を
備えたことを特徴とする。
【００１０】この請求項１の発明によれば、入力アナロ
グ映像信号の同期信号に基づいてＡ／Ｄ変換のための電
力供給を制御するようにしたので、映像信号に応じて不
要なＡ／Ｄ変換がなくなり、これによって、回路全体に
おける消費電力の浪費を防止することが可能である。
【００１１】また、請求項２の発明に係る映像信号処理
回路は、電力供給に応じて入力アナログ映像信号をディ
ジタル映像信号に変換するＡ／Ｄ変換手段と、前記入力
アナログ映像信号から同期信号を分離する同期分離手段
と、前記同期分離手段により分離された同期信号が所定
の条件を満たしているか否かを監視する監視手段と、前
記監視手段の監視により前記所定の条件を満たしている
ことが確認された場合にのみ前記Ａ／Ｄ変換手段に対し
て電力供給を行う電力供給手段と、を備えたことを特徴
とする。
【００１２】この請求項２の発明によれば、入力アナロ
グ映像信号から分離された同期信号が所定の条件を満た
している場合にのみＡ／Ｄ変換のための電力供給を行う
ようにしたので、所定の条件を満たさない映像信号に対
する不要なＡ／Ｄ変換がなくなり、これによって、回路
全体における消費電力の浪費を防止することが可能であ
る。
【００１３】また、請求項３の発明に係る映像信号処理
回路は、電力供給に応じて入力アナログ映像信号をディ
ジタル映像信号に変換するＡ／Ｄ変換手段と、前記入力
アナログ映像信号から水平同期信号を分離する同期分離
手段と、前記同期分離手段により分離された水平同期信
号の「Ｈ」期間が一定期間以上継続するか否かを監視す
る監視手段と、前記監視手段の監視により前記一定期間
以上の継続が確認された場合にのみ前記Ａ／Ｄ変換手段
に対して電力供給を行う電力供給手段と、を備えたこと
を特徴とする。
【００１４】この請求項３の発明によれば、入力アナロ
グ映像信号から分離された水平同期信号の「Ｈ」期間が
一定期間以上継続した場合にのみＡ／Ｄ変換のための電
力供給を行うようにしたので、水平同期信号の「Ｈ」期
間が一定期間に満たない映像信号に対する不要なＡ／Ｄ
変換がなくなり、これによって、回路全体における消費
電力の浪費を防止することが可能である。
【００１５】また、請求項４の発明に係る映像信号処理
回路は、請求項２または３の発明において、前記監視手
段は、前記同期分離手段により分離された水平同期信号
の乱れも監視して、その乱れが確認された場合に前記電
力供給手段に対して電力供給を停止させることを特徴と
する。
【００１６】この請求項４の発明によれば、入力アナロ
グ映像信号から分離された水平同期信号に乱れが確認さ
れた場合に電力供給を停止するようにしたので、正規に
電力供給を開始した後、水平同期信号の変化に応じてリ
アルタイムに電力供給を制御することができ、これによ
って、回路全体においてリアルタイムに消費電力の削減
を実現することが可能である。
【００１７】また、請求項５の発明に係るコンピュータ
システムは、外部機器に接続され、前記外部機器から入
力されたアナログ映像信号に基づいて画像処理を行うコ
ンピュータシステムにおいて、前記外部機器から入力さ
れたアナログ映像信号に基づいてディジタル映像信号を
生成する映像信号処理回路と、前記映像信号処理回路に
より生成されたディジタル映像信号に基づいて画像処理
を行う画像処理回路と、前記コンピュータシステム内で
電力を供給する電源と、を備え、前記映像信号処理回路
は、電力供給に応じて入力アナログ映像信号をディジタ
ル映像信号に変換するＡ／Ｄ変換手段と、前記入力アナ
ログ映像信号に基づいて前記Ａ／Ｄ変換手段に対する前
記電源の電力供給を制御する電力制御手段と、を有した
ことを特徴とする。
【００１８】この請求項５の発明によれば、映像信号処
理回路において、入力アナログ映像信号の同期信号に基
づいてＡ／Ｄ変換のための電源による電力供給を制御す
るようにしたので、映像信号に応じて不要なＡ／Ｄ変換
がなくなり、これによって、システム全体における消費
電力の浪費を防止することが可能である。
【００１９】また、請求項６の発明に係るコンピュータ
システムは、外部機器に接続され、前記外部機器から入
力されたアナログ映像信号に基づいて画像処理を行うコ
ンピュータシステムにおいて、前記外部機器から入力さ
れたアナログ映像信号に基づいてディジタル映像信号を
生成する映像信号処理回路と、前記映像信号処理回路に
より生成されたディジタル映像信号に基づいて画像処理
を行う画像処理回路と、前記コンピュータシステム内で
電力を供給する電源と、を備え、前記映像信号処理回路
は、電力供給に応じて入力アナログ映像信号をディジタ
ル映像信号に変換するＡ／Ｄ変換手段と、前記入力アナ
ログ映像信号から同期信号を分離する同期分離手段と、
前記同期分離手段により分離された同期信号が所定の条
件を満たしているか否かを監視する監視手段と、前記監
視手段の監視により前記所定の条件を満たしていること
が確認された場合にのみ前記Ａ／Ｄ変換手段に対して前
記電源の電力供給を行う電力供給手段と、を有したこと
を特徴とする。
【００２０】この請求項６の発明によれば、映像信号処
理回路において、入力アナログ映像信号から分離された
同期信号が所定の条件を満たしている場合にのみＡ／Ｄ
変換のための電源による電力供給を行うようにしたの
で、所定の条件を満たさない映像信号に対する不要なＡ
／Ｄ変換がなくなり、これによって、システム全体にお
ける消費電力の浪費を防止することが可能である。
【００２１】また、請求項７の発明に係るコンピュータ
システムは、外部機器に接続され、前記外部機器から入
力されたアナログ映像信号に基づいて画像処理を行うコ
ンピュータシステムにおいて、前記外部機器から入力さ
れたアナログ映像信号に基づいてディジタル映像信号を
生成する映像信号処理回路と、前記映像信号処理回路に
より生成されたディジタル映像信号に基づいて画像処理
を行う画像処理回路と、前記コンピュータシステム内で
電力を供給する電源と、を備え、前記映像信号処理回路
は、電力供給に応じて入力アナログ映像信号をディジタ
ル映像信号に変換するＡ／Ｄ変換手段と、前記入力アナ
ログ映像信号から水平同期信号を分離する同期分離手段
と、前記同期分離手段により分離された水平同期信号の
「Ｈ」期間が一定期間以上継続するか否かを監視する監
視手段と、前記監視手段の監視により前記一定期間以上
の継続が確認された場合にのみ前記Ａ／Ｄ変換手段に対
して前記電源の電力供給を行う電力供給手段と、を有し
たことを特徴とする。
【００２２】この請求項７の発明によれば、映像信号処
理回路において、入力アナログ映像信号から分離された
水平同期信号の「Ｈ」期間が一定期間以上継続した場合
にのみＡ／Ｄ変換のための電源による電力供給を行うよ
うにしたので、水平同期信号の「Ｈ」期間が一定期間に
満たない映像信号に対する不要なＡ／Ｄ変換がなくな
り、これによって、システム全体における消費電力の浪
費を防止することが可能である。
【００２３】また、請求項８の発明に係るコンピュータ
システムは、請求項６または７の発明において、前記監
視手段は、前記同期分離手段により分離された水平同期
信号の乱れも監視して、その乱れが確認された場合に前
記電力供給手段に対して電力供給を停止させることを特
徴とする。
【００２４】この請求項８の発明によれば、映像信号処
理回路において、入力アナログ映像信号から分離された
水平同期信号に乱れが確認された場合に電力供給を停止
するようにしたので、正規に電力供給を開始した後、水
平同期信号の変化に応じてリアルタイムに電源による電
力供給を制御することができ、これによって、システム
全体においてリアルタイムに消費電力の削減を実現する
ことが可能である。
【００２５】
【発明の実施の形態】以下に添付図面を参照して、この
発明に係る映像信号処理回路およびコンピュータシステ
ムの好適な実施の形態を詳細に説明する。なお、以下に
説明する実施の形態では、テレビジョン方式としてＮＴ
ＳＣ方式を例に挙げる。
【００２６】まず、システム構成について説明する。図
１はこの発明の一実施の形態によるコンピュータシステ
ムを示すブロック図である。図１には、コンピュータシ
ステムの一例としてパーソナルコンピュータ１が示され
ている。このパーソナルコンピュータ１は、ビデオデッ
キ，ビデオカメラ，レーザディスク等の入力装置を接続
して映像信号入力のインタフェースを司る入力Ｉ／Ｆ
２、映像信号処理回路３、装置内に電力を供給する電池
よりなる電源６、画像処理回路７、および、モニタ，ビ
デオデッキ，プロジェクタ等の出力機器を接続して映像
信号出力のインタフェースを司る出力Ｉ／Ｆ８より構成
される。なお、ビデオデッキの場合には、このパーソナ
ルコンピュータ１に接続することで録画，再生のいずれ
にも対応することから、入力Ｉ／Ｆ２および出力Ｉ／Ｆ
３を共有させた接続となる。
【００２７】映像信号処理回路３は、入力Ｉ／Ｆ２を介
して入力されるアナログ映像信号をディジタル映像信号
に変換するＡ／Ｄコンバータ４と、電源６に接続され、
そのＡ／Ｄコンバータ４に対して入力アナログ映像信号
から分離された水平同期信号に従って電力供給を制御す
る電力制御回路５とにより構成される。
【００２８】画像処理回路７は、映像信号処理回路３に
よりＡ／Ｄ変換されたディジタル映像信号をグラフィッ
ク処理して出力データ（表示データ）を形成し、その出
力データを出力Ｉ／Ｆ８を介してモニタ，ビデオデッ
キ，プロジェクタ等に出力する。なお、パーソナルコン
ピュータ１自身に表示モニタが具備されている場合に
は、出力データは画像処理回路７から表示モニタにも出
力される。
【００２９】続いて映像信号処理回路３について詳述す
る。図２は映像信号処理回路３を示すブロック図であ
る。映像信号処理回路３は、図１に示したように、Ａ／
Ｄコンバータ４と電力制御回路５とに区分される。
【００３０】電力制御回路５は、図２に示したように、
電源回路５１、クロックジェネレータ５２、同期分離回
路５３、同期信号監視用カウンタ回路５４、基準電源５
５、およびサンプリングクロック回路５６により構成さ
れる。電源回路５１は、電源６から供給されるディジタ
ル電源ＶＤＤを取り込んでクロックジェネレータ５２，
同期分離回路５３，同期信号監視用カウンタ回路５４に
供給する。
【００３１】クロックジェネレータ５２は、基本クロッ
クを分周して同期信号監視用カウンタ回路５４，サンプ
リングクロック回路５６それぞれに応じたクロック生成
を行う。このクロックジェネレータ５２は、同期分離回
路５３に対してクロックＣＬＫ２およびノイズクリアク
ロックＮＣＬＲＣを出力する。同期分離回路５３は、電
源回路５１からディジタル電源ＶＤＤの供給を受け、入
力されるＮＴＳＣ信号ＶＩＮに基づいて同期分離を行
う。この同期分離回路５３は、同期分離によって得られ
る水平同期信号ＨＳＹＮＣ，垂直同期信号ＶＳＹＮＣ，
複合信号ＣＳＹＮＣを同期信号監視用カウンタ回路５４
へ出力する。
【００３２】同期信号監視用カウンタ回路５４は、電源
回路５１からディジタル電源ＶＤＤの供給を受け、クロ
ックジェネレータ５２からのクロックＣＬＫ２，ノイズ
クリアクロックＮＣＬＲＣのタイミングに従って同期分
離回路５３から供給される同期信号の期間を監視する。
この同期信号監視用カウンタ回路５４は、特に、水平同
期信号ＨＳＹＮＣを監視して、その水平同期信号ＨＳＹ
ＮＣが一定期間（例えば４４．１μｓ）継続して「Ｈ」
状態となった場合に正規の映像信号が入力されたものと
してパワーオン信号ＰＯＷＯＮを基準電源５５に送出す
る。
【００３３】ここで、電源回路５１から常に電源が供給
される回路は、クロックジェネレータ５２，同期分離回
路５３および同期信号監視用カウンタ回路５４である。
【００３４】基準電源５５は、ディジタル電源ＶＤＤお
よび最高基準電圧ＶＲＴから最低基準電圧ＶＲＢ間で可
変のアナログ電源ＡＶＤＤの供給を受け、同期信号監視
用カウンタ回路５４からパワーオン信号ＰＯＷＯＮが受
け付けられた場合にのみサンプリングクロック回路５６
およびＡ／Ｄコンバータ４へディジタル電源ＶＤＤを供
給する。サンプリングクロック回路５６は、基準電源５
５からディジタル電源ＶＤＤの供給があった場合にのみ
クロックジェネレータ５２から供給されるクロックに従
うサンプリングクロックをＡ／Ｄコンバータ４に出力す
る。
【００３５】Ａ／Ｄコンバータ４は、基準電源５５から
の電源供給はもちろん、サンプリングクロック回路５６
からサンプリングクロックの供給がないと変換動作を実
施できないものとする。Ａ／Ｄコンバータ４の電源供給
先は図示せぬ内部のサンプリングコンパレータなどであ
る。また、Ａ／Ｄコンバータ４は、サンプリングコンパ
レータにおいてサンプリングクロック回路５６のサンプ
リングクロックに従って入力されるＮＴＳＣ信号ＶＩＮ
をＡ／Ｄ変換する。ここでは、出力されるデジタル映像
信号をＤ１〜Ｄ８までの８ビットとする。
【００３６】以上の電源制御回路５においては、同期分
離回路５３に複合信号であるＮＴＳＣ信号ＶＩＮが入力
されると、そこで水平同期信号ＨＳＹＮＣと垂直同期信
号ＶＳＹＮＣとが取り出される。これら水平同期信号Ｈ
ＳＹＮＣおよび垂直同期信号ＶＳＹＮＣにより、水平同
期期間とその水平同期期間の前後の等化パルス期間が判
別され、水平同期パルスが判別される。
【００３７】同期信号監視用カウンタ回路５４では、こ
の水平同期パルスが監視される。その際、水平同期信号
の「Ｈ」（ハイ）期間がサンプリング（カウント）され
る。正常な映像信号であれば、５８．８μｓであるが、
ノイズの影響を考慮して、１２４ｎｓぐらいのクロック
でサンプリングを行う。したがって、サンプリングによ
り例えば「Ｈ」期間が４４．１μｓ継続した場合には、
同期信号監視用カウンタ回路５４は正常な映像信号（複
合信号）が入力されていると判断する。
【００３８】同期信号監視用カウンタ回路５４におい
て、正常な映像信号の入力が確認された場合には、そこ
から基準電源５５に対してＡ／Ｄコンバータ４に対して
電源供給を指示するパワーオン信号ＰＯＷＯＮが出力さ
れる。基準電源５５は、そのパワーオン信号ＰＯＷＯＮ
が入力された場合にのみ、ディジタル電源ＶＤＤをＡ／
Ｄコンバータ４に対して供給する。
【００３９】具体的には、基準電源５５によりＡ／Ｄコ
ンバータ４およびサンプリングクロック回路５６に電源
供給が行われる。これにより、サンプリングクロック回
路５６では、クロックジェネレータ５２から送られてく
るクロックに基づくサンプリングクロックの供給動作が
開始される。そのサンプリングクロックがＡ／Ｄコンバ
ータ４に供給されることにより、Ａ／Ｄコンバータ４で
はサンプリングコンパレータを駆動することができる。
また、Ａ／Ｄコンバータ４では、そのサンプリングコン
パレータなどの回路が駆動されると、入力されるＮＴＳ
Ｃ信号ＶＩＮに基づくＡ／Ｄ変換が実施される。
【００４０】また、同期信号監視用カウンタ回路５４に
おいて、上述した監視動作は常時行われる。したがっ
て、正常な映像信号（複合信号）の入力が確認できなく
なった時点でリアルタイムに、基準電源５５に対してパ
ワーオン信号ＰＯＷＯＮの出力が停止される。すなわ
ち、その停止に伴ってサンプリングクロック回路５６は
もちろん、Ａ／Ｄコンバータ４への電源供給が中止され
る。
【００４１】ここで、正常でない映像信号（複合信号）
とは、映像信号も文字情報も正確に再生できないレベル
をもつ信号をいう。一例として、無信号やノイズ等が含
まれる。
【００４２】さらに、同期信号監視用カウンタ回路５４
の一構成例を挙げてびその動作例について詳述する。ま
ず、構成例について説明する。図３は同期信号監視用カ
ウンタ回路５４を示す回路図である。同期信号監視用カ
ウンタ回路５４は、図３に示したように、クロックカウ
ンタ５０１〜５０３、フリップフロップ５０４〜５０
８、インバータ５０９および５１０、ＮＯＲ回路５１１
〜５１４、およびＮＡＮＤ回路５１５より構成される。
【００４３】図３において、水平同期信号ＨＳＹＮＣは
同期分離回路５３から出力される信号であり、反転信号
ＩＨはイバータ５０９から出力される信号である。垂直
同期信号ＶＳＹＮＣは同期分離回路５３から出力される
信号であり、出力Ｑ３はクロックカウンタ５０１から出
力される信号である。出力Ｑ＃（反転信号）はフリップ
フロップ５０４から出力される信号であり、Ｑ１はクロ
ックカウンタ５０２から出力される信号である。
【００４４】出力信号ＱＮはＮＯＲ回路５１２から出力
される信号であり、反転信号ＩＱＸはインバータ５１０
から出力される信号である。そして、パワーオン信号Ｐ
ＯＷＯＮはフリップフロップ５０８から出力される信号
である。垂直同期信号ＡＶＳＹＮＣは、ＮＡＮＤ５１５
から出力される信号であり、ノイズを含まない信号であ
る。
【００４５】つぎに、図４を参照して図３に示したカウ
ンタ回路５４によるＡ／Ｄコンバータ４の電力制御動作
について説明する。図４はこの実施の形態による電力制
御動作を説明するタイミングチャートである。
【００４６】水平同期信号ＨＳＹＮＣは、図４に示した
ように、等化パルス期間（３Ｈ），垂直同期期間（３
Ｈ），等化パルス期間（３Ｈ），水平同期パルスの期
間，等化パルス期間，垂直同期パルスの期間…のよう
に、各期間に応じた波形となる。この水平同期信号ＨＳ
ＹＮＣはインバータ５０９とフリップフロップ５０５に
入力される。インバータ５０９では、その水平同期信号
ＨＳＹＮＣが反転され、反転信号ＩＨとしてフリップフ
ロップ５０４，５０６およびクロックカウンタ５１０に
出力される。
【００４７】一方、垂直同期信号ＶＳＹＮＣにおいて
は、クロックカウンタ５０１において「Ｈ」期間がサン
プリング（カウント）され、その出力Ｑ３がＮＯＲ回路
５１１に出力される。この出力Ｑ３は、図４に示したよ
うに、垂直同期信号ＶＳＹＮＣが「Ｌ」レベルに切り替
わった後、水平同期パルスの期間まで保持される。
【００４８】フリップフロップ５０４には、反転信号Ｉ
ＨがクロックＣＫとして入力され、ＮＯＲ回路５１１か
らクリア信号ＣＬＲが入るまでそのクロックＣＫのタイ
ミングで出力Ｑおよび出力Ｑ＃が出力される。この出力
Ｑ＃はクロックカウンタ５０２に出力され、リセット信
号Ｒとして機能する。
【００４９】クロックカウンタ５０１の出力Ｑ３が
「Ｌ」レベルに切り替わり、水平同期信号ＨＳＹＮＣが
最初に「Ｌ」レベルになった後、水平同期信号ＨＳＹＮ
Ｃについて、「Ｈ」レベルの継続期間がクロックカウン
タ５０２によりサンプリング（カウント）される。その
期間が４４．１μｓ継続した場合には、クロックカウン
タ５０２のサンプリングが完了して、出力Ｑ１が１パル
ス出力する。これに伴ってフリップフロップ５０５の出
力Ｑが「Ｈ」レベルとなり、これが保持される。なお、
クロックカウンタ５０２の出力Ｑ９は、後段のフリップ
フロップ５０６のクロックＣＫ入力となる。
【００５０】このとき、フリップフロップ５０６の出力
Ｑは「Ｌ」レベルであることから、ＮＯＲ回路５１２の
出力ＱＮが「Ｈ」レベルに切り替わる。この出力ＱＮ
は、水平同期パルスの期間が終了するまで保持される。
すなわち、水平同期パルスの期間後、等化パルス期間の
最初の「Ｈ」レベルへの切り替わりのタイミングでクロ
ックカウンタ５０３およびインバータ５１０の出力すな
わち反転信号ＩＱＸが１パルスだけ「Ｈ」レベルとな
る。ここで、クロックカウンタ５０３は、反転信号ＩＨ
およびフリップフロップ５０６の出力Ｑ＃に基づいて垂
直同期信号ＶＳＹＮＣの終わりをカウントしてフリップ
フロップ５０５にクリアをかけるように動作する。そし
て、このクロックカウンタ５０３は、再度、つぎの垂直
同期信号ＶＳＹＮＣの同期をみる。
【００５１】これに伴ってフリップフロップ５０５には
クリアＣＬＲ入力が入り、出力Ｑがリセットされる。こ
のため、ＮＯＲ回路５１２の出力ＱＮは「Ｈ」期間を終
了する。このように出力ＱＮが「Ｌ」レベルに切り替わ
っても、フリップフロップ５０８は、水平同期信号ＨＳ
ＹＮＣに乱れが生じるまで、基準電源５５に対してパワ
ーオン信号ＰＯＷＯＮを継続して出力する。
【００５２】ここで、クロックカウンタ５０２には、ク
ロックジェネレータ５２からクロックＣＬＫ２が入力さ
れる。このクロックＣＬＫ２は水平同期信号ＨＳＹＮＣ
内の水平同期信号ＶＳＹＮＣを見つけるためのクロック
として機能する。
【００５３】また、ＮＡＮＤ５１２から出力される垂直
同期信号ＡＶＳＹＮＣはノイズのない信号であり、ＮＯ
Ｒ回路５１３に入力される。このＮＯＲ回路５１３で
は、垂直同期信号ＡＶＳＹＮＣおよび複合信号ＣＳＹＮ
Ｃにより映像信号が無信号か判定される。その判定結果
は後段のＮＯＲ回路５１４に出力される。ＮＯＲ回路５
１４では、ＮＯＲ回路５１３の判定結果とノイズクリア
クロックＮＣＬＲＣのタイミングで出力されるフリップ
フロップ５０７の出力Ｑ＃とに基づいて正常な映像信号
の入力があるのか否か判定される。このＮＯＲ回路５１
４からの出力はフリップフロップ５０８に供給される。
【００５４】その結果、フリップフロップ５０８に対し
て「Ｌ」レベルの信号が出力され、フリップフロップ５
０８においてパワーオン信号ＰＯＷＯＮの出力が停止さ
れる。
【００５５】ここで、クロックジェネレータ５２からの
ノイズクリアクロックＮＣＬＲＣは水平同期信号ＨＳＹ
ＮＣにおける水平同期期間のノイズを検出するクロック
である。すなわち、このノイクリアクロックＮＣＬＲＣ
によりノイズから垂直同期期間であると判断を間違えな
いようにすることができる。
【００５６】以上説明したように、この実施の形態によ
れば、映像信号処理回路３において、入力アナログ映像
信号から分離された水平同期信号の「Ｈ」期間が一定期
間以上継続した場合にのみＡ／Ｄコンバータ４のために
電源６による電力供給を行うようにしたので、水平同期
信号の「Ｈ」期間が一定期間に満たない映像信号に対す
る不要なＡ／Ｄ変換がなくなる。これによって、映像信
号処理回路３はもちろんシステム全体における消費電力
の浪費を防止することが可能である。
【００５７】また、映像信号処理回路３において、入力
アナログ映像信号から分離された水平同期信号に乱れが
確認された場合に電源６の電力供給を停止するようにし
たので、正規に電力供給を開始した後、水平同期信号の
変化に応じてリアルタイムに電源による電力供給を制御
することができる。これによって、映像信号処理回路３
はもちろんシステム全体においてリアルタイムに消費電
力の削減を実現することが可能である。
【００５８】さて、上述した実施の形態では、ＮＴＳＣ
方式を例に挙げていたが、この発明はこれに限定さえる
ものではなく、その他にＰＡＬ方式，ＳＥＣＡＭ方式な
どへの適用も可能である。
【００５９】以上、この発明を前述の実施の形態により
説明したが、この発明の主旨の範囲内で種々の変形が可
能であり、これらをこの発明の範囲から排除するもので
はない。
【００６０】
【発明の効果】以上説明したように、請求項１の発明に
よれば、入力アナログ映像信号の同期信号に基づいてＡ
／Ｄ変換のための電力供給を制御するようにしたので、
映像信号に応じて不要なＡ／Ｄ変換がなくなり、これに
よって、回路全体における消費電力の浪費を防止するこ
とが可能な映像信号処理回路が得られるという効果を奏
する。
【００６１】また、請求項２の発明によれば、入力アナ
ログ映像信号から分離された同期信号が所定の条件を満
たしている場合にのみＡ／Ｄ変換のための電力供給を行
うようにしたので、所定の条件を満たさない映像信号に
対する不要なＡ／Ｄ変換がなくなり、これによって、回
路全体における消費電力の浪費を防止することが可能な
映像信号処理回路が得られるという効果を奏する。
【００６２】また、請求項３の発明によれば、入力アナ
ログ映像信号から分離された水平同期信号の「Ｈ」期間
が一定期間以上継続した場合にのみＡ／Ｄ変換のための
電力供給を行うようにしたので、水平同期信号の「Ｈ」
期間が一定期間に満たない映像信号に対する不要なＡ／
Ｄ変換がなくなり、これによって、回路全体における消
費電力の浪費を防止することが可能な映像信号処理回路
が得られるという効果を奏する。
【００６３】また、請求項４の発明によれば、請求項２
または３の発明において、入力アナログ映像信号から分
離された水平同期信号に乱れが確認された場合に電力供
給を停止するようにしたので、正規に電力供給を開始し
た後、水平同期信号の変化に応じてリアルタイムに電力
供給を制御することができ、これによって、回路全体に
おいてリアルタイムに消費電力の削減を実現することが
可能な映像信号処理回路が得られるという効果を奏す
る。
【００６４】また、請求項５の発明によれば、映像信号
処理回路において、入力アナログ映像信号の同期信号に
基づいてＡ／Ｄ変換のための電源による電力供給を制御
するようにしたので、映像信号に応じて不要なＡ／Ｄ変
換がなくなり、これによって、システム全体における消
費電力の浪費を防止することが可能なコンピュータシス
テムが得られるという効果を奏する。
【００６５】また、請求項６の発明によれば、映像信号
処理回路において、入力アナログ映像信号から分離され
た同期信号が所定の条件を満たしている場合にのみＡ／
Ｄ変換のための電源による電力供給を行うようにしたの
で、所定の条件を満たさない映像信号に対する不要なＡ
／Ｄ変換がなくなり、これによって、システム全体にお
ける消費電力の浪費を防止することが可能なコンピュー
タシステムが得られるという効果を奏する。
【００６６】また、請求項７の発明によれば、映像信号
処理回路において、入力アナログ映像信号から分離され
た水平同期信号の「Ｈ」期間が一定期間以上継続した場
合にのみＡ／Ｄ変換のための電源による電力供給を行う
ようにしたので、水平同期信号の「Ｈ」期間が一定期間
に満たない映像信号に対する不要なＡ／Ｄ変換がなくな
り、これによって、システム全体における消費電力の浪
費を防止することが可能なコンピュータシステムが得ら
れるという効果を奏する。
【００６７】また、請求項８の発明によれば、請求項６
または７の発明において、映像信号処理回路において、
入力アナログ映像信号から分離された水平同期信号に乱
れが確認された場合に電力供給を停止するようにしたの
で、正規に電力供給を開始した後、水平同期信号の変化
に応じてリアルタイムに電源による電力供給を制御する
ことができ、これによって、システム全体においてリア
ルタイムに消費電力の削減を実現することが可能なコン
ピュータシステムが得られるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の一実施の形態によるコンピュータシ
ステムを示すブロック図である。
【図２】図１に示したコンピュータシステム内の映像信
号処理回路を示すブロック図である。
【図３】図２に示した映像信号処理回路内の同期信号監
視用カウンタ回路を示す回路図である。
【図４】この実施の形態による動作を説明するタイミン
グチャートである。
【符号の説明】
１ パーソナルコンピュータ ３ 映像信号処理回路 ４ Ａ／Ｄコンバータ ５ 電力制御部 ６ 電源 ７ 画像処理回路 ５２ クロックジェネレータ（同期分離手段，監視手
段） ５３ 同期分離回路（同期分離手段） ５４ 同期信号監視用カウンタ回路（監視手段） ５５ 基準電源（電源供給手段）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年６月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正内容】
【００５２】ここで、クロックカウンタ５０２には、ク
ロックジェネレータ５２からクロックＣＬＫ２が入力さ
れる。このクロックＣＬＫ２は水平同期信号ＨＳＹＮＣ
内の垂直同期信号ＶＳＹＮＣを見つけるためのクロック
として機能する。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 電力供給に応じて入力アナログ映像信号
    をディジタル映像信号に変換するＡ／Ｄ変換手段と、 前記入力アナログ映像信号の同期信号に基づいて前記Ａ
    ／Ｄ変換手段に対する電力供給を制御する電力制御手段
    と、 を備えたことを特徴とする映像信号処理回路。
  2. 【請求項２】 電力供給に応じて入力アナログ映像信号
    をディジタル映像信号に変換するＡ／Ｄ変換手段と、 前記入力アナログ映像信号から同期信号を分離する同期
    分離手段と、 前記同期分離手段により分離された同期信号が所定の条
    件を満たしているか否かを監視する監視手段と、 前記監視手段の監視により前記所定の条件を満たしてい
    ることが確認された場合にのみ前記Ａ／Ｄ変換手段に対
    して電力供給を行う電力供給手段と、 を備えたことを特徴とする映像信号処理回路。
  3. 【請求項３】 電力供給に応じて入力アナログ映像信号
    をディジタル映像信号に変換するＡ／Ｄ変換手段と、 前記入力アナログ映像信号から水平同期信号を分離する
    同期分離手段と、 前記同期分離手段により分離された水平同期信号の
    「Ｈ」（ハイ）期間が一定期間以上継続するか否かを監
    視する監視手段と、 前記監視手段の監視により前記一定期間以上の継続が確
    認された場合にのみ前記Ａ／Ｄ変換手段に対して電力供
    給を行う電力供給手段と、 を備えたことを特徴とする映像信号処理回路。
  4. 【請求項４】 前記監視手段は、前記同期分離手段によ
    り分離された水平同期信号の乱れも監視して、その乱れ
    が確認された場合に前記電力供給手段に対して電力供給
    を停止させることを特徴とする請求項２または３に記載
    の映像信号処理回路。
  5. 【請求項５】 外部機器に接続され、前記外部機器から
    入力されたアナログ映像信号に基づいて画像処理を行う
    コンピュータシステムにおいて、 前記外部機器から入力されたアナログ映像信号に基づい
    てディジタル映像信号を生成する映像信号処理回路と、 前記映像信号処理回路により生成されたディジタル映像
    信号に基づいて画像処理を行う画像処理回路と、 前記コンピュータシステム内で電力を供給する電源と、 を備え、 前記映像信号処理回路は、 電力供給に応じて入力アナログ映像信号をディジタル映
    像信号に変換するＡ／Ｄ変換手段と、 前記入力アナロ
    グ映像信号に基づいて前記Ａ／Ｄ変換手段に対する前記
    電源の電力供給を制御する電力制御手段と、 を有したことを特徴とするコンピュータシステム。
  6. 【請求項６】 外部機器に接続され、前記外部機器から
    入力されたアナログ映像信号に基づいて画像処理を行う
    コンピュータシステムにおいて、 前記外部機器から入力されたアナログ映像信号に基づい
    てディジタル映像信号を生成する映像信号処理回路と、 前記映像信号処理回路により生成されたディジタル映像
    信号に基づいて画像処理を行う画像処理回路と、 前記コンピュータシステム内で電力を供給する電源と、 を備え、 前記映像信号処理回路は、 電力供給に応じて入力アナログ映像信号をディジタル映
    像信号に変換するＡ／Ｄ変換手段と、 前記入力アナログ映像信号から同期信号を分離する同期
    分離手段と、 前記同期分離手段により分離された同期信号が所定の条
    件を満たしているか否かを監視する監視手段と、 前記監視手段の監視により前記所定の条件を満たしてい
    ることが確認された場合にのみ前記Ａ／Ｄ変換手段に対
    して前記電源の電力供給を行う電力供給手段と、を有し
    たことを特徴とするコンピュータシステム。
  7. 【請求項７】 外部機器に接続され、前記外部機器から
    入力されたアナログ映像信号に基づいて画像処理を行う
    コンピュータシステムにおいて、 前記外部機器から入力されたアナログ映像信号に基づい
    てディジタル映像信号を生成する映像信号処理回路と、 前記映像信号処理回路により生成されたディジタル映像
    信号に基づいて画像処理を行う画像処理回路と、 前記コンピュータシステム内で電力を供給する電源と、 を備え、 前記映像信号処理回路は、 電力供給に応じて入力アナログ映像信号をディジタル映
    像信号に変換するＡ／Ｄ変換手段と、 前記入力アナログ映像信号から水平同期信号を分離する
    同期分離手段と、 前記同期分離手段により分離された水平同期信号の
    「Ｈ」（ハイ）期間が一定期間以上継続するか否かを監
    視する監視手段と、 前記監視手段の監視により前記一定期間以上の継続が確
    認された場合にのみ前記Ａ／Ｄ変換手段に対して前記電
    源の電力供給を行う電力供給手段と、 を有したことを特徴とするコンピュータシステム。
  8. 【請求項８】 前記監視手段は、前記同期分離手段によ
    り分離された水平同期信号の乱れも監視して、その乱れ
    が確認された場合に前記電力供給手段に対して電力供給
    を停止させることを特徴とする請求項６または７に記載
    のコンピュータシステム。
JP9284041A 1997-10-16 1997-10-16 映像信号処理回路およびコンピュータシステム Pending JPH11122506A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9284041A JPH11122506A (ja) 1997-10-16 1997-10-16 映像信号処理回路およびコンピュータシステム
US09/040,424 US6380982B1 (en) 1997-10-16 1998-03-18 Video signal processing circuit and computer system
US10/078,432 US6621523B2 (en) 1997-10-16 2002-02-21 Video signal processing circuit and computer system
US11/229,447 USRE40327E1 (en) 1997-10-16 2005-09-16 Video signal processing circuit and computer system
US11/827,147 USRE42296E1 (en) 1997-10-16 2007-07-09 Video signal processing circuit and computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9284041A JPH11122506A (ja) 1997-10-16 1997-10-16 映像信号処理回路およびコンピュータシステム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008134299A Division JP4933488B2 (ja) 2008-05-22 2008-05-22 映像信号処理回路およびコンピュータシステム

Publications (1)

Publication Number Publication Date
JPH11122506A true JPH11122506A (ja) 1999-04-30

Family

ID=17673537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9284041A Pending JPH11122506A (ja) 1997-10-16 1997-10-16 映像信号処理回路およびコンピュータシステム

Country Status (2)

Country Link
US (4) US6380982B1 (ja)
JP (1) JPH11122506A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098918A (ja) * 2011-11-04 2013-05-20 Lapis Semiconductor Co Ltd 信号処理装置、半導体装置及び映像表示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11122506A (ja) * 1997-10-16 1999-04-30 Fujitsu Ltd 映像信号処理回路およびコンピュータシステム
KR100725797B1 (ko) * 1999-08-17 2007-06-08 톰슨 라이센싱 적응형 수평 ｓｙｎｃ 검출을 제공하는 방법 및 장치
JP2001282164A (ja) * 2000-03-31 2001-10-12 Sanyo Electric Co Ltd 表示装置用駆動装置
JP2005167774A (ja) * 2003-12-04 2005-06-23 Orion Denki Kk 映像音響機器
JP2006060699A (ja) * 2004-08-23 2006-03-02 Toshiba Corp 信号処理装置
JP4342424B2 (ja) * 2004-11-11 2009-10-14 株式会社東芝 映像信号処理装置
US7468760B2 (en) * 2005-03-31 2008-12-23 Mstar Semiconductor, Inc. Apparatus and related method for level clamping control
US20080143876A1 (en) * 2006-08-31 2008-06-19 James Kouramanis Video stream timing detection
US20080259214A1 (en) * 2007-04-17 2008-10-23 Matsushita Electric Industrial Co., Ltd. Video signal processing device, integrated circuit, and imaging apparatus
KR101388539B1 (ko) * 2008-02-12 2014-04-23 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 색 검출기

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5679583A (en) 1979-12-03 1981-06-30 Hitachi Ltd Synchronizing signal discriminator
JPS6010983A (ja) * 1983-06-30 1985-01-21 Mitsubishi Electric Corp テレビジヨン制御装置
US4736240A (en) * 1986-04-28 1988-04-05 Samuels James V Analog to digital video adapter
FR2607991B1 (fr) * 1986-12-05 1989-02-03 Radiotechnique Ind & Comm Alimentation a decoupage pour un televiseur muni d'un systeme de veille
JPS63203070A (ja) * 1987-02-19 1988-08-22 Fujitsu General Ltd 映像回路
US5543819A (en) * 1988-07-21 1996-08-06 Proxima Corporation High resolution display system and method of using same
JPH0410473U (ja) * 1990-05-15 1992-01-29
JPH05176333A (ja) 1991-12-19 1993-07-13 Canon Inc 映像信号処理回路
JPH0670264A (ja) 1992-08-20 1994-03-11 Fujitsu Ltd テレビ受像機
US5389952A (en) * 1992-12-02 1995-02-14 Cordata Inc. Low-power-consumption monitor standby system
JP3397248B2 (ja) 1993-03-31 2003-04-14 富士写真フイルム株式会社 カメラのパワーセーブ方法
JP3401823B2 (ja) 1993-03-31 2003-04-28 ソニー株式会社 画像コーデック用プロセッサ
KR970003439B1 (ko) * 1994-05-19 1997-03-18 삼성전자 주식회사 모니터의 전원 제어회로
JP3361909B2 (ja) * 1995-03-03 2003-01-07 エヌイーシー三菱電機ビジュアルシステムズ株式会社 ディスプレイ装置
US5900913A (en) * 1995-09-26 1999-05-04 Thomson Consumer Electronics, Inc. System providing standby operation of an auxiliary data decoder in a television receiver
JPH09134154A (ja) * 1995-11-07 1997-05-20 Sony Corp 映像表示装置
KR0177111B1 (ko) * 1996-02-24 1999-05-01 김광호 Tv 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치
JP3302560B2 (ja) 1996-04-09 2002-07-15 株式会社日立国際電気 片側短絡形マイクロストリップアンテナ
KR100225072B1 (ko) * 1996-12-18 1999-10-15 윤종용 포멧 콘버터
US6606410B2 (en) * 1997-01-17 2003-08-12 Samsung Electronics Co., Ltd. Method and apparatus for detecting a synchronous signal
JPH11122515A (ja) * 1997-10-15 1999-04-30 Komatsu Ltd モニタ用映像回路
JPH11122506A (ja) 1997-10-16 1999-04-30 Fujitsu Ltd 映像信号処理回路およびコンピュータシステム
JP4933488B2 (ja) 2008-05-22 2012-05-16 ドーサ アドバンスズ エルエルシー 映像信号処理回路およびコンピュータシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098918A (ja) * 2011-11-04 2013-05-20 Lapis Semiconductor Co Ltd 信号処理装置、半導体装置及び映像表示装置

Also Published As

Publication number Publication date
US6621523B2 (en) 2003-09-16
US20020075406A1 (en) 2002-06-20
US6380982B1 (en) 2002-04-30
USRE40327E1 (en) 2008-05-20
USRE42296E1 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
USRE42296E1 (en) Video signal processing circuit and computer system
KR960011562B1 (ko) 자동 동기 극성 제어 회로
KR100637821B1 (ko) 액정 표시 제어 장치
JP4933488B2 (ja) 映像信号処理回路およびコンピュータシステム
JP2005094399A (ja) デジタルビデオエンコーダ装置
US11689348B2 (en) Electronic apparatus and method for controlling the same, and non-transitory computer-readable storage medium
JP3091293B2 (ja) 映像再生速度変換装置
JP2002369096A (ja) テレビジョン受像器
JP3662997B2 (ja) デジタルエンコーダとフレームバッファー間の映像制御信号出力装置
JPS637593A (ja) 周波数変換回路及び周波数変換方法
JP2002055730A (ja) 情報処理装置
JPS63114491A (ja) ビデオプリンタ用信号処理装置
JP2723856B2 (ja) のこぎり波信号データ生成回路
JPH077640A (ja) 電子ビューファインダ付きビデオカメラ
JPH0441659Y2 (ja)
JPH09179540A (ja) 画像再生装置
KR19990041813A (ko) 채배주파수 발생회로
JPH0918741A (ja) 表示制御方法及び表示制御回路
JPH09152846A (ja) 液晶制御装置および液晶表示装置
JPH07129273A (ja) ビデオ撮像装置
JPH0779443A (ja) 映像信号の２ｈ位相補正回路
JPH10145691A (ja) 映像信号処理装置
JPH06276543A (ja) 映像信号処理回路
JPH08280042A (ja) タイミング発生回路
JPH0435521A (ja) パルス供給回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080325

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080502

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080515