JP3361909B2 - ディスプレイ装置 - Google Patents
ディスプレイ装置Info
- Publication number
- JP3361909B2 JP3361909B2 JP04397595A JP4397595A JP3361909B2 JP 3361909 B2 JP3361909 B2 JP 3361909B2 JP 04397595 A JP04397595 A JP 04397595A JP 4397595 A JP4397595 A JP 4397595A JP 3361909 B2 JP3361909 B2 JP 3361909B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- signal
- sync
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/005—Power supply circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Description
【０００１】
【産業上の利用分野】この発明は、映像信号を画面とし
て表示する陰極線管（以下ＣＲＴと呼ぶ）を用いたディ
スプレイ装置に関するものである。
て表示する陰極線管（以下ＣＲＴと呼ぶ）を用いたディ
スプレイ装置に関するものである。
【０００２】
【従来の技術】図４は、例えば特公平３−２１４８７１
号公報に示された従来のＣＲＴディスプレイ装置の一例
を示すブロック図で、図において、１は映像信号ＳＩを
増幅し、ＣＲＴ５に出力する映像増幅回路、２は映像信
号ＳＩ中の同期信号を分離して取り出す同期分離回路、
３はこの同期分離回路２より出力する同期信号に同期し
た鋸歯状波電流をＣＲＴ５の偏向コイル４に流す偏向回
路、７は偏向回路３の出力を入力してＣＲＴ５に高電圧
を供給する高圧回路、６は主回路である上記１、２、
３、７に電源電圧を供給する電源回路、８は電源入力Ｖ
Ｉの入り切りを行う電源スイッチ、２７は映像信号ＳＩ
中の同期信号を検出する同期検出回路、１０はこの同期
検出回路２７により検出された同期信号により電源回路
６を開閉する電源制御回路である。
号公報に示された従来のＣＲＴディスプレイ装置の一例
を示すブロック図で、図において、１は映像信号ＳＩを
増幅し、ＣＲＴ５に出力する映像増幅回路、２は映像信
号ＳＩ中の同期信号を分離して取り出す同期分離回路、
３はこの同期分離回路２より出力する同期信号に同期し
た鋸歯状波電流をＣＲＴ５の偏向コイル４に流す偏向回
路、７は偏向回路３の出力を入力してＣＲＴ５に高電圧
を供給する高圧回路、６は主回路である上記１、２、
３、７に電源電圧を供給する電源回路、８は電源入力Ｖ
Ｉの入り切りを行う電源スイッチ、２７は映像信号ＳＩ
中の同期信号を検出する同期検出回路、１０はこの同期
検出回路２７により検出された同期信号により電源回路
６を開閉する電源制御回路である。
【０００３】次に動作について説明する。映像信号ＳＩ
が入力しているときは、映像信号ＳＩ中の同期信号が同
期検出回路２７により検出され、この検出された同期信
号により電源制御回路１０が動作せしめられて電源回路
６に電源入力ＶＩが印加され、主な回路１、２、３、７
が電源供給を受けて動作することになる。一方、映像信
号ＳＩが入力していないときは、同期検出回路２７によ
り、映像信号ＳＩ中の同期信号が検出されないので、電
源回路６には電源入力ＶＩが印加されず、同期検出回路
２７以外の回路は動作することがない。
が入力しているときは、映像信号ＳＩ中の同期信号が同
期検出回路２７により検出され、この検出された同期信
号により電源制御回路１０が動作せしめられて電源回路
６に電源入力ＶＩが印加され、主な回路１、２、３、７
が電源供給を受けて動作することになる。一方、映像信
号ＳＩが入力していないときは、同期検出回路２７によ
り、映像信号ＳＩ中の同期信号が検出されないので、電
源回路６には電源入力ＶＩが印加されず、同期検出回路
２７以外の回路は動作することがない。
【０００４】
【発明が解決しようとする課題】このような従来装置に
あっては、同期検出回路２７により映像信号ＳＩ中の同
期信号を検出して、この検出された同期信号により電源
制御回路１０の動作を入り切りしているので、回路構成
が複雑化するだけでなく、同期信号がなくなるまで電源
が断とならずに放置されたり、同期信号が誤って復帰す
ると、自動的に電源回路６が動作し、そのまま放置され
る、等の問題点があった。もちろん、従来装置におい
て、電源スイッチを切ると動作を完全に停止することが
できるのであるが、この場合、必要時の再起動に時間が
長くかかるため、電源スイッチはなるべく切りたくない
という要望があった。
あっては、同期検出回路２７により映像信号ＳＩ中の同
期信号を検出して、この検出された同期信号により電源
制御回路１０の動作を入り切りしているので、回路構成
が複雑化するだけでなく、同期信号がなくなるまで電源
が断とならずに放置されたり、同期信号が誤って復帰す
ると、自動的に電源回路６が動作し、そのまま放置され
る、等の問題点があった。もちろん、従来装置におい
て、電源スイッチを切ると動作を完全に停止することが
できるのであるが、この場合、必要時の再起動に時間が
長くかかるため、電源スイッチはなるべく切りたくない
という要望があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、同期信号を制御する外部スイ
ッチを設けることにより、誤って電源が入ることを防止
し、かつ、再起動時の速応性を得るものである。
るためになされたもので、同期信号を制御する外部スイ
ッチを設けることにより、誤って電源が入ることを防止
し、かつ、再起動時の速応性を得るものである。
【０００６】
【課題を解決するための手段】この発明に係るディスプ
レイ装置は、映像信号を増幅し陰極線管に出力する映像
増幅回路、映像信号中の同期信号を分離して取り出す同
期分離回路、この同期分離回路の出力に同期した鋸歯状
波電流を上記陰極線管の偏向コイルに流す偏向回路、こ
の偏向回路からの出力を入力して上記陰極線管に高電圧
を供給する高圧回路、上記同期信号分離回路からの同期
信号の有無を判別して出力するとともに、必要に応じて
常に同期信号無しの出力を出させる同期信号制御スイッ
チを有する同期信号制御回路、この同期信号制御回路の
出力（駆動信号）により電源回路を開閉する電源制御回
路、及び電源入力端に接続された電源スイッチを備え、
上記同期分離回路、同期信号制御回路並びに電源制御回
路には上記電源スイッチから直接電源が供給され、その
他の回路には上記電源回路から電源が供給されるような
されている。
レイ装置は、映像信号を増幅し陰極線管に出力する映像
増幅回路、映像信号中の同期信号を分離して取り出す同
期分離回路、この同期分離回路の出力に同期した鋸歯状
波電流を上記陰極線管の偏向コイルに流す偏向回路、こ
の偏向回路からの出力を入力して上記陰極線管に高電圧
を供給する高圧回路、上記同期信号分離回路からの同期
信号の有無を判別して出力するとともに、必要に応じて
常に同期信号無しの出力を出させる同期信号制御スイッ
チを有する同期信号制御回路、この同期信号制御回路の
出力（駆動信号）により電源回路を開閉する電源制御回
路、及び電源入力端に接続された電源スイッチを備え、
上記同期分離回路、同期信号制御回路並びに電源制御回
路には上記電源スイッチから直接電源が供給され、その
他の回路には上記電源回路から電源が供給されるような
されている。
【０００７】また、上記構成において、電源制御回路
は、同期信号制御回路からの駆動信号により、正電源制
御用トランジスタと負電源制御用トランジスタとを同時
に制御するようなされ、上記正電源及び負電源からなる
電源回路から電源が負荷に供給されるようになされてい
る。
は、同期信号制御回路からの駆動信号により、正電源制
御用トランジスタと負電源制御用トランジスタとを同時
に制御するようなされ、上記正電源及び負電源からなる
電源回路から電源が負荷に供給されるようになされてい
る。
【０００８】また、負電源制御用トランジスタは、同期
信号制御回路からの駆動信号により制御されるフォトト
ランジスタにより制御されるようなされている。
信号制御回路からの駆動信号により制御されるフォトト
ランジスタにより制御されるようなされている。
【０００９】また、同期信号制御回路は、２入力のセレ
クタと駆動回路とからなり、上記セレクタのセレクトポ
ートは同期信号制御スイッチに、１つの入力は一定レベ
ル（ＴＴＬレベル）に、もう１つの入力は同期信号に、
また、出力は上記駆動回路にそれぞれ接続されている。
クタと駆動回路とからなり、上記セレクタのセレクトポ
ートは同期信号制御スイッチに、１つの入力は一定レベ
ル（ＴＴＬレベル）に、もう１つの入力は同期信号に、
また、出力は上記駆動回路にそれぞれ接続されている。
【００１０】
【作用】この発明におけるディスプレイ装置は、同期信
号制御スイッチを動作させない（オフ）ときは、同期信
号制御回路からの同期信号「有り」「無し」の駆動信号
で電源制御回路が制御されるが、同期信号制御スイッチ
を動作させる（オン）と、同期信号の有無にかかわらず
同期信号制御回路からは同期信号「無し」の駆動信号が
電源制御回路に与えられるため、電源回路には電源入力
が与えられず、同期信号制御回路と同期分離回路以外の
回路は動作することがない。従って、同期信号制御スイ
ッチの操作により、電源の誤動作を防止することができ
る。
号制御スイッチを動作させない（オフ）ときは、同期信
号制御回路からの同期信号「有り」「無し」の駆動信号
で電源制御回路が制御されるが、同期信号制御スイッチ
を動作させる（オン）と、同期信号の有無にかかわらず
同期信号制御回路からは同期信号「無し」の駆動信号が
電源制御回路に与えられるため、電源回路には電源入力
が与えられず、同期信号制御回路と同期分離回路以外の
回路は動作することがない。従って、同期信号制御スイ
ッチの操作により、電源の誤動作を防止することができ
る。
【００１１】
実施例１．以下この発明の実施例を図について説明す
る。図１はこの発明の実施例１を示すブロック回路図
で、１は映像信号ＳＩを増幅してＣＲＴ５に出力する映
像増幅回路、２は映像信号ＳＩ中の同期信号を分離して
取り出す同期分離回路、３はこの同期分離回路２より出
力する同期信号に同期した鋸歯状波電流をＣＲＴ５の偏
向コイル４に流す偏向回路、７は偏向回路３の出力を入
力してＣＲＴ５に高電圧を供給する高圧回路、６は上記
各回路１、３、７に電源電圧を供給する電源回路、８は
電源入力ＶＩの入り切りを行う電源スイッチである。９
は映像信号ＳＩ中の同期信号を検出するとともに、外部
スイッチ１１により同期信号が制御される同期信号制御
回路、１０はこの同期信号制御回路９により制御され、
電源回路６を開閉する電源制御回路である。
る。図１はこの発明の実施例１を示すブロック回路図
で、１は映像信号ＳＩを増幅してＣＲＴ５に出力する映
像増幅回路、２は映像信号ＳＩ中の同期信号を分離して
取り出す同期分離回路、３はこの同期分離回路２より出
力する同期信号に同期した鋸歯状波電流をＣＲＴ５の偏
向コイル４に流す偏向回路、７は偏向回路３の出力を入
力してＣＲＴ５に高電圧を供給する高圧回路、６は上記
各回路１、３、７に電源電圧を供給する電源回路、８は
電源入力ＶＩの入り切りを行う電源スイッチである。９
は映像信号ＳＩ中の同期信号を検出するとともに、外部
スイッチ１１により同期信号が制御される同期信号制御
回路、１０はこの同期信号制御回路９により制御され、
電源回路６を開閉する電源制御回路である。
【００１２】図２は、図１中の電源制御回路１０及び電
源回路６の一例を示すもので、１４は同期信号制御回路
９からの駆動信号ＡＩが印加される駆動トランジスタ、
１５はこの駆動トランジスタ１４により制御される正電
源制御トランジスタで、正電源１２（電圧＋Ｖｃｃ１）
がそのエミッタに接続され、エミッタ、ベース間に抵抗
１３（抵抗値Ｒ１）が挿入されている。１９は同期信号
制御回路９からの駆動信号ＡＩが印加される駆動フォト
トランジスタ、２０はこの駆動フォトトランジスタ１９
により制御される負電源制御トランジスタで、負電源１
７（電圧−Ｖｃｃ１）がそのコレクタに接続されてい
る。１８は上記トランジスタ２０のエミッタ、ベース間
に接続された抵抗（抵抗値Ｒ２）、２２は−Ｖｃｃ１＞
−Ｖｃｃ２の関係にある負電源（電圧−Ｖｃｃ２）、２
３は負荷回路で、これは映像増幅回路１、偏向回路３、
高圧回路７等の電源部である。
源回路６の一例を示すもので、１４は同期信号制御回路
９からの駆動信号ＡＩが印加される駆動トランジスタ、
１５はこの駆動トランジスタ１４により制御される正電
源制御トランジスタで、正電源１２（電圧＋Ｖｃｃ１）
がそのエミッタに接続され、エミッタ、ベース間に抵抗
１３（抵抗値Ｒ１）が挿入されている。１９は同期信号
制御回路９からの駆動信号ＡＩが印加される駆動フォト
トランジスタ、２０はこの駆動フォトトランジスタ１９
により制御される負電源制御トランジスタで、負電源１
７（電圧−Ｖｃｃ１）がそのコレクタに接続されてい
る。１８は上記トランジスタ２０のエミッタ、ベース間
に接続された抵抗（抵抗値Ｒ２）、２２は−Ｖｃｃ１＞
−Ｖｃｃ２の関係にある負電源（電圧−Ｖｃｃ２）、２
３は負荷回路で、これは映像増幅回路１、偏向回路３、
高圧回路７等の電源部である。
【００１３】図３は、図１中の同期信号制御回路９の詳
細を示すブロック回路図であり、２５は同期信号の有無
の判断を出力する２入力セレクタ、２６は同期信号の有
無の判断となる駆動信号ＡＩを電源制御回路１０に伝え
る駆動回路、１１は同期信号を制御する外部スイッチ、
２４はハイレベル（ＴＴＬレベル）プルアップ抵抗であ
る。
細を示すブロック回路図であり、２５は同期信号の有無
の判断を出力する２入力セレクタ、２６は同期信号の有
無の判断となる駆動信号ＡＩを電源制御回路１０に伝え
る駆動回路、１１は同期信号を制御する外部スイッチ、
２４はハイレベル（ＴＴＬレベル）プルアップ抵抗であ
る。
【００１４】次に動作について説明する。図１におい
て、同期信号制御用の外部スイッチ１１がオフ状態にあ
るとき、同期信号が同期信号制御回路９により「有り」
と判断されたとき、この「有り」と判断された同期信号
に対応する駆動信号ＡＩにより電源制御回路１０が動作
せしめられて、電源回路６に電源入力ＶＩが印加され、
主な回路１、３、７が動作することになる。一方、外部
スイッチ１１がオン状態のときは、同期信号の有無にか
かわらず同期信号制御回路９により同期信号「無し」と
判断され、電源回路６には電源入力ＶＩは印加されず、
同期信号制御回路９と同期分離回路２以外の回路は動作
することがない。即ち、外部スイッチ１１がオフ状態で
あるときにのみ、同期信号が「有り」と判断され、電源
制御回路１０を動作させ、電源回路６に電源入力ＶＩを
印加し、全ての回路１、２、３、６、７、９、１０を動
作させることになる。
て、同期信号制御用の外部スイッチ１１がオフ状態にあ
るとき、同期信号が同期信号制御回路９により「有り」
と判断されたとき、この「有り」と判断された同期信号
に対応する駆動信号ＡＩにより電源制御回路１０が動作
せしめられて、電源回路６に電源入力ＶＩが印加され、
主な回路１、３、７が動作することになる。一方、外部
スイッチ１１がオン状態のときは、同期信号の有無にか
かわらず同期信号制御回路９により同期信号「無し」と
判断され、電源回路６には電源入力ＶＩは印加されず、
同期信号制御回路９と同期分離回路２以外の回路は動作
することがない。即ち、外部スイッチ１１がオフ状態で
あるときにのみ、同期信号が「有り」と判断され、電源
制御回路１０を動作させ、電源回路６に電源入力ＶＩを
印加し、全ての回路１、２、３、６、７、９、１０を動
作させることになる。
【００１５】上記動作において、電源制御回路１０及び
電源回路６は、図２に示すように、同期信号の有無を判
断する駆動信号ＡＩがハイ信号（ＴＴＬレベル）、つま
り同期信号が「有り」と判断されたとき、駆動トランジ
スタ１４及び駆動フォトトランジスタ１９が導通し、正
電源１２がエミッタに接続されているトランジスタ１
５、及び負電源１７がコレクタに接続されているトラン
ジスタ２０がそれぞれ導通する。次いで、正電源電流ｉ
１及び負電源電流ｉ２が流れ、抵抗１３により正電源１
２、また、抵抗１８により負電源１７が検出され、これ
らがそれぞれ負荷回路２３に供給されることになる。
電源回路６は、図２に示すように、同期信号の有無を判
断する駆動信号ＡＩがハイ信号（ＴＴＬレベル）、つま
り同期信号が「有り」と判断されたとき、駆動トランジ
スタ１４及び駆動フォトトランジスタ１９が導通し、正
電源１２がエミッタに接続されているトランジスタ１
５、及び負電源１７がコレクタに接続されているトラン
ジスタ２０がそれぞれ導通する。次いで、正電源電流ｉ
１及び負電源電流ｉ２が流れ、抵抗１３により正電源１
２、また、抵抗１８により負電源１７が検出され、これ
らがそれぞれ負荷回路２３に供給されることになる。
【００１６】一方、同期信号の有無を判断する駆動信号
ＡＩがロー信号（ＴＴＬレベル）、つまり同期信号「無
し」と判断されたときは、駆動トランジスタ１４及び駆
動フォトトランジスタ１９がともに非導通となり、正電
源１２及び負電源１７がともに検出されず、負荷回路２
３にこれら電源が供給されることはない。即ち、同期信
号の有無を判別する駆動信号ＡＩがハイ信号（ＴＴＬレ
ベル）、つまり同期信号「有り」と判断されたときにの
み、正電源１２及び負電源１７の両方が同時に負荷回路
２３に供給されることになる。
ＡＩがロー信号（ＴＴＬレベル）、つまり同期信号「無
し」と判断されたときは、駆動トランジスタ１４及び駆
動フォトトランジスタ１９がともに非導通となり、正電
源１２及び負電源１７がともに検出されず、負荷回路２
３にこれら電源が供給されることはない。即ち、同期信
号の有無を判別する駆動信号ＡＩがハイ信号（ＴＴＬレ
ベル）、つまり同期信号「有り」と判断されたときにの
み、正電源１２及び負電源１７の両方が同時に負荷回路
２３に供給されることになる。
【００１７】さらに、図３において、外部スイッチ１１
がオフ状態のとき、２入力セレクタ２５において、プル
アップ抵抗２４により、同期信号が選択され、同期信号
が「有り」と判断され、駆動回路２６の出力に駆動信号
ＡＩとしてハイ信号（ＴＴＬレベル）が出力されること
になる。一方外部スイッチ１１がオンのときは、同期信
号が選択されず、映像信号ＳＩ中の同期信号が「無し」
と判断され、駆動回路２６の出力に駆動信号ＡＩとして
ロー信号（ＴＴＬレベル）が出力されることになる。即
ち、外部スイッチ１１がオフ状態のときにのみ、駆動回
路２６の出力に駆動信号ＡＩとしてハイ信号（ＴＴＬレ
ベル）が出力されることになる。従って、同期信号制御
スイッチ１１をオン、オフすることにより、電源の誤動
作を防止できる。
がオフ状態のとき、２入力セレクタ２５において、プル
アップ抵抗２４により、同期信号が選択され、同期信号
が「有り」と判断され、駆動回路２６の出力に駆動信号
ＡＩとしてハイ信号（ＴＴＬレベル）が出力されること
になる。一方外部スイッチ１１がオンのときは、同期信
号が選択されず、映像信号ＳＩ中の同期信号が「無し」
と判断され、駆動回路２６の出力に駆動信号ＡＩとして
ロー信号（ＴＴＬレベル）が出力されることになる。即
ち、外部スイッチ１１がオフ状態のときにのみ、駆動回
路２６の出力に駆動信号ＡＩとしてハイ信号（ＴＴＬレ
ベル）が出力されることになる。従って、同期信号制御
スイッチ１１をオン、オフすることにより、電源の誤動
作を防止できる。
【００１８】
【発明の効果】以上のように、この発明によれば、同期
信号制御用の外部スイッチを操作する使用者の意志で直
接電源を断とすることができるようになり、装置の不使
用時の電源の放置防止、電力の節電化、高圧回路の動作
による危険防止、装置の寿命の延長、同期信号の自動復
帰による電源回路の誤動作の防止、再起動時の速応性を
図ることができ、数多くのＣＲＴディスプレイ装置を使
用したシステムでは特に有効となる。
信号制御用の外部スイッチを操作する使用者の意志で直
接電源を断とすることができるようになり、装置の不使
用時の電源の放置防止、電力の節電化、高圧回路の動作
による危険防止、装置の寿命の延長、同期信号の自動復
帰による電源回路の誤動作の防止、再起動時の速応性を
図ることができ、数多くのＣＲＴディスプレイ装置を使
用したシステムでは特に有効となる。
【００１９】また、この発明における電源制御回路は、
正電源制御回路と負電源制御回路の２系統を同時に制御
する構成としているので、正負複数の電源の負荷回路へ
の供給を同時に制御することができ、装置で使われる全
ての電源電力の省力化を図ることができる。
正電源制御回路と負電源制御回路の２系統を同時に制御
する構成としているので、正負複数の電源の負荷回路へ
の供給を同時に制御することができ、装置で使われる全
ての電源電力の省力化を図ることができる。
【００２０】また、この発明における負電力制御回路
は、スイッチ素子としてフォトトランジスタを使用した
回路を採用したので、安価にでき、応答速度の改善を図
ることができる。
は、スイッチ素子としてフォトトランジスタを使用した
回路を採用したので、安価にでき、応答速度の改善を図
ることができる。
【００２１】また、この発明における同期信号制御回路
は、使用者の意志を直接伝える同期信号制御スイッチを
外部スイッチとして備え、これを２入力セレクタと組み
合わせて構成しているので、回路構成の簡素化、応答速
度の改善を図ることができる。
は、使用者の意志を直接伝える同期信号制御スイッチを
外部スイッチとして備え、これを２入力セレクタと組み
合わせて構成しているので、回路構成の簡素化、応答速
度の改善を図ることができる。
【図１】 この発明の実施例１を示すブロック回路図で
ある。
ある。
【図２】 実施例１の電源制御回路を示す図である。
【図３】 実施例１の同期信号制御回路を示すブロック
回路図である。
回路図である。
【図４】 従来のディスプレイ装置を示すブロック回路
図である。
図である。
１ 映像増幅回路、２ 同期分離回路、３ 偏向回路、
４ 偏向コイル、５ ＣＲＴ、６ 電源回路、７ 高圧
回路、８ 電源スイッチ、９ 同期信号制御回路、１０
電源制御回路、１１ 同期信号制御スイッチ、１２
正電源、１３、１８ 抵抗、１４、１５、２０ トラン
ジスタ、１７、２２ 負電源、１９ フォトトランジス
タ、負荷回路、２４ 抵抗、２５ ２入力セレクタ、２
６ 駆動回路。
４ 偏向コイル、５ ＣＲＴ、６ 電源回路、７ 高圧
回路、８ 電源スイッチ、９ 同期信号制御回路、１０
電源制御回路、１１ 同期信号制御スイッチ、１２
正電源、１３、１８ 抵抗、１４、１５、２０ トラン
ジスタ、１７、２２ 負電源、１９ フォトトランジス
タ、負荷回路、２４ 抵抗、２５ ２入力セレクタ、２
６ 駆動回路。
Claims (4)
- 【請求項１】 映像信号を増幅し陰極線管に出力する映
像増幅回路、映像信号中の同期信号を分離して取り出す
同期分離回路、この同期分離回路の出力に同期した鋸歯
状波電流を上記陰極線管の偏向コイルに流す偏向回路、
この偏向回路からの出力を入力して上記陰極線管に高電
圧を供給する高圧回路、上記同期分離回路で得られた同
期信号の有無を判別して出力するとともに、必要に応じ
て常に同期信号無しの出力を出させる同期信号制御スイ
ッチを有する同期信号制御回路、この同期信号制御回路
の出力（駆動信号）により電源回路を開閉する電源制御
回路、及び電源入力端に接続された電源スイッチを備
え、上記同期分離回路、同期信号制御回路並びに電源制
御回路には上記電源スイッチから直接電源が供給され、
その他の回路には上記電源回路から電源が供給されるよ
うなされたことを特徴とするディスプレイ装置。 - 【請求項２】 電源制御回路は、同期信号制御回路から
の駆動信号により、正電源制御用トランジスタと負電源
制御用トランジスタとを同時に制御するようなされ、上
記正電源及び負電源からなる電源回路から負荷に電源が
供給されるようになされたことを特徴とする請求項１記
載のディスプレイ装置。 - 【請求項３】 負電源制御用トランジスタは、同期信号
制御回路からの駆動信号により制御されるフォトトラン
ジスタにより制御されるようなされたことを特徴とする
請求項２記載のディスプレイ装置。 - 【請求項４】 同期信号制御回路は、２入力のセレクタ
と駆動回路とからなり、上記セレクタのセレクトポート
は同期信号制御スイッチに、１つの入力は一定レベル
（ＴＴＬレベル）に、もう１つの入力は同期信号に、ま
た、出力は上記駆動回路にそれぞれ接続されていること
を特徴とする請求項１乃至請求項３のいずれか一項記載
のディスプレイ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04397595A JP3361909B2 (ja) | 1995-03-03 | 1995-03-03 | ディスプレイ装置 |
| US08/523,525 US5671017A (en) | 1995-03-03 | 1995-09-01 | Display unit including circuit for controlling connection to a power source based on presence or absence of a sync signal |
| DE19534729A DE19534729C2 (de) | 1995-03-03 | 1995-09-19 | Anzeigeeinheit |
| KR1019950033237A KR100191095B1 (ko) | 1995-03-03 | 1995-09-30 | 디스플레이 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04397595A JP3361909B2 (ja) | 1995-03-03 | 1995-03-03 | ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08242416A JPH08242416A (ja) | 1996-09-17 |
| JP3361909B2 true JP3361909B2 (ja) | 2003-01-07 |
Family
ID=12678728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04397595A Expired - Fee Related JP3361909B2 (ja) | 1995-03-03 | 1995-03-03 | ディスプレイ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5671017A (ja) |
| JP (1) | JP3361909B2 (ja) |
| KR (1) | KR100191095B1 (ja) |
| DE (1) | DE19534729C2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW421772B (en) * | 1996-07-11 | 2001-02-11 | Samsung Electronics Co Ltd | Cathode ray tube display apparatus |
| KR100222079B1 (ko) * | 1996-10-17 | 1999-10-01 | 윤종용 | 모니터보호장치 |
| KR100474256B1 (ko) * | 1997-03-11 | 2005-07-07 | 삼성전자주식회사 | 기울기보정용코일의소비전력제어회로 |
| JPH11122506A (ja) * | 1997-10-16 | 1999-04-30 | Fujitsu Ltd | 映像信号処理回路およびコンピュータシステム |
| JP2000020185A (ja) * | 1998-06-30 | 2000-01-21 | Sony Corp | 表示装置 |
| US6339314B1 (en) | 2000-12-27 | 2002-01-15 | Philips Electronics North America Corporation | Battery charger circuit with low standby power dissipation |
| KR100801153B1 (ko) * | 2001-12-31 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| US7000127B2 (en) * | 2002-04-30 | 2006-02-14 | Dell Products L.P. | Power saving circuit for display system |
| JP2012019381A (ja) * | 2010-07-08 | 2012-01-26 | Sony Corp | 画像処理装置及び画像処理方法 |
| JP5839942B2 (ja) * | 2011-11-04 | 2016-01-06 | ラピスセミコンダクタ株式会社 | 信号処理装置、半導体装置及び映像表示装置 |
| JP2016218553A (ja) * | 2015-05-15 | 2016-12-22 | キヤノン株式会社 | 情報処理装置及びその制御方法、プログラム |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749919A (en) * | 1982-05-10 | 1988-06-07 | Zenith Electronics Corporation | Shutdown circuit for video monitor |
| JPH03214871A (ja) * | 1990-01-19 | 1991-09-20 | Kokusai Electric Co Ltd | Ｃｒｔディスプレイ装置 |
| US5089754A (en) * | 1990-04-30 | 1992-02-18 | Thomson Consumer Electronics, Inc. | Protection circuit for a cathode ray tube |
| EP0477891B1 (en) * | 1990-09-26 | 1996-07-10 | Matsushita Electric Industrial Co., Ltd. | Power supply apparatus for television receiver set and television receiver set including the same |
| GB9113924D0 (en) * | 1991-06-27 | 1991-08-14 | Thomson Consumer Electronics | Fault protection using microprocessor power up reset |
| US5389952A (en) * | 1992-12-02 | 1995-02-14 | Cordata Inc. | Low-power-consumption monitor standby system |
| US5555032A (en) * | 1994-05-09 | 1996-09-10 | Weltrend Semiconductor, Inc. | Integrated circuit for economizing power consumption of a monitor by using two reference values for discrminating the input signal |
-
1995
- 1995-03-03 JP JP04397595A patent/JP3361909B2/ja not_active Expired - Fee Related
- 1995-09-01 US US08/523,525 patent/US5671017A/en not_active Expired - Fee Related
- 1995-09-19 DE DE19534729A patent/DE19534729C2/de not_active Expired - Fee Related
- 1995-09-30 KR KR1019950033237A patent/KR100191095B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5671017A (en) | 1997-09-23 |
| KR960036533A (ko) | 1996-10-28 |
| DE19534729C2 (de) | 1998-02-12 |
| JPH08242416A (ja) | 1996-09-17 |
| KR100191095B1 (ko) | 1999-06-15 |
| DE19534729A1 (de) | 1996-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361909B2 (ja) | ディスプレイ装置 | |
| JPH07203302A (ja) | ビデオ信号の自動選択回路 | |
| JP2008139772A (ja) | 表示システムおよびディスプレイ装置 | |
| JP2002366073A (ja) | モニターの電力節減装置及びその電力節減方法 | |
| JPH01257893A (ja) | 電源装置 | |
| US5812120A (en) | BNC/D-sub signal auto-selection circuit | |
| KR0166697B1 (ko) | 다단 연결된 영상기기의 제어방법 | |
| JPH07154716A (ja) | 映像信号表示装置 | |
| JPH0556433A (ja) | カメラアダプタ装置 | |
| JPH0593955A (ja) | プロジエクタ装置 | |
| JPH07107405A (ja) | テレビジョン受像機 | |
| JP3344041B2 (ja) | 映像表示装置 | |
| KR960001153B1 (ko) | 무신호시 온-스크린 디스플레이 표시장치 | |
| KR100307447B1 (ko) | 영상투영상태에따른자동편향절체장치를구비한프러젝션장치 | |
| JPH06110396A (ja) | Ｃｒｔディスプレイ装置およびその電源制御方法 | |
| KR200146245Y1 (ko) | 부분 부하 모드시 튜닝전압 안정화 회로 | |
| KR0164527B1 (ko) | 동기신호의 입력 극성 제어 회로 | |
| KR970002367B1 (ko) | 비엔씨/디-서브 자동 선택 오동작 방지 회로 | |
| JPH0830248A (ja) | 省電力型映像表示システム | |
| JP2520192Y2 (ja) | テレビ通話装置 | |
| KR960016385B1 (ko) | 텔레비전리모콘의 원터치자동채널입력방법 | |
| KR960009708Y1 (ko) | 텔레비젼/비디오 모드의 자동전환회로 | |
| JPH08340500A (ja) | コンピュータ内蔵テレビ受像機 | |
| KR100319862B1 (ko) | 캠코더의 입출력 자동 절환장치 | |
| JPH04217818A (ja) | Ａｖ機器の電源制御方法及びａｖ機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |