JP4933488B2 - 映像信号処理回路およびコンピュータシステム - Google Patents

Description

この発明は、アナログ映像信号をＡ／Ｄ変換する際の電力供給を制御する映像信号処理回路、およびその映像信号処理回路を適用したコンピュータシステムに関する。

近年、ノートタイプのパーソナルコンピュータ等のコンピュータシステムにおいては、電池駆動方式が一般的に採用されている。この電池駆動方式では、電池の寿命が駆動時間に対応しているので、駆動時間は限られたものとなる。このため、上記コンピュータシステムの場合には、システム全体の消費電力を落として、システムの連続駆動時間を延ばす技術が要求されている。

ところが、現状では、Ａ／Ｄコンバータのサンプリング回路には常時電源が投入されているため、規格外の信号入力が行われたり、無信号状態が継続したりしても、Ａ／Ｄ変換のためのサンプリング駆動が行われる。このため、Ａ／Ｄコンバータおよびその周辺の映像信号処理回路から、あるいはシステム全体からみると、サンプリング駆動が不要であるにもかかわらずＡ／Ｄコンバータへの電源供給が行われるため、余分な消費電力が費やされてシステム全体の稼働時間を短くしていた。

このような消費電力の問題を解消する近似技術として、例えば、特許文献１や特許文献２がある。特許文献１には、映像信号処理回路において、入力された複合同期信号から垂直ブランキング期間を検出して、その期間の間、Ａ／Ｄコンバータを電源オフにする技術が開示されている。また、特許文献２には、ビデオカメラのパワーセーブ方法として、録画スタンバイ状態でＡ／Ｄコンバータを含むカメラブロックへの電源を切る技術が開示されている。

特開平５−１７６３３３号公報 特開平６−２９２０６２号公報

上述した特許文献１、特許文献２などのように、従来例によるコンピュータシステムでは、垂直ブランキング期間のように映像信号処理の一定期間だけを消費電力の節約にあてたり、録画スタンバイ状態のようにシステム側の動作状況から消費電力の節約を図るようにしていた。

しかしながら、実際に、映像信号処理に対してリアルタイムに対処するには、入力される映像信号そのものを判断して消費電力を制御するというアプローチが必要であった。

したがって、この発明は、入力される映像信号そのものに着目して、映像信号に応じて不要なＡ／Ｄ変換をなくすことで、回路全体における消費電力の浪費を防止することが可能な映像信号処理回路を提供することを第１の目的とする。

また、この発明は、上記第１の目的を達成する映像信号処理回路を適用することにより、システム全体における消費電力の浪費を防止することが可能なコンピュータシステムを提供することを第２の目的とする。

上述した課題を解決し、目的を達成するため、本発明の一態様にかかる映像信号処理回路は、電力供給に応じて入力アナログ映像信号をディジタル映像信号に変換するＡ／Ｄ変換手段と、前記入力アナログ映像信号から水平同期信号を分離する同期分離手段と、前記同期分離手段により分離された水平同期信号の「Ｈ」（ハイ）期間が所定の期間を超えて継続するか否かを監視する監視手段と、前記監視手段の監視により前記所定の期間を超える「Ｈ」（ハイ）期間の継続が確認された場合にのみ前記Ａ／Ｄ変換手段に対して電力供給を行う電力供給手段と、を備え、前記所定の期間は正常な水平同期信号が継続する期間よりも短い、ことを特徴とする。

また、本発明の別の態様にかかるコンピュータシステムは、外部機器に接続され、前記外部機器から入力されたアナログ映像信号に基づいて画像処理を行うコンピュータシステムにおいて、前記外部機器から入力されたアナログ映像信号に基づいてディジタル映像信号を生成する映像信号処理回路と、前記映像信号処理回路により生成されたディジタル映像信号に基づいて画像処理を行う画像処理回路と、前記コンピュータシステム内で電力を供給する電源と、を備え、前記映像信号処理回路は、電力供給に応じて入力アナログ映像信号をディジタル映像信号に変換するＡ／Ｄ変換手段と、前記入力アナログ映像信号から水平同期信号を分離する同期分離手段と、前記同期分離手段により分離された水平同期信号の「Ｈ」（ハイ）期間が所定の期間を超えて継続するか否かを監視する監視手段と、前記監視手段の監視により前記所定の期間を超える「Ｈ」（ハイ）期間の継続が確認された場合にのみ前記Ａ／Ｄ変換手段に対して電力供給を行う電力供給手段と、を備え、前記所定の期間は正常な水平同期信号が継続する期間よりも短い、ことを特徴とする。

また、本発明のさらに別の態様にかかる方法は、電力供給に応じてＡ／Ｄ変換手段において映像信号を変換し、前記映像信号から水平同期信号を分離し、前記水平同期信号の「Ｈ」（ハイ）期間が、正常な水平同期信号が継続する期間よりも短い所定の期間を超えて継続するか否かを監視し、前記所定の期間を超える「Ｈ」（ハイ）期間の継続が確認された場合にのみ前記Ａ／Ｄ変換手段に対して電力供給を行う、ことを特徴とする。

本発明によれば、入力アナログ映像信号の同期信号に基づいてＡ／Ｄ変換のための電力供給を制御するようにしたので、映像信号に応じて不要なＡ／Ｄ変換がなくなり、これによって、回路全体における消費電力の浪費を防止することが可能な映像信号処理回路が得られるという効果を奏する。

また、本発明によれば、入力アナログ映像信号から分離された同期信号が所定の条件を満たしている場合にのみＡ／Ｄ変換のための電力供給を行うようにしたので、所定の条件を満たさない映像信号に対する不要なＡ／Ｄ変換がなくなり、これによって、回路全体における消費電力の浪費を防止することが可能な映像信号処理回路が得られるという効果を奏する。

さらに、本発明によれば、入力アナログ映像信号から分離された水平同期信号の「Ｈ」期間が一定期間以上継続した場合にのみＡ／Ｄ変換のための電力供給を行うようにしたので、水平同期信号の「Ｈ」期間が一定期間に満たない映像信号に対する不要なＡ／Ｄ変換がなくなり、これによって、回路全体における消費電力の浪費を防止することが可能な映像信号処理回路が得られるという効果を奏する。

さらにまた、本発明によれば、入力アナログ映像信号から分離された水平同期信号に乱れが確認された場合に電力供給を停止するようにしたので、正規に電力供給を開始した後、水平同期信号の変化に応じてリアルタイムに電力供給を制御することができ、これによって、回路全体においてリアルタイムに消費電力の削減を実現することが可能な映像信号処理回路が得られるという効果を奏する。

さらにまた、本発明によれば、映像信号処理回路において、入力アナログ映像信号の同期信号に基づいてＡ／Ｄ変換のための電源による電力供給を制御するようにしたので、映像信号に応じて不要なＡ／Ｄ変換がなくなり、これによって、システム全体における消費電力の浪費を防止することが可能なコンピュータシステムが得られるという効果を奏する。

さらにまた、本発明によれば、映像信号処理回路において、入力アナログ映像信号から分離された同期信号が所定の条件を満たしている場合にのみＡ／Ｄ変換のための電源による電力供給を行うようにしたので、所定の条件を満たさない映像信号に対する不要なＡ／Ｄ変換がなくなり、これによって、システム全体における消費電力の浪費を防止することが可能なコンピュータシステムが得られるという効果を奏する。

さらにまた、本発明によれば、映像信号処理回路において、入力アナログ映像信号から分離された水平同期信号の「Ｈ」期間が一定期間以上継続した場合にのみＡ／Ｄ変換のための電源による電力供給を行うようにしたので、水平同期信号の「Ｈ」期間が一定期間に満たない映像信号に対する不要なＡ／Ｄ変換がなくなり、これによって、システム全体における消費電力の浪費を防止することが可能なコンピュータシステムが得られるという効果を奏する。

さらにまた、本発明によれば、映像信号処理回路において、入力アナログ映像信号から分離された水平同期信号に乱れが確認された場合に電力供給を停止するようにしたので、正規に電力供給を開始した後、水平同期信号の変化に応じてリアルタイムに電源による電力供給を制御することができ、これによって、システム全体においてリアルタイムに消費電力の削減を実現することが可能なコンピュータシステムが得られるという効果を奏する。

以下に添付図面を参照して、この発明に係る映像信号処理回路およびコンピュータシステムの好適な実施の形態を詳細に説明する。なお、以下に説明する実施の形態では、テレビジョン方式としてＮＴＳＣ方式を例に挙げる。

まず、システム構成について説明する。図１はこの発明の一実施の形態によるコンピュータシステムを示すブロック図である。図１には、コンピュータシステムの一例としてパーソナルコンピュータ１が示されている。このパーソナルコンピュータ１は、ビデオデッキ，ビデオカメラ，レーザディスク等の入力装置を接続して映像信号入力のインタフェースを司る入力Ｉ／Ｆ２、映像信号処理回路３、装置内に電力を供給する電池よりなる電源６、画像処理回路７、および、モニタ，ビデオデッキ，プロジェクタ等の出力機器を接続して映像信号出力のインタフェースを司る出力Ｉ／Ｆ８より構成される。なお、ビデオデッキの場合には、このパーソナルコンピュータ１に接続することで録画，再生のいずれにも対応することから、入力Ｉ／Ｆ２および出力Ｉ／Ｆ３を共有させた接続となる。

映像信号処理回路３は、入力Ｉ／Ｆ２を介して入力されるアナログ映像信号をディジタル映像信号に変換するＡ／Ｄコンバータ４と、電源６に接続され、そのＡ／Ｄコンバータ４に対して入力アナログ映像信号から分離された水平同期信号に従って電力供給を制御する電力制御回路５とにより構成される。

画像処理回路７は、映像信号処理回路３によりＡ／Ｄ変換されたディジタル映像信号をグラフィック処理して出力データ（表示データ）を形成し、その出力データを出力Ｉ／Ｆ８を介してモニタ，ビデオデッキ，プロジェクタ等に出力する。なお、パーソナルコンピュータ１自身に表示モニタが具備されている場合には、出力データは画像処理回路７から表示モニタにも出力される。

続いて映像信号処理回路３について詳述する。図２は映像信号処理回路３を示すブロック図である。映像信号処理回路３は、図１に示したように、Ａ／Ｄコンバータ４と電力制御回路５とに区分される。

電力制御回路５は、図２に示したように、電源回路５１、クロックジェネレータ５２、同期分離回路５３、同期信号監視用カウンタ回路５４、基準電源５５、およびサンプリングクロック回路５６により構成される。電源回路５１は、電源６から供給されるディジタル電源ＶＤＤを取り込んでクロックジェネレータ５２，同期分離回路５３，同期信号監視用カウンタ回路５４に供給する。

クロックジェネレータ５２は、基本クロックを分周して同期信号監視用カウンタ回路５４，サンプリングクロック回路５６それぞれに応じたクロック生成を行う。このクロックジェネレータ５２は、同期分離回路５３に対してクロックＣＬＫ２およびノイズクリアクロックＮＣＬＲＣを出力する。同期分離回路５３は、電源回路５１からディジタル電源ＶＤＤの供給を受け、入力されるＮＴＳＣ信号ＶＩＮに基づいて同期分離を行う。この同期分離回路５３は、同期分離によって得られる水平同期信号ＨＳＹＮＣ，垂直同期信号ＶＳＹＮＣ，複合信号ＣＳＹＮＣを同期信号監視用カウンタ回路５４へ出力する。

同期信号監視用カウンタ回路５４は、電源回路５１からディジタル電源ＶＤＤの供給を受け、クロックジェネレータ５２からのクロックＣＬＫ２，ノイズクリアクロックＮＣＬＲＣのタイミングに従って同期分離回路５３から供給される同期信号の期間を監視する。この同期信号監視用カウンタ回路５４は、特に、水平同期信号ＨＳＹＮＣを監視して、その水平同期信号ＨＳＹＮＣが一定期間（例えば４４．１μｓ）継続して「Ｈ」状態となった場合に正規の映像信号が入力されたものとしてパワーオン信号ＰＯＷＯＮを基準電源５５に送出する。

ここで、電源回路５１から常に電源が供給される回路は、クロックジェネレータ５２，同期分離回路５３および同期信号監視用カウンタ回路５４である。

基準電源５５は、ディジタル電源ＶＤＤおよび最高基準電圧ＶＲＴから最低基準電圧ＶＲＢ間で可変のアナログ電源ＡＶＤＤの供給を受け、同期信号監視用カウンタ回路５４からパワーオン信号ＰＯＷＯＮが受け付けられた場合にのみサンプリングクロック回路５６およびＡ／Ｄコンバータ４へディジタル電源ＶＤＤを供給する。サンプリングクロック回路５６は、基準電源５５からディジタル電源ＶＤＤの供給があった場合にのみクロックジェネレータ５２から供給されるクロックに従うサンプリングクロックをＡ／Ｄコンバータ４に出力する。

Ａ／Ｄコンバータ４は、基準電源５５からの電源供給はもちろん、サンプリングクロック回路５６からサンプリングクロックの供給がないと変換動作を実施できないものとする。Ａ／Ｄコンバータ４の電源供給先は図示せぬ内部のサンプリングコンパレータなどである。また、Ａ／Ｄコンバータ４は、サンプリングコンパレータにおいてサンプリングクロック回路５６のサンプリングクロックに従って入力されるＮＴＳＣ信号ＶＩＮをＡ／Ｄ変換する。ここでは、出力されるデジタル映像信号をＤ１〜Ｄ８までの８ビットとする。

以上の電源制御回路５においては、同期分離回路５３に複合信号であるＮＴＳＣ信号ＶＩＮが入力されると、そこで水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとが取り出される。これら水平同期信号ＨＳＹＮＣおよび垂直同期信号ＶＳＹＮＣにより、水平同期期間とその水平同期期間の前後の等化パルス期間が判別され、水平同期パルスが判別される。

同期信号監視用カウンタ回路５４では、この水平同期パルスが監視される。その際、水平同期信号の「Ｈ」（ハイ）期間がサンプリング（カウント）される。正常な映像信号であれば、５８．８μｓであるが、ノイズの影響を考慮して、１２４ｎｓぐらいのクロックでサンプリングを行う。したがって、サンプリングにより例えば「Ｈ」期間が４４．１μｓ継続した場合には、同期信号監視用カウンタ回路５４は正常な映像信号（複合信号）が入力されていると判断する。

同期信号監視用カウンタ回路５４において、正常な映像信号の入力が確認された場合には、そこから基準電源５５に対してＡ／Ｄコンバータ４に対して電源供給を指示するパワーオン信号ＰＯＷＯＮが出力される。基準電源５５は、そのパワーオン信号ＰＯＷＯＮが入力された場合にのみ、ディジタル電源ＶＤＤをＡ／Ｄコンバータ４に対して供給する。

具体的には、基準電源５５によりＡ／Ｄコンバータ４およびサンプリングクロック回路５６に電源供給が行われる。これにより、サンプリングクロック回路５６では、クロックジェネレータ５２から送られてくるクロックに基づくサンプリングクロックの供給動作が開始される。そのサンプリングクロックがＡ／Ｄコンバータ４に供給されることにより、Ａ／Ｄコンバータ４ではサンプリングコンパレータを駆動することができる。また、Ａ／Ｄコンバータ４では、そのサンプリングコンパレータなどの回路が駆動されると、入力されるＮＴＳＣ信号ＶＩＮに基づくＡ／Ｄ変換が実施される。

また、同期信号監視用カウンタ回路５４において、上述した監視動作は常時行われる。したがって、正常な映像信号（複合信号）の入力が確認できなくなった時点でリアルタイムに、基準電源５５に対してパワーオン信号ＰＯＷＯＮの出力が停止される。すなわち、その停止に伴ってサンプリングクロック回路５６はもちろん、Ａ／Ｄコンバータ４への電源供給が中止される。

ここで、正常でない映像信号（複合信号）とは、映像信号も文字情報も正確に再生できないレベルをもつ信号をいう。一例として、無信号やノイズ等が含まれる。

さらに、同期信号監視用カウンタ回路５４の一構成例を挙げて、その動作例について詳述する。まず、構成例について説明する。図３は同期信号監視用カウンタ回路５４を示す回路図である。同期信号監視用カウンタ回路５４は、図３に示したように、クロックカウンタ５０１〜５０３、フリップフロップ５０４〜５０８、インバータ５０９および５１０、ＮＯＲ回路５１１〜５１４、およびＮＡＮＤ回路５１５より構成される。

図３において、水平同期信号ＨＳＹＮＣは同期分離回路５３から出力される信号であり、反転信号ＩＨはイバータ５０９から出力される信号である。垂直同期信号ＶＳＹＮＣは同期分離回路５３から出力される信号であり、出力Ｑ３はクロックカウンタ５０１から出力される信号である。出力Ｑ＃（反転信号）はフリップフロップ５０４から出力される信号であり、Ｑ１はクロックカウンタ５０２から出力される信号である。

出力信号ＱＮはＮＯＲ回路５１２から出力される信号であり、反転信号ＩＱＸはインバータ５１０から出力される信号である。そして、パワーオン信号ＰＯＷＯＮはフリップフロップ５０８から出力される信号である。垂直同期信号ＡＶＳＹＮＣは、ＮＡＮＤ５１５から出力される信号であり、ノイズを含まない信号である。

つぎに、図４を参照して図３に示したカウンタ回路５４によるＡ／Ｄコンバータ４の電力制御動作について説明する。図４はこの実施の形態による電力制御動作を説明するタイミングチャートである。

水平同期信号ＨＳＹＮＣは、図４に示したように、等化パルス期間（３Ｈ），垂直同期期間（３Ｈ），等化パルス期間（３Ｈ），水平同期パルスの期間，等化パルス期間，垂直同期パルスの期間…のように、各期間に応じた波形となる。この水平同期信号ＨＳＹＮＣはインバータ５０９とフリップフロップ５０５に入力される。インバータ５０９では、その水平同期信号ＨＳＹＮＣが反転され、反転信号ＩＨとしてフリップフロップ５０４，５０６およびクロックカウンタ５１０に出力される。

一方、垂直同期信号ＶＳＹＮＣにおいては、クロックカウンタ５０１において「Ｈ」期間がサンプリング（カウント）され、その出力Ｑ３がＮＯＲ回路５１１に出力される。この出力Ｑ３は、図４に示したように、垂直同期信号ＶＳＹＮＣが「Ｌ」レベルに切り替わった後、水平同期パルスの期間まで保持される。

フリップフロップ５０４には、反転信号ＩＨがクロックＣＫとして入力され、ＮＯＲ回路５１１からクリア信号ＣＬＲが入るまでそのクロックＣＫのタイミングで出力Ｑおよび出力Ｑ＃が出力される。この出力Ｑ＃はクロックカウンタ５０２に出力され、リセット信号Ｒとして機能する。

クロックカウンタ５０１の出力Ｑ３が「Ｌ」レベルに切り替わり、水平同期信号ＨＳＹＮＣが最初に「Ｌ」レベルになった後、水平同期信号ＨＳＹＮＣについて、「Ｈ」レベルの継続期間がクロックカウンタ５０２によりサンプリング（カウント）される。その期間が４４．１μｓ継続した場合には、クロックカウンタ５０２のサンプリングが完了して、出力Ｑ１が１パルス出力する。これに伴ってフリップフロップ５０５の出力Ｑが「Ｈ」レベルとなり、これが保持される。なお、クロックカウンタ５０２の出力Ｑ９は、後段のフリップフロップ５０６のクロックＣＫ入力となる。

このとき、フリップフロップ５０６の出力Ｑは「Ｌ」レベルであることから、ＮＯＲ回路５１２の出力ＱＮが「Ｈ」レベルに切り替わる。この出力ＱＮは、水平同期パルスの期間が終了するまで保持される。すなわち、水平同期パルスの期間後、等化パルス期間の最初の「Ｈ」レベルへの切り替わりのタイミングでクロックカウンタ５０３およびインバータ５１０の出力すなわち反転信号ＩＱＸが１パルスだけ「Ｈ」レベルとなる。ここで、クロックカウンタ５０３は、反転信号ＩＨおよびフリップフロップ５０６の出力Ｑ＃に基づいて垂直同期信号ＶＳＹＮＣの終わりをカウントしてフリップフロップ５０５にクリアをかけるように動作する。そして、このクロックカウンタ５０３は、再度、つぎの垂直同期信号ＶＳＹＮＣの同期をみる。

これに伴ってフリップフロップ５０５にはクリアＣＬＲ入力が入り、出力Ｑがリセットされる。このため、ＮＯＲ回路５１２の出力ＱＮは「Ｈ」期間を終了する。このように出力ＱＮが「Ｌ」レベルに切り替わっても、フリップフロップ５０８は、水平同期信号ＨＳＹＮＣに乱れが生じるまで、基準電源５５に対してパワーオン信号ＰＯＷＯＮを継続して出力する。

ここで、クロックカウンタ５０２には、クロックジェネレータ５２からクロックＣＬＫ２が入力される。このクロックＣＬＫ２は水平同期信号ＨＳＹＮＣ内の垂直同期信号ＶＳＹＮＣを見つけるためのクロックとして機能する。

また、ＮＡＮＤ５１２から出力される垂直同期信号ＡＶＳＹＮＣはノイズのない信号であり、ＮＯＲ回路５１３に入力される。このＮＯＲ回路５１３では、垂直同期信号ＡＶＳＹＮＣおよび複合信号ＣＳＹＮＣにより映像信号が無信号か判定される。その判定結果は後段のＮＯＲ回路５１４に出力される。ＮＯＲ回路５１４では、ＮＯＲ回路５１３の判定結果とノイズクリアクロックＮＣＬＲＣのタイミングで出力されるフリップフロップ５０７の出力Ｑ＃とに基づいて正常な映像信号の入力があるのか否か判定される。このＮＯＲ回路５１４からの出力はフリップフロップ５０８に供給される。

その結果、フリップフロップ５０８に対して「Ｌ」レベルの信号が出力され、フリップフロップ５０８においてパワーオン信号ＰＯＷＯＮの出力が停止される。

ここで、クロックジェネレータ５２からのノイズクリアクロックＮＣＬＲＣは水平同期信号ＨＳＹＮＣにおける水平同期期間のノイズを検出するクロックである。すなわち、このノイクリアクロックＮＣＬＲＣによりノイズから垂直同期期間であると判断を間違えないようにすることができる。

以上説明したように、この実施の形態によれば、映像信号処理回路３において、入力アナログ映像信号から分離された水平同期信号の「Ｈ」期間が一定期間以上継続した場合にのみＡ／Ｄコンバータ４のために電源６による電力供給を行うようにしたので、水平同期信号の「Ｈ」期間が一定期間に満たない映像信号に対する不要なＡ／Ｄ変換がなくなる。これによって、映像信号処理回路３はもちろんシステム全体における消費電力の浪費を防止することが可能である。

また、映像信号処理回路３において、入力アナログ映像信号から分離された水平同期信号に乱れが確認された場合に電源６の電力供給を停止するようにしたので、正規に電力供給を開始した後、水平同期信号の変化に応じてリアルタイムに電源による電力供給を制御することができる。これによって、映像信号処理回路３はもちろんシステム全体においてリアルタイムに消費電力の削減を実現することが可能である。

さて、上述した実施の形態では、ＮＴＳＣ方式を例に挙げていたが、この発明はこれに限定さえるものではなく、その他にＰＡＬ方式，ＳＥＣＡＭ方式などへの適用も可能である。

以上、この発明を前述の実施の形態により説明したが、この発明の主旨の範囲内で種々の変形が可能であり、これらをこの発明の範囲から排除するものではない。

この発明の一実施の形態によるコンピュータシステムを示すブロック図である。 図１に示したコンピュータシステム内の映像信号処理回路を示すブロック図である。 図２に示した映像信号処理回路内の同期信号監視用カウンタ回路を示す回路図である。 この実施の形態による動作を説明するタイミングチャートである。

符号の説明

１ パーソナルコンピュータ
３ 映像信号処理回路
４ Ａ／Ｄコンバータ
５ 電力制御部
６ 電源
７ 画像処理回路
５２ クロックジェネレータ（同期分離手段，監視手段）
５３ 同期分離回路（同期分離手段）
５４ 同期信号監視用カウンタ回路（監視手段）
５５ 基準電源（電源供給手段）

Claims (6)

1. 電力供給に応じて入力アナログ映像信号をディジタル映像信号に変換するＡ／Ｄ変換手段と、
   前記入力アナログ映像信号から、負論理の水平同期信号を分離する同期分離手段と、
   前記同期分離手段により分離された前記水平同期信号の「Ｈ」（ハイ）期間が所定の期間を超えて継続するか否かを監視する監視手段と、
   前記監視手段の監視により前記所定の期間を超える前記「Ｈ」（ハイ）期間の継続が確認された場合にのみ、前記Ａ／Ｄ変換手段に対して電力供給を行う電力供給手段と、を備え、
   前記所定の期間は、正常な負論理の水平同期信号の「Ｈ」（ハイ）期間が継続する期間よりも短く、
   前記水平同期信号の等化パルス期間および垂直同期パルス期間において、前記Ａ／Ｄ変換手段に対する電力供給は行われないことを特徴とする映像信号処理回路。
2. 前記監視手段は、前記同期分離手段により分離された前記水平同期信号の乱れがあるか否かを監視し、前記電力供給手段は前記乱れが確認された場合に、前記Ａ／Ｄ変換手段に対して電力供給を停止することを特徴とする請求項１に記載の映像信号処理回路。
3. 外部機器に接続され、前記外部機器から入力されたアナログ映像信号に基づいて画像処理を行うコンピュータシステムにおいて、
   前記外部機器から入力されたアナログ映像信号に基づいてディジタル映像信号を生成する映像信号処理回路と、
   前記映像信号処理回路により生成されたディジタル映像信号に基づいて画像処理を行う画像処理回路と、
   前記コンピュータシステム内で電力を供給する電源と、を備え、
   前記映像信号処理回路は、
   電力供給に応じて入力アナログ映像信号をディジタル映像信号に変換するＡ／Ｄ変換手段と、
   前記入力アナログ映像信号から負論理の水平同期信号を分離する同期分離手段と、
   前記同期分離手段により分離された前記水平同期信号の「Ｈ」（ハイ）期間が所定の期間を超えて継続するか否かを監視する監視手段と、
   前記監視手段の監視により前記所定の期間を超える前記「Ｈ」（ハイ）期間の継続が確認された場合にのみ、前記Ａ／Ｄ変換手段に対して電力供給を行う電力供給手段と、を備え、
   前記所定の期間は、正常な負論理の水平同期信号の「Ｈ」（ハイ）期間が継続する期間よりも短く、
   前記水平同期信号の等化パルス期間および垂直同期パルス期間において、前記Ａ／Ｄ変換手段に対する電力供給は行われないことを特徴とするコンピュータシステム。
4. 前記監視手段は、前記同期分離手段により分離された前記水平同期信号の乱れがあるか否かを監視し、前記電力供給手段は前記乱れが確認された場合に、前記Ａ／Ｄ変換手段に対して電力供給を停止することを特徴とする請求項３に記載のコンピュータシステム。
5. 電力供給に応じてＡ／Ｄ変換手段において映像信号を変換し、
   前記映像信号から負論理の水平同期信号を分離し、
   前記水平同期信号の「Ｈ」（ハイ）期間が、正常な負論理の水平同期信号の「Ｈ」（ハイ）期間が継続する期間よりも短い所定の期間を超えて継続するか否かを監視し、
   前記所定の期間を超える前記「Ｈ」（ハイ）期間の継続が確認された場合にのみ、前記Ａ／Ｄ変換手段に対して電力供給を行い、
   前記水平同期信号の等化パルス期間および垂直同期パルス期間において、前記Ａ／Ｄ変換手段に対する電力供給は行われないことを特徴とする方法。
6. 前記監視において、前記同期分離手段により分離された前記水平同期信号の乱れがあるか否かを監視し、前記電力供給手段は、前記乱れが確認された場合に、前記Ａ／Ｄ変換手段に対して電力供給を停止することを特徴とする請求項５に記載の方法。
   

Images